JPH0611473Y2

JPH0611473Y2 - 直流電源の短絡検知装置

Info

Publication number: JPH0611473Y2
Application number: JP7002587U
Authority: JP
Inventors: 等河野; 敦奥野; 満弘林
Original assignee: 神鋼電機株式会社
Priority date: 1987-05-11
Filing date: 1987-05-11
Publication date: 1994-03-23
Anticipated expiration: 2002-05-11
Also published as: JPS63181871U

Description

【考案の詳細な説明】「産業上の利用分野」この考案は直流電源に係り、特に直流電源の出力におけ
る短絡状態を確実に検知できる直流電源の短絡検知装置
に関する。

「従来の技術」従来、直流電源の出力端子が短絡状態になったり、過負
荷の状態が長時間続くと出力トランジスタが熱破壊され
ること等により、電源側が破損する。このため直流電源
を含め過負荷あるいは短絡保護回路が設けられているの
が一般的である。

また、直流電源のうちでも特に直流高圧電源において
は、過負荷あるいは短絡状態になった場合、該状態を検
出すると同時に、(a)電源側にインバータが用いられて
いる場合は該インバータを停止させ、あるいは(b)昇圧
トランス、サイリスタ等を用いた整流ブリッジが用いら
れている場合は該整流ブリッジを停止させる。上述した
(a)(b)の場合の具体的な回路側を第８図、第９図に示
す。これら第８図、第９図に示した回路は第７図に示す
直流高圧電源の具体例であり、これら直流高圧電源は、
たとえば第５図に示すようなイオンプレーティング装置
に用いられることがある。

ここで、このイオンプレーティング装置についての説明
を行う。

直流電界を場にあたえてイオンを移動加速させサブスト
レートにイオンプレーティングを行う装置が第５図に示
したイオンプレーティング装置である。

この図において１は真空槽でありアースされている。

この真空槽１の内部にはさサブストレート２、チタンタ
ーゲット板３が真空層１とは絶縁された状態で設置され
ている。４は上記サブストレート２のバイアス電源であ
り、サブストレート２を負極性にバイアスしている。５
はアーク放電電源であり、６はプレーティング材生成用
ガス、たとえば窒素ガスの収納部である。７は窒素ガス
の注入パイプを示している。

このように構成されたイオンプレーティング装置では、
真空槽１とチタンターゲット板３との間にアーク放電を
おこなって、チタンターゲット板３を蒸発、陽イオン化
させ、負極性にバイアスされたサブストレート２をプレ
ーティングするものである。

以上述べたイオンプレーティング装置に用いられる、上
記バイアス電源４が前記第７図に示す構成の直流高圧電
源であり、次ぎに、これら直流高圧電源の構成について
述べる。

すなわち、第７図に示すＤＣ電源は制御回路を具備した
ＡＣ／ＤＣ変換器１２、該変換器１２の出力するリップ
ルを含む直流高圧を平滑するための、ＬＦ、ＣＦにより
構成された平滑フイルタ１４、該フイルタ１４の出力端
子電圧（負荷電圧）を検出するための抵抗１５a(抵抗値
Ｒ₁)、１５b(抵抗値Ｒ₂)よりなる分圧回路により構成さ
れた出力端子電圧検出回路１５等とから構成されてい
る。上記、ＡＣ／ＤＣ変換器１２の具備する制御回路は
上記出力端子電圧とあらかじめ設定された基準電圧との
差に応じた制御信号を出力し、ＡＣ／ＤＣ変換器１２の
出力する直流高圧を制御するものである。

第７図に示す上記直流高圧電源の具体例は既に述べたよ
うに、第８図、第９図に示すような回路構成であり、た
とえば第８図に示すＡＣ／ＤＣ変換器１７は、交流入力
電圧Ｖinを整流するためのダイオードブリッジ１６ａ
と、該ブリッジ１６ａにより整流された直流電圧をさら
に交流に変換するためのトランジスタブリッジ１６ｂ、
該ブリッジ１６ｂの出力電圧を昇圧するための昇圧トラ
ンス１６ｃ、該トランス１６ｃにより昇圧された出力を
再度整流する第２のダイオードブリッジ回路１６ｄとか
ら構成されるＤＣ／ＤＣコンバータ、検出回路１５の出
力信号の大きさと、基準電圧設定手段１６ｆによりあら
かじめ設定された基準電圧Ｖrefとの差を演算し、この
演算結果をもとに上記ブリッジ１６ｂを構成する各々の
トランジスタをＰＷＭ信号によりオン／オフ制御する制
御回路１６ｅとから成る。

また、第９図に示す直流電源は、交流入力電圧を昇圧す
るための昇圧トランス１９、該昇圧トランス１９の出力
を整流するためのサイリスタブリッジ２０、該ブリッジ
２０を構成する各々のサイリスタを検出回路１５の出力
をもとに位相制御する位相制御回路（図示略）等からな
る。

ところで、上述した従来のイオンプレーティング装置に
はつぎに述べるような問題点が存在した。

上記したバイアス電源４により、上記チタンターゲット
板３とサブストレート２との間に与えられる電界はサブ
ストレート２の表面の凹凸、電源の変動等により不平等
電界となりやすく、この不平等電界中では第６図(ロ)に
示すように一部分にエネルギが集中し、その結果アーク
が発生し、このアークによりサブストレートの表面に傷
を付けることになる。このため、発生してしまったアー
クをできるだけ速やかに遮断するような方法がこうじら
れており、第８図、第９図に示すように、検出回路１５
によりアーク発生に伴う負荷電圧、すなわち出力端子電
圧の低下、あるいは負荷に直列に介装された負荷電流検
出回路により負荷電流の急増を検出して、ＡＣ／ＤＣ変
換器１７、１８を制御あるいは停止させ、出力直流電圧
を制御することにより不平等電界を取り除き、発生した
アークを消去する。

しかし、上述した手段によっても、平滑フイルタ１４に
蓄えられているエネルギはアーク発生部分に集中注入さ
れサブストレートに傷が生ずる。たとえば、第８図に示
すＤＣ／ＤＣコンバータを含むＡＣ／ＤＣ変換器１７に
おいて変換周波数を１００ＫHzとしても、１０００Ｖ２
０Ａの負荷時にフイルタ１４に蓄積されているエネルギ
は数百ミリ〜数ジュールであり、このエネルギが注入さ
れることによってサブストレート表面に傷が生ずる。し
かし、この注入されるエネルギが数十ミリから数百ミリ
ジュール程度であればサブストレートの傷は非常に軽微
なもの、あるいは傷が発生することはなくなる。第８図
に示したＤＣ／ＤＣコンバータを含むＡＣ／ＤＣ変換器
１７においては変換周波数をあげればフイルタ１４に蓄
積されるエネルギは小さくなるが、数十ミリジュール程
度に低減させるには数Ｍ〜数十ＭＨＺのＤＣ／ＤＣコン
バータが必要となり、このようなコンバータを製作する
のは困難であり現実的でない。

このため出願人は次に述べるような直流電源装置を提案
している。この直流電源装置は第３図に示すような構成
である。この図において第８図と同一な部分については
同一の番号を付し説明を省略する。まず、１００はコン
パレータである。このコンパレータ１００の反転入力端
子１００ａには上述した出力端子電圧検出回路１５によ
り検出された負荷電圧Ｖ₀に比例したＶ₀・Ｒ₂／（Ｒ₁＋
Ｒ₂）なる電圧信号v₀が加えられている。１０１は基準
電圧発生回路であり、抵抗１０１a(抵抗値r₁)、抵抗１
０１b(抵抗値r₂)がシリーズに接続され、コレクタ供給
電圧＋Ｖcを分圧し、抵抗１０１ａと抵抗１０１ｂとの
接続点より＋Ｖc・r₂／（r₁＋r₂）なる判定電圧Ｖdetを
取り出している。そしてこの判定電圧Ｖdetはコンパレ
ータ１００の非反転入力端子１００ｂに加えられてい
る。この結果、コンパレータ１００はv₀＜Ｖdetの場合
にＨアクティブのパルス信号Ｓ₁を出力する。また、v₀
＞Ｖdetの場合にはコンパレータ１００の出力はＬレベ
ルである。

１０２は上記コンパレータ１００の反転入力端子１００
ｂをアースに落とすためのスイッチである。このスイッ
チ１０２は後述するパルス信号Ｓ₂によりオン／オフす
るように構成されているソリッドステートリレー接点、
あるいはアナログスイッチである。

１０３はモノステーブルマルチバイブレータ、いわゆる
ワンショット回路であり、上記パルス信号Ｓ₁の立ち上
がりエッジによりトリガーされて一定パルス幅Ｔのパル
ス信号Ｓ₂を出力する。

１０４は上記同様のモノステーブルマルチバイブレータ
であり、パルス信号Ｓ₃を出力するのであるが、上記モ
ノステーブルマルチバイブレータ１０３と異なる点は、
出力されるパルス信号Ｓ₃のパルス信号幅がt₃であり、
該パルス幅t₃は上記パルス信号Ｓ₂のパルス幅Ｔよりも
小さいことである。

１０５は後述する接点１０６のドライバーである。この
ドライバー１０５は、上記信号Ｓ₃に一致したパルス信
号Ｓ₄を出力し、該信号Ｓ₄に接点１０６がオンされる。

１０６は負荷Ｌに並列に接続されたソリッドステートリ
レー接点である。

１０７は電流制限用のリアクトルであり、アークが発生
することにより、負荷に流れ込む負荷電流の上昇をおさ
える目的で上記フイルタと負荷との間に挿入される。１
０８は接点１０６の保護回路である。

１０９はＡＣ／ＤＣ変換器である。この変換器１０９の
構成は第８図で述べた変換器１７と類似の構成であり、
ダイオードブリッジ１６ａ、１６ｄ、トランジスタブリ
ッジ１６ｂ、昇圧トランス１６ｃを具備している点は同
一であるが、トランジスタブリッジ１６ｂを制御するた
めの制御回路（図示略）の構成が異なる。すなわち、こ
の変換器１０９が具備する制御回路は第８図に示す変換
器が具備する機能に加えて、モノステーブルマルチバイ
ブレータ１０４の出力するＨアクティブの信号Ｓ₃を受
けると、該信号Ｓ₃を受けている間、ブリッジ１６ｂを
構成する各々のトランジスタを強制的にオフにしてＡＣ
／ＤＣ変換器としての動作を停止させる機能が追加され
ている。

次に、この直流電源の動作についてさらに、第４図を参
照して説明する。

第７図に示した直流電源装置をバイアス電源とする、第
５図に示したイオンプレーティング装置により、サブス
トレート２に対しイオンプレーティングが行なわれてい
る。

いま、何等かの理由、たとえばサブストレートの表面の
凹凸、電源の変動等により電界に第６図(ロ)に示すよう
な歪が発生して、サブストレートの表面の一部にエネル
ギが集中してアークが発生する。この結果、負荷電圧
（出力端子電圧）Ｖ₀は約1/5程度に降下し負荷電流は上
昇する〔第４図(イ)(ロ)(ハ)参照〕。しかし、リアクトル
１０７により負荷電流の急激な変化は緩和されることに
なる。この降下する負荷電圧は検出回路１５により検出
されて、コンパレータ１００の反転入力端子１００ａに
電圧信号v₀としてくわえられる。一方、非反転入力端子
１００ｂには判定電圧Ｖdetが加えられているので、ア
ークが発生しv₀＜Ｖdetの条件を満足した時点で、コン
パレータ１００はＨアクティブの信号Ｓ₁を出力する。

モノステーブルマルチバイブレータ１０４および１０３
は信号Ｓ₁の立ち上がりエッジにタイミングを合わせて
各々パルス幅Ｔおよびt₃のパルス信号Ｓ₂、Ｓ₃を出力す
る。

パルス信号Ｓ₃はドライバー１０５およびＡＣ／ＤＣ変
換器１０９に加えられる。

ドライバー１０５は信号Ｓ₃を受けると信号Ｓ₄を出力し
て、これにより接点１０６をオンとする。一方ＡＣ／Ｄ
Ｃ変換器１０９は動作を停止する。このアークが発生し
てから接点１０６がオンとなるまでに要する時間（アー
ク発生検出時間）はt₁である〔第４図(ロ)参照〕。接点
１０６が完全にオンとなるまでの時間はt₂であり、この
時負荷電流i₀は零となりアークが消失する。接点１０６
がオンとなっている時間およびＡＣ／ＤＣ変換器１０９
が停止している時間はt₃である。時間t₃が経過した時点
でＡＣ／ＤＣ変換器１０９は再起動されるとともに、接
点１０６はオフの状態となる。したがって負荷電圧Ｖ₀
は上昇する。一方、パルス信号Ｓ₂はスイッチ１０２を
時間Ｔにわたってオンとしており、判定電圧Ｖdetはこ
のためグランドレベルとなっている。このため、コンパ
レータ１００の出力は一度Ｈレベルに立ち上がった後、
再度Ｌレベルに落ちる。モノステーブルマルチバイブレ
ータ１０３の出力するパルス信号Ｓ₂のパルス幅Ｔは、
モノステーブルマルチバイブレータ１０４が出力するパ
ルス信号Ｓ₃のパルス幅t₃に比べて大であるので、モノ
ステーブルマルチバイブレータ１０３は、この時間t₃経
過の時点でも信号Ｓ₂を出力しており、スイッチ１０２
はオンの状態を維持している。時間Ｔが経過する時点で
負荷電圧Ｖ₀は上昇して少なくとも判定電圧Ｖdetより
大、あるいは定常状態になっているため（v₀＞Ｖde
t）、時間Ｔ経過の時点でスイッチ１０２がオフとなっ
ても、コンパレータ１００はＨアクティブの信号Ｓ₁を
出力することはない。

上述した、直流電源装置によれば、負荷の状態を検出し
て負荷に注入されるエネルギを速やかにバイパスするこ
とにより、負荷に注入されるエネルギを抑制することが
できるので、負荷変動により生ずる障害、たとえば過負
荷、出力端の短絡等による電源側の破損、あるいは装置
上のトラブルを速やかに回避することができるととも
に、イオンプレーティング装置に用いられた場合はアー
ク発生によりサブストレートに生じる傷を防止できる。

「考案が解決しようとする問題点」しかし、上述した直流電源装置においても、さらに次に
述べるような問題点が存在する。

すなわち、上述したように接点１０６のターンオン時間
内に負荷に注入されるエネルギは抑制され、たとえばア
ーク発生においては発生したアークが遮断されるのであ
るが、コンパレータ１００の非反転入力端子１００ｂは
時間幅Ｔにわたりグランドレベルとなっているため、接
点１０６のターンオン時間t₃経過の時点でこの直流電源
が再起動された場合、時間t₃経過後さらにＴ−t₃経過し
なければアーク検出可能状態とはならない。このため、
上記期間（Ｔ−t₃）にアークが再発生しても検出できな
い。

本考案は上述した問題点に鑑みて為されたものであり、
本考案の目的は過負荷あるいは出力端の短絡状態を迅速
かつ確実に検出して回避することができるとともに、出
力が定格値に復帰する際における短絡状態検出不能期間
を零とすることのできる直流電源の短絡検知装置を提供
することにある。

「問題を解決するための手段」本考案は、上記問題点を解決するために、出力電圧を設
定するための基準情報をもとに、上記基準情報に対応す
る出力電圧を発生する直流電源において、過渡状態にお
ける出力電圧に対応した出力情報をあらかじめ設定され
た一定値である第１の判定情報と比較する第１の比較手
段と、上記あらかじめ設定された第１の判定情報に対応
して、該第１の判定情報に０〜１までの係数を乗じた第
２の判定情報を求める手段と、該第２の判定情報と上記
出力電圧に対応した出力情報とを比較する第２の比較手
段と、上記第１の判定情報に対し上記出力情報が大とな
った後、一定の期間内に上記出力電圧に対応した出力情
報が上記第２の判定情報より減少した場合に出力端子が
短絡されたとみなす判定手段とを具備することを特徴と
している。

「作用」本考案によれば、過渡状態における出力に対応した出力
情報を検出して、該出力情報をあらかじめ設定された一
定値である第１の判定情報と比較する。一方上記第一の
判定情報に対応した、該判定情報に０から１までの係数
を乗じた第２の判定情報を求める。そして、上記第一の
判定情報に対し上記出力情報が大となった後、一定の期
間内に、該出力情報が上記第２の判定情報より減少した
場合に出力端子が短絡されたと見なす。この結果、出力
端子短絡あるいは過負荷の状態を迅速確実に検出できる
とともに、直流電源の再起動の際の過負荷あるいは出力
短絡状態も検出不能期間を零とすることができる。

「実施例」本考案の一実施例を図面を参照して説明する。第１図は
この考案の一実施例である直流電源の短絡検知装置を実
現するための回路である。

この図において１はモニタ開始レベル設定器ユニットで
ある。この設定器ユニットは摺動抵抗である設定器１a
(設定電圧Ｖ₅)、１b(設定電圧Ｖ₃)、１c(設定電圧Ｖ₁)
により構成されており、モニタ開始レベル電圧Ｖ₅、
Ｖ₃、Ｖ₁を設定する。このモニタ開始レベル電圧の大き
さは互いにＶ₅＜Ｖ₃＜Ｖ₁の関係に設定されており、電
圧Ｖ₅はアークが発生することがある電圧の最小値であ
り、これ以下の電圧ではアークは発生しない。そして、
設定器１ａ、１ｂ、１ｃの一方の各端子１a₁、１b₁、１
c₁は設定電圧電源＋Ｖに接続されている。また、他方の
各端子１a₂、１b₂、１c₂はグランドに接続されている。
さらに、設定器１ａの各摺動接点１a₃はコンパレータ３
ｂの非反転入力端子に接続されるともに、設定器２ａの
一方の端子２a₁に接続されている。同様に設定器１ｂの
摺動端子１b₃はコンパレータ３ｄの非反転入力端子に接
続されると共に設定器２ｂの一方の端子２b₁に接続さ
れ、設定器１ｃの摺動端子１c₃はコンパレータ３ｆの非
反転入力端子に接続されるとともに、設定器２ｃの一方
の端子２c₁に接続されている。上記した設定器１ａ、１
ｂ、１ｃは摺動接点１a₄、１b₄、１c₄の位置により決定
される分圧比Ｋ₁により、上記一定電圧＋Ｖを分圧し
て、摺動端子１a₃、１b₃、１c₃に各々出力する。設定器
２ａ、２ｂ、２ｃにおける、端子２a₂、２b₂、２c₂は各
々グランドに接続されている。さらに、設定器２ａの摺
動端子２a₃はコンパレータ３ａの非反転入力端子に、設
定器２ｂの摺動端子２b₃はコンパレータ３ｃの非反転入
力端子に、設定器２ｃの摺動端子２c₃はコンパレータ３
ｅの非反転入力端子に各々接続されている。そして、上
述した、これら設定器２ａ、２ｂ、２ｃは端子２a₁、２
b₁、２c₁にそれぞれ印加される設定電圧Ｖ₅、Ｖ₃、Ｖ₁
を、摺動接点２a₄、２b₄、２c₄の各位置により決定され
る分圧比Ｋ₂により分圧しており、この分圧比Ｋ₂は本実
施例では０．２＜Ｋ₂＜１の範囲に設定され、短絡検知
レベル設定器ユニット２を構成している。

コンパレータ３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆの各
反転入力端子入力には共通してフイードバック電圧Ｖｆ
が加えられる。このため、コンパレータ３ａではこのフ
イードバック電圧Ｖｆと設定電圧Ｖ₆とが比較され、Ｖ
ｆ＜Ｖ₆の条件を満足することによりＬアクティブの出
力信号Ｓａを出力する。コンパレータ３ｂ、３ｃ、３
ｄ、３ｅ、３ｆにおいても同様であり、それぞれＶｆ＞
Ｖ₅、Ｖｆ＞ｆＶ₄、Ｖｆ＞ｆＶ₃、Ｖｆ＞ｆＶ₂、Ｖｆ＞
ｆＶ₁の条件を満足することよりＬアクティブの信号Ｓ
ｂ、Ｓｃ、Ｓｄ、Ｓｅ、Ｓｆを出力する。

Ｔａ、Ｔｂ、Ｔｃはタイマー回路であり、各々入力端子
t₁a、t₁b、t₁c、出力端子t₂a、t₂b、t₂cを具備してい
る。そして、これらタイマーは上記コンパレータ３ｂ、
３ｄ、３ｆの出力回路に直列に挿入される、並列接続さ
れたダイオードＤと抵抗Ｒと、グランドとの間に並列に
挿入されたコンデンサＣとにより構成されている。そし
て、これらタイマは入力側に接続された各々のコンパレ
ータの出力信号における立ち上がりエッジにより起動さ
れ、この立ち上がりエッジのタイミングよりセット時間
ｔの後、Ｈアクティブのパルス信号を出力するように構
成されている。

Ｉａ、Ｉｂ、Ｉｃはインバータ回路であり、該各々のイ
ンバータ回路の入力には上記タイマーＴａ、Ｔｂ、Ｔｃ
の出力端子t₂a、t₂b、t₂cがそれぞれ接続されている。

４ａは２入力のナンド回路であり、上記コンパレータ３
ａの出力が一方の入力端子４a₂に接続され、他方の入力
端子４a₁にはインバータＩａの出力端が接続されてい
る。

４ｂ、４ｃも同様に２入力のナンド回路であり、ナンド
回路４ｂの入力端子４b₂、４b₁には各々コンパレータ３
ｃの出力端、インバータＩｂの出力端が接続され、ナン
ド回路４ｃの入力端子４c₂、４c₁には上記同様、各々コ
ンパレータ３ｅの出力端、インバータＩｃの出力端が接
続されている。

５は３入力のノア回路であり、該ノア回路の入力端には
上記２入力ナンド回路４ａ、４ｂ、４ｃの出力端がそれ
ぞれ接続されている。

本実施例は以上述べたような構成である。

次に動作について第１図、第２図を参照して述べる。

モニタ開始レベル設定器ユニット１を構成する設定器１
ａ、１ｂ、１ｃの各摺動片は第１図に示す位置にあり、
この結果設定電圧はそれぞれＶ₅、Ｖ₃、Ｖ₁〔第２図(ロ)
参照〕に設定されている。また、短絡検知レベル設定器
ユニット２を構成する設定器２ａ、２ｂ、２ｃは、１〜
０，２の範囲内の分圧比Ｋ₂を、各々対応した設定器１
ａ、１ｂ、１ｃにより設定された設定電圧Ｖ₅、Ｖ₃、Ｖ
₁に乗じることにより得た短絡検知レベル電圧Ｖ₆＝Ｋ₂
Ｖ₅、Ｖ₄＝Ｋ₂Ｖ₃、Ｖ₂＝Ｋ₂Ｖ₁〔第２図(ロ)参照〕を発
生している。このため、いま第２図(イ)に示す電圧設定
に対し、出力電圧は回路におけるＬ、Ｃ、Ｒにより決定
される時定数τにより定まる遅れを有して立ち上がる。
フイードバック電圧は出力電圧がフイードバックされた
ものであるから、第２図(ロ)に示すような過渡特性を有
した電圧波形Ｖｆである。

いま、直流電源における図示していないスタートスイッ
チが押される。出力電圧が立ち上がるため、これと同時
にフイードバック電圧Ｖｆも立ち上がる。フイードバッ
ク電圧Ｖｆ＜Ｖ₅の範囲ではアークは発生せず、この範
囲内ではコンパレータ３ｂ、３ｃ、３ｄ、３ｅ、３ｆの
出力は「Ｈ」レベルとなっており、コンパレータ３ａの
出力のみＶf＜Ｖ₆の範囲内で「Ｈ」レベルに立ち上が
り、Ｖ₅＞Ｖｆ＞ｆＶ₆の範囲で「Ｌ」レベルに落ちる。
一方、タイマＴａ、Ｔｂ、Ｔｃはいずれも起動されるこ
となく、各タイマの出力はすべて「Ｈ」レベルに維持さ
れているため、インバータＩａ、Ｉｂ、Ｉｃの出力はい
ずれも「Ｌ」レベルであり、したがって、ノア回路５の
出力は「Ｌ」レベルを維持している。フイードバック電
圧ＶｆがＶ₅を越えると、このタイミングでコンパレー
タ３ｂの出力は「Ｌ」レベルにおちる。このため、タイ
マＴａは瞬時に起動準備される。コンパレータ３ａの出
力は「Ｌ」レベルに維持されているため、ナンド回路４
ａの出力は「Ｈ」、ノア回路５の出力は「Ｌ」を維持し
ている。他のコンパレータ３ｃ〜３ｆの出力は「Ｈ」レ
ベルを維持している。

このように、フイードバック電圧Ｖｆが定常値に到達す
る過程でレベルＶ₄、Ｖ₃、Ｖ₂、Ｖ₁を次々に越えて行く
が、ノア回路５の出力は不変であり「Ｌ」レベルを維持
している。

いま、出力電圧が上昇し設定電圧Ｖ₅を越えると、コン
パレータ３ｂの出力は「Ｌ」レベルに落ちるためタイマ
Ｔａが起動準備される。タイマＴａより「Ｌ」アクティ
ブの信号が出力されている期間内における、時点Ａ
₁（第２図参照）においてアークが発生したとすると、
アークが発生した時点で出力電圧は破線に示すように降
下する。アークが発生する直前のフイードバック電圧Ｖ
ｆは設定電圧Ｖ₃とＶ₅との間にあり、上記タイマセット
時間t(sec)内にアーク発生によりＶfがＶ₅より低下し、
さらにＶ₆より低下すると、コンパレータ３ａの出力は
「Ｈ」レベルとなるため、タイマＴａの反転出力とコン
パレータ３ａの出力とのナンドが取られ、この結果ナン
ド回路４ａは上記コンパレータ３ａの出力信号の立ち上
がりエッジに一致した「Ｌ」アクティブの信号を出力
し、ノア回路５は「Ｈ」アクティブのアーク発生検出信
号を出力する。

このアーク発生検出信号をもとに直流電圧出力を零に落
として、発生したアークを消弧する。

また、アークが発生した時点がＡ_２（第２図参照）であ
る場合は、フイードバック電圧Ｖｆは一点鎖線に示すよ
うなカーブで降下する。アークが発生する直前のフイー
ドバック電圧がＶfb（Ｖfb＞Ｖ₁）であると、Ｖ₁を越え
た時点でタイマＴｃは起動準備され、「Ｌ」アクティブ
の信号を出力する。この信号が出力されている期間にア
ーク発生によりＶｆが低下してＶ₂（＝Ｋ₂Ｖ₁）を下回
ると、このタイミングでコンパレータ３ｅの出力は
「Ｈ」レベルに立ち上がるためノア回路５からは「Ｈ」
アクティブのアーク発生検出信号が出力される。

本実施例では以上のように構成したので、アーク発生等
により短絡が発生した場合該状態を迅速かつ確実に検出
することができるとともに、イオンプレーティング装置
が再起動される場合に、直流電源の出力する電圧が、定
格値にいたる過渡期に発生するアークの検出不能期間
を、零とすることができる。

「考案の効果」本考案は以上のように構成したので、直流電源の出力端
が短絡状態となった場合該状態を迅速かつ確実に検出す
ることができるとともに、直流電源が再起動される場合
に、出力電圧の定格値にいたる過渡期に発生することの
あるアークの検出不能期間を、零とすることができる。

【図面の簡単な説明】

第１図は本考案にかかるアーク検出方法を実現するため
の回路構成を示す図、第２図(イ)、(ロ)はフイードバック
電圧Ｖｆと設定電圧Ｖ₁、Ｖ₃、Ｖ₅および短絡検知レベ
ル電圧Ｖ₂、Ｖ₄、Ｖ₆との関係を示す図、第３図は従来
の短絡検知方法を実現するための回路図、第４図(イ)は
アーク発生による負荷電圧の変動を示す波形図、(ロ)は
リアクトル１０７とスイッチ１０６を各々流れる電流を
示す図、(ハ)は負荷電流の変動を示す図、第５図はイオ
ンプレーティング装置の概略構造を示す図、第６図は平
等電界と不平等電界とを説明するための図、第７図、第
８図、第９図は従来の直流電源の回路構成を示す図であ
る。１……モニタ開始レベル設定器ユニット、２……短絡検
知レベル設定器ユニット、３ａ〜３ｆ……コンパレー
タ、Ｔａ、Ｔｂ、Ｔｃ……タイマ、Ｉａ、Ｉｂ、Ｉｃ…
…インバータ、４ａ、４ｂ、４ｃ……ナンド回路、５…
…ノア回路。

Claims

【実用新案登録請求の範囲】

【請求項１】出力電圧を設定するための基準情報をもと
に、上記基準情報に対応する出力電圧を発生する直流電
源において、過渡状態における出力電圧に対応した出力情報をあらか
じめ設定された一定値である第１の判定情報と比較する
第１の比較手段と、上記あらかじめ設定された第１の判定情報に対応して、
該第１の判定情報に０〜１までの係数を乗じた第２の判
定情報を求める手段と、該第２の判定情報と上記出力電圧に対応した出力情報と
を比較する第２の比較手段と、上記第１の判定情報に対し上記出力情報が大となった
後、一定の期間内に上記出力電圧に対応した出力情報が
上記第２の判定情報より減少した場合に出力端子が短絡
されたとみなす判定手段とを具備することを特徴とする直流電源の短絡検知装置。