JPH073795Y2

JPH073795Y2 - 異常短絡保護回路

Info

Publication number: JPH073795Y2
Application number: JP1987072357U
Authority: JP
Inventors: 等河野; 敦奥野; 満弘林
Original assignee: 神鋼電機株式会社
Priority date: 1987-05-14
Filing date: 1987-05-14
Publication date: 1995-01-30
Anticipated expiration: 2002-05-14
Also published as: JPS63182633U

Description

【考案の詳細な説明】「産業上の利用分野」この考案は異常短絡保護回路に係り、特に異常短絡が発
生した場合に異常短絡検出信号を出力して、たとえば電
源の電圧出力動作を停止させることのできる異常短絡保
護回路に関する。なお、本願明細書において、異常短絡
とは、本願考案が適用されるイオンプレーティング装置
などにおいて常時間欠的に発生するアーク放電による通
常の短絡とは異なり、絶縁された被加工材がアースされ
た真空槽内に搬入搬出される際に真空槽と接触すること
によって起こる短絡をいう。

「従来の技術」従来、直流電源の出力端子が短絡状態になったり、過負
荷の状態が長時間続くと出力トランジスタが熱破壊され
ること等により、電源側が破損する。このため直流電源
を含め過負荷あるいは短絡保護回路が設けられているの
が一般的である。

また、直流電源のうちでも特に直流高圧電源において
は、過負荷あるいは短絡状態になった場合、該状態を検
出すると同時に、（ａ）電源側にインバータが用いられ
ている場合は該インバータを停止させ、あるいは（ｂ）
昇圧トランス、サイリスタ等を用いた整流ブリッジが用
いられている場合は該整流ブリッジを停止させる。

上述した（ａ）（ｂ）の場合の具体的な回路例を第７
図、第８図に示す。これら第７図、第８図に示した回路
は第６図に示す直流高圧電源の具体例であり、これら直
流高圧電源は、たとえば第３図に示すようなイオンプレ
ーティング装置に用いられることがある。

ここで、このイオンプレーティング装置についての説明
を行う。

直流電界を場にあたえてイオンを移動加速させサブスト
レートにイオンプレーティングを行う装置が第３図に示
したイオンプレーティング装置である。

この図において１は真空槽でありアースされている。

この真空槽１の内部にはサブストレート２、チタンター
ゲット板３が真空槽１とは絶縁された状態で設置されて
いる。４は上記サブストレート２のバイアス電源であ
り、サブストレート２を負極性にバイアスしている。５
はアーク放電電源、６はプレーティング材生成用ガス、
たとえば窒素ガスの収納部である。７は窒素ガスの注入
パイプを示している。このように構成されたイオンプレ
ーティング装置は、真空槽１とチタンターゲット板３と
の間にアーク放電をおこなって、チタンターゲット板３
からチタンを蒸発させて、陽イオン化させ、負極性にバ
イアスされたサブストレート２をプレーティングする。

以上述べたイオンプレーティング装置に用いられる、上
記バイアス電源４が前記第６図に示す構成の直流高圧電
源であり、次ぎに、この直流高圧電源の構成について述
べる。

すなわち、第６図に示すDC電源は制御回路を具備したAC
/DC変換器12、該変換器12の出力するリップルを含む直
流電圧を平滑するための、LF、CFにより構成された平滑
フイルタ14、該フイルタ14の出力端子電圧（負荷電圧）
を検出するための抵抗15a（抵抗値R₁）、15b（抵抗値
R₂）よりなる分圧回路により構成された出力端子電圧検
出回路15等とから構成されている。上記、AC/DC変換器1
2の具備する制御回路は上記出力端子電圧とあらかじめ
設定された基準電圧との差に応じた制御信号を出力し、
AC/DC変換器12の出力する直流電圧を制御するものであ
る。

第６図に示す上記直流高圧電源の具体例は、すでに述べ
たように第７図、第８図に示すような回路構成であり、
たとえば第７図に示すAC/DC変換器17は、交流入力電圧V
inを整流するためのダイオードブリッジ16aと、該ブリ
ッジ16aにより整流された直流電圧をさらに交流に変換
するためのトランジスタブリッジ16b、該ブリッジ16bの
出力電圧を昇圧するための昇圧トランス16c、該トラン
ス16cにより昇圧された出力を再度整流する第２のダイ
オードブリッジ回路16dとから構成されるDC/DCコンバー
タ、検出回路15の出力信号の大きさと、基準電圧設定手
段16fによりあらかじめ設定された基準電圧Vrefとの差
を演算し、この演算結果をもとに上記ブリッジ16bを構
成する各々のトランジスタをPWM信号によりオン／オフ
制御する制御回路16eとから成る。

また、第８図に示す直流電源は、交流入力電圧を昇圧す
るための昇圧トランス19、該昇圧トランス19の出力を整
流するためのサイリスタブリッジ20、該ブリッジ20を構
成する各々のサイリスタを検出回路15の出力をもとに位
相制御する位相制御回路（図示略）等からなる。

ところで、上述した従来のイオンプレーティング装置に
はつぎに述べるような問題点が存在した。

上記したバイアス電源４により、上記チタンターゲット
板３とサブストレート２との間に与えられる電界はサブ
ストレート２の表面の凹凸、電源の変動等により不平等
電界となりやすく、この不平等電界中では第４図（ロ）
に示すように一部分にエネルギが集中し、その結果アー
クが発生し、このアークによりサブストレート２に傷を
付けることになる。このため、発生してしまったアーク
をできるだけ速やかに遮断するような方法がこうじられ
ており、第７図、第８図に示すように、検出回路15によ
りアーク発生に伴う負荷電圧、すなわち出力端子電圧の
低下、あるいは負荷に直列に介装された負荷電流検出回
路により負荷電流の急増（以後、負荷短絡ともいう）を
検出して、AC/DC変換器17、18を制御あるいは停止さ
せ、出力直流電圧を制御することにより不平等電界を取
り除き、発生したアークを消去する。

しかし、上述した手段によっても、平滑フイルタ14に蓄
えられているエネルギはアーク発生部分に集中注入され
サブストレート２に傷が生ずる。たとえば、第７図に示
すDC/DCコンバータを含むAC/DC変換器17において変換周
波数を100KHzとしても、1000V、20Aの負荷時にフィルタ
14に蓄積されているエネルギは数百ミリ〜数ジュールで
あり、このエネルギが注入されることによってサブスト
レート２の表面に傷が生ずる。しかし、この注入される
エネルギが数十ミリから数百ミリジュール程度であれば
チタンターゲット板３の傷は非常に軽微なもの、あるい
は傷が発生することはなくなる。第７図に示したDC/DC
コンバータを含むAC/DC変換器17においては変換周波数
をあげればフィルタ14に蓄積されるエネルギは小さくな
るが、数十ミリジュール程度に低減させるには数Ｍ〜数
十MHZのDC/DCコンバータが必要となり、このようなコン
バータを製作するのは困難であり現実的でない。

このため出願人は次に述べるような直流電源装置を提案
している。

この直流電源装置は第５図に示すような構成でありラン
プ関数発生回路200の出力するランプ関数信号VLは直流
出力電圧の指令値情報であり、このランプ関数信号VLが
一定の基準電圧V₁（アーク発生の可能性のある最小直流
出力電圧に対応した指令値）より大であり、かつ、現在
の直流出力電圧Vfが低下して、Ｋ・VL＝V0（但し、Ｋ＜
１）の指令値に対応した電圧以下に降下した場合、アー
ク発生（負荷短絡）とみなしてトランジスタブリッジ16
b、その制御回路からなるインバータを停止させるとと
もに、接点209をオンとして負荷に注入されるエネルギ
をバイパスさせる。

「考案が解決しようとする問題点」しかし、上述した直流電源装置においても、さらに次に
述べるような問題点が存在する。

すなわち、直流電源の出力端子電圧がアーク発生により
降下してＫ・VLより低下することによりアーク発生が検
出されるため、一瞬でも出力端子電圧がアーク判定電圧
よりも小となれば接点209が閉じてアーク電流をバイパ
スさせるとともに、AC/DCコンバータ17を停止させる。

上記した従来例では、AC/DCコンバータ17は一定期間停
止した後再度自動的に起動され直流電圧を出力するよう
になる。このため、出力端子電圧の降下がアーク発生
（負荷短絡）に因るものである場合、この再起動の際に
は上記発生したアークは消弧されており、再度出力電圧
は定格値に立ち上がるが、サブストレート２がアースと
接触して発生する機械的短絡、いわゆる異常短絡状態で
は停止と再起動を繰り返すことになる。

この考案は上述した事情に鑑みてなされたもので、この
考案の目的は上記したような異常短絡状態を識別するこ
とができる異常短絡保護回路を提供することにある。

「問題点を解決するための手段」この考案は、電源の出力電圧がアーク発生による負荷短
絡を発生可能とするレベル未満である短絡電流抑制期間
に、負荷短絡と異なる機械的短絡である異常短絡が発生
した場合に、電源の電流出力動作を停止させる異常短絡
保護回路であって、電源出力端の短絡を検出し短絡検出
信号を出力する短絡検出手段と、上記短絡検出信号をも
とに負荷側に流れ込む短絡電流を抑制する短絡電流抑制
手段と、上記短絡検出信号を所定の短絡電流抑制期間だ
け積分する積分手段と、該積分手段の出力する、積分値
に対応した信号レベルがあらかじめ設定された任意の判
定レベルに達した場合に異常短絡検出信号を出力する異
常短絡検出手段と、電源の再起動以後、上記短絡電流抑
制期間に、上記異常短絡検出信号をもとに電源の出力動
作を停止させる出力動作停止手段とを具備し、前記積分
手段の前記積分の積分時定数を、電源が停止してから再
起動するまでの時間より短く設定することを特徴とする
異常短絡保護回路により上記問題点を解決する。

「作用」本考案によれば積分手段により、短絡検出信号をもとに
短絡電流抑制期間は特定の時定数で積分を行い、電源の
再起動以後運転中は上記特定の時定数よりも大なる時定
数でリセット動作を行い、上記積分手段が出力する、積
分値に対応する信号レベルをあらかじめ設定された判定
レベルと比較する。この結果上記積分手段が出力する信
号レベルが上記あらかじめ設定された判定レベルに達し
た場合に異常短絡と見なし異常短絡信号を出力し、出力
動作を停止させる。このため、異常短絡状態をアーク発
生による短絡等と区別し対処できる。

「実施例」以下、図面を参照し、この考案の実施例を説明する。

第１図はこの考案の一実施例の構成を示す電気回路図で
ある。この図において、第５図と同一な部分については
同一の番号を付し説明を省略する。

211は直流電源の短絡検知回路を示している。この直流
電源の短絡検知回路211は、第５図に示す上半分の回
路、すなわち、ランプ関数発生回路200、スイッチ201、
基準電圧発生器202、第１のコンパレータ203、基準電圧
設定回路204、ポテンショメータ205、第２のコンパレー
タ206、アンド回路207およびそれぞれの周辺回路素子を
具備している。また、211aは上記直流電源の短絡検知回
路211が具備しているモノステーブルマルチバイブレー
タである。このモノステーブルマルチバイブレータ211a
の入力端はアンド回路207（第５図参照）に接続され、
また、その出力端はドライバー105を介してソリッドス
テートリレーに接続されており、上記モノステーブルマ
ルチバイブレータ211aの出力する短絡検出信号S₀をもと
に接点106がドライバ105によりオン、オフされる。107
はソリッドステートリレー接点108を上記モノステーブ
ルマルチバイブレータ211aの出力する短絡検出信号S₀を
もとにオン、オフするドライバーである。ソリッドステ
ートリレー接点108の一端は一定電圧−Ｖの電源に接続
されている。

Ｌは積分器であり、次に述べるような回路構成である。

すなわち、109は上記ソリッドステートリレー接点108に
シリーズに接続された抵抗値R₁の抵抗であり、オペアン
プ110の反転入力端子110aに接続されている。111は抵抗
値R₂の抵抗であり一端が一定電圧＋Ｖの電源に接続さ
れ、他端は上記反転入力端子110aに接続されている。11
2は積分出力波形の最小ピークを0vにクランプするダイ
オード、113は容量Ｃフアラドのコンデンサであり、該
ダイオード112、コンデンサ113は並列に接続され上記オ
ペアンプ110の出力端子と反転入力端子110aとの間に接
続されている。

なお、オペアンプ110の非反転入力端子110bは0vに接続
されている。

上記接点108は正常時にはオープンの状態であるから、
オペアンプ110の反転入力端子110aには一端が一定電圧
＋Ｖに接続された抵抗111が接続されているから、1/CR₂
により決定される積分定数τ_２をもとに積分動作がおこ
なわれ、この場合抵抗111の抵抗値R₂は出力電圧Vfの設
定値が目標値に達する間（T₁sec）にオペアンプ110から
出力される電圧信号SAがあらかじめ設定された電圧Vr₁
から０ボルトにリセットされないように決定される。

また、異常短絡が検出された場合は接点108が閉じるた
め、積分器は（1/R1−1/R2）・/Cにより決定される積分
定数τ_１をもとに積分動作を行う。

オペアンプ110の出力はコンパレータ114の反転入力端子
114aに接続されている。115、116は基準電圧発生回路を
構成している抵抗値R₃、R₄の抵抗である。この抵抗11
5、116は直列に接続され、一定電圧＋Ｖと0v間に接続さ
れている。そして、抵抗115、116の接続点が上記コンパ
レータ114の非反転入力端子114bに接続され、一定電圧
＋Ｖが上記抵抗115、116により分圧された電圧＋Ｖ・R₄
（R₃＋R₄）が基準電圧となっている。この結果コンパレ
ータ114は反転入力端子114aの電位が上記基準電圧より
大となった場合にＬアクティブの信号を出力する。

コンパレータ114の出力端子はRSフリップフロップ117の
セット入力端子Ｓに接続されている。RSフリップフロッ
プ117のリセット端子Ｒは電源投入時リセット回路（図
示せず）に接続されている。この電源投入時リセット回
路は電源が遮断され、その後電源が再投入された際に一
定期間Ｌアクティブの電源投入時リセット信号を出力す
る回路である。RSフリップフロップ117はセット入力端
子ＳにＬアクティブの信号が入力されることによりＨア
クティブの異常短絡検出信号Sstを出力する。

次に、第２図を参照して同実施例の動作につい述べる。

今、第３図に示したイオンプレーティング装置により、
サブストレート２に対してイオンプレーティングが行な
われている。一方、RSフリップフロップ117のリセット
端子ＲにはＬアクティブの電源投入時リセット信号が加
えられ、RSフリップフロップはリセット、すなわち出力
端子Ｑは「Ｌ」レベルに落ちている。

なんらかの理由、たとえば機械的短絡（異常短絡）が発
生し出力端子電圧Vfが降下する。〔第２図（ハ）参照〕第１図に示すモノステーブルマルチバイブレータ211aか
らは10msのパルス幅の短絡検出信号S₀（第２図（イ）参
照）が出力され、この短絡検出信号S₀によりドライバ10
5は接点106を、ドライバ107は接点108を10msecの間、閉
じる。また、一方、短絡検出信号S₀により第７図に示し
た直流電源の、トランジスタブリッジ16b、その制御回
路からなるインバータは動作が停止する。

接点108が閉じて、積分器Ｌは積分定数τ_１＝（1/R1−1
/R2）・1/Cにより積分時間10msecの間、積分動作を行う
（第２図（ニ）参照）。この10msecの時間が経過すると
モノステーブルマルチバイブレータ211aが出力していた
短絡検出信号S₀は消滅するため、接点108は再びオープ
ンとなる。このため今度は、積分定数τ_２＝1/CR₂によ
り積分器Ｌはマイナス側に積分動作を行う（第２図
（ニ）参照）。機械的短絡のような、いわゆる異常短絡
では、この短絡状態は容易には解消しないため、上記動
作を停止していたインバータが再起動され、直流電源の
出力端子電圧が上昇すると共に、第５図に示すランプ関
数発生回路200から出力されるランプ関数信号VLが基準
電圧V₁（アーク発生の可能性のある最小直流出力電圧に
対応した指令値）よりも大きくなったタイミング（第２
図（ロ）参照）で、モノステーブルマルチバイブレータ
211aは再度異常短絡検出信号S₀を出力する。

この結果再度、積分器Ｌはこの時点におけるコンデンサ
113の端子電圧を初期電圧として接点108のオン、オフの
タイミングで積分動作を行う。

この結果、積分器Ｌは第２図（ニ）に示すような電圧信
号SAを出力する。この電圧信号SAはコンパレータ114に
より判定電圧Vdetと比較されてSA＞Vdetの場合にＬアク
ティブのパルス信号をRSフリップフロップ117のセット
端子に出力してRSフリップフロップ117をセットして異
常短絡検出信号Sstを出力する。そして、この異常短絡
検出信号Sstにより、上記第５図に示した直流電源のイ
ンバータが動作を再開しないようにすればよく、あるい
は直流電源自体を停止するようにしてもよい。

本実施例では上述したように構成したので、イオンプレ
ーティング装置における電極間の機械的短絡のような、
いわゆる異常短絡が発生しても対処できる。

「考案の効果」本考案は以上のように構成したので、電極間の機械的短
絡等のような、いわゆる異常短絡が発生しても安全、確
実に対処できる効果を有する。

【図面の簡単な説明】

第１図は本考案にかかる異常短絡保護回路の一実施例の
構成を示す電気回路図、第２図は第１図に示した電気回
路各部における電気信号の波形を示す図、第３図はイオ
ンプレーティング装置の構成を示す図、第４図（イ）は
平行電極板間の平等電界における電気力線を示し、同図
（ロ）は同様に不平等電界における電気力線を示す図、
第５図、第６図、第７図、第８図は従来の直流電源装置
の構成を示す電気回路図である。 107……ドライバ、108……接点、109、111……抵抗、11
2……ダイオード、113……コンデンサ、110……オペア
ンプ、114……コンパレータ、117……RSフリップフロッ
プ。

Claims

【実用新案登録請求の範囲】

【請求項１】電源の出力電圧がアーク発生による負荷短
絡を発生可能とするレベル未満である短絡電流抑制期間
に、負荷短絡と異なる機械的短絡である異常短絡が発生
した場合に、電源の電流出力動作を停止させる異常短絡
保護回路であって、電源出力端の短絡を検出し短絡検出信号を出力する短絡
検出手段と、上記短絡検出信号をもとに負荷側に流れ込む短絡電流を
抑制する短絡電流抑制手段と、上記短絡検出信号を所定の短絡電流抑制期間だけ積分す
る積分手段と、該積分手段の出力する、積分値に対応した信号レベルが
あらかじめ設定された任意の判定レベルに達した場合に
異常短絡検出信号を出力する異常短絡検出手段と、電源の再起動以後、上記短絡電流抑制期間に、上記異常
短絡検出信号をもとに電源の出力動作を停止させる出力
動作停止手段とを具備し、前記積分手段の前記積分の積分時定数を、電源が停止し
てから再起動するまでの時間より短く設定することを特
徴とする異常短絡保護回路。