JP2605119Y2 - ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路 - Google Patents

±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路

Info

Publication number
JP2605119Y2
JP2605119Y2 JP1993059450U JP5945093U JP2605119Y2 JP 2605119 Y2 JP2605119 Y2 JP 2605119Y2 JP 1993059450 U JP1993059450 U JP 1993059450U JP 5945093 U JP5945093 U JP 5945093U JP 2605119 Y2 JP2605119 Y2 JP 2605119Y2
Authority
JP
Japan
Prior art keywords
output
output voltage
circuit
signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993059450U
Other languages
English (en)
Other versions
JPH0723987U (ja
Inventor
明彦 滝口
Original Assignee
デンセイ・ラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デンセイ・ラムダ株式会社 filed Critical デンセイ・ラムダ株式会社
Priority to JP1993059450U priority Critical patent/JP2605119Y2/ja
Publication of JPH0723987U publication Critical patent/JPH0723987U/ja
Application granted granted Critical
Publication of JP2605119Y2 publication Critical patent/JP2605119Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、OA機器や通信機器等
において使用されているUPSを構成するコンバータに
おける制御回路に関するものである。
【0002】
【従来の技術】従来技術による±直流2電源出力の昇圧
チョッパ回路における出力電圧制御回路は図3に示すブ
ロック図の通りである。図3において、ダイオード10
7と108,半導体スイッチング素子109,平滑コン
デンサ112より成る+側昇圧型チョッパ回路,および
ダイオード106と111,半導体スイッチング素子1
10,平滑コンデンサ113より成る−側昇圧チョッパ
回路によって±直流2電源が構成されており、商用交流
電源101,コンデンサ103,昇圧リアクトル10
5,電流検出器104および補助電源トランス102は
前記±直流2電源の入力側共通回路である。補助電源ト
ランス102に設けられた2つの2次コイルのうち1つ
からの電圧信号は、抵抗114,2つのダイオード11
5と116を介してオペアンプ117に入力し、もう1
つの2次コイルからの電圧信号は電流検出器104から
の電流信号と共に高力率制御用IC121に入力してい
る。オペアンプ117は入力交流電源101からの入力
周波数に同期した信号を出力してANDゲート118の
一方の端子に入力すると共にNOTゲート120を介し
てANDゲート119の一方の端子に入力する。また、
+側出力電圧V01と−側出力電圧V02の両端電圧は分圧
抵抗122と123を介して高力率制御用IC121に
入力しており、この高力率制御用IC121の出力信号
は2つのANDゲート118と119における他方の端
子に入力する。
【0003】昇圧チョッパ専用のICである高力率制御
用IC121は入力電圧信号と入力電流信号との位相が
一致するようにその出力信号とオペアンプ117の出力
信号との論理積である信号をANDゲート118と11
9から交互に出力させ、半導体スイッチング素子109
と110のオン・オフを制御する。また、出力回路にお
ける両端電圧を入力して半導体スイッチング素子109
と110のデューイ比を制御することによって出力電圧
の調整を行っていた。
【0004】
【考案が解決しようとする課題】上述した従来の±直流
2電源出力の昇圧チョッパ回路では、高力率制御用IC
121によって+側出力電圧V01と−側出力電圧V02
両端電圧である(V01+V02)を一括制御しているの
で、2つの出力回路における負荷がバランスしていない
と+側出力電圧V01と−側出力電圧V02とが不平衡にな
る。これを改善するためには、+側と−側にそれぞれ専
用に2つの高力率制御用ICを使用するか、または、出
力電圧の不平衡量を検出し、この検出量により入力電流
検出量に補正を加える回路が必要となり、いずれの場合
でも回路の複雑化を余儀なくされていた。本考案は上述
した従来技術の欠点を解消するためになされたものであ
って、1つの高力率制御用ICを使って±直流2電源出
力の+側出力電圧と−側出力電圧を平衡させることので
きる出力電圧制御回路を提案することを目的とするもの
である。
【0005】
【課題を解決するための手段】上述した目的を達成する
ために、入力電源周波数に同期する信号を出力するオペ
アンプ、入力電源の電圧信号と電流信号の位相を制御す
る高力率制御用IC、前記オペアンプと高力率制御用I
Cの出力信号を入力して2つの昇圧チョッパ回路におけ
る半導体スイッチング素子を交互にオン・オフ制御する
2つのANDゲートによって構成した±直流2電源出力
の昇圧チョッパ回路における出力電圧制御回路におい
て、出力回路の+側から検出した出力電圧を第1の差動
アンプと反転アンプを介して入力する第1のアナログ・
スイッチ、および出力回路の−側から検出した出力電圧
第2の差動アンプを介して入力する第2のアナログ・
スイッチを設け、この2つの第1と第2のアナログ・ス
イッチをオペアンプの出力信号によって交互にオン・オ
フ制御することによって出力回路の+側と−側の検出電
圧を交互に高力率制御用ICにフィードバックさせ、
1の半導体スイッチング素子がオンのときは第1のアナ
ログ・スイッチもオンとなって+側の出力電圧を制御
し、第2の半導体スイッチング素子がオンのときは第2
アナログ・スイッチもオンとなって−側の出力電圧を
制御して2つの出力回路電圧をバランスさせるようにし
た。
【0006】
【作用】±直流2電源の+側と−側の出力電圧を、入力
交流電源周波数に同期して交互に検出して高力率制御用
IC21にフィードバックさせ、交流入力電源の周波数
に同期したオペアンプ17と高力率制御用IC21の出
力信号によって半サイクル毎に第1と第2の半導体スイ
ッチング素子のデューイ比を交互にオン・オフ制御する
ことによって+側と−側の出力電圧を平衡させる。
【0007】
【実施例】以下、本考案の実施例を図面を参照しながら
説明する。図1は本考案に係る±直流2電源出力の昇圧
チョッパ回路における出力電圧制御回路の回路構成を示
すブロック図である。図1において、2つの昇圧チョッ
パ回路,補助電源トランス42,電流検出器34,オペ
アンプ17,高力率制御用IC21,2つのANDゲー
ト18と19,NOTゲート20より成る制御回路は従
来技術における回路構成と同一であるので説明は省略す
る。
【0008】出力回路の+側とコモン線間の出力電圧V
01は抵抗8,9,10,11を含む第1の差動オペアン
プ4と抵抗6と7を含む反転アンプ3を介して第1の
ナログ・スイッチ1に入力し、出力回路の−側とコモン
線間の出力電圧V02は抵抗12,13,14,15を含
第2の差動アンプ5を介して第2のアナログ・スイッ
チ2に入力する。オペアンプ17の出力信号はANDゲ
ート18の一方の端子に入力すると共に第2のアナログ
・スイッチ2の制御端子にも入力する。また、NOTゲ
ート20によって極性を反転されたオペアンプ17の出
力信号はANDゲート19の一方の端子に入力すると共
第1のアナログ・スイッチ1の制御端子に入力する。
高力率制御用IC21は補助電源トランス42の2次コ
イルからの電圧信号と電流検出器34からの電流信号を
入力すると共に、第1と第2のアナログ・スイッチ1と
2から出力回路の+側と−側の出力電圧を入力し、出力
信号を2つのANDゲート18と19の他方の端子に出
力する。
【0009】次に、オペアンプ17,高力率制御用IC
21,第1と第2のアナログ・スイッチ1と2,および
ANDゲート18と19によって構成される出力電圧制
御回路の動作を図2の波形図を参照しながら説明する。
補助電源トランス42を介してオペアンプ17に入力す
る交流電源43の電圧信号V1Nは図2(a)に示す通り
であり、オペアンプ17の出力端Aにおける出力信号波
形は、図2(b)に示すように、交流電源の1サイクル
毎にオン・オフを繰り返す方形波となる。この出力信号
第2のアナログ・スイッチ2に送出されるがその制御
端子は負論理となっているので第2のアナログ・スイッ
チ2は動作せずにオフのままであり、一方インバータ2
0によって極性が反転されたオペアンプ17の出力信号
第1のアナログ・スイッチ1に送出されて第1のアナ
ログ・スイッチ1をオンする。続いて、オペアンプ17
の出力端Aの信号がオフの状態になると第2のアナログ
・スイッチ2がオンとなると共に第1のアナログ・スイ
ッチ1はオフとなり、図2(c)と(d)に示すよう
に、第1と第2のアナログ・スイッチ1と2の動作状況
は交互にオン・オフを繰り返し、出力回路の+側出力電
圧と−側出力電圧を高力率制御用IC21に入力させ
る。
【0010】交流入力電源の周波数に同期して半サイク
ル毎に+側出力電圧と−側出力電圧を入力した高力率制
御用IC21からの出力信号は、オペアンプ17の出力
信号と共にANDゲート18と19へ入力し、このAN
Dゲート18と19からは交互に第1と第2の半導体ス
イッチング素子31と32を駆動するゲート信号を出力
し、このゲート信号のデューイ比を調整することにより
それぞれの出力回路における出力電圧を調整する。すな
わち、入力周波数の正の半波の期間において+側出力電
圧を、負の半波の期間において−側出力電圧を、1サイ
クル毎に調整して+側と−側の出力電圧を平衡させるこ
とが可能となる。
【0011】
【考案の効果】以上説明したように、本考案に係る±直
流2電源出力の昇圧チョッパ回路における出力電圧制御
回路は、±直流2電源の+側と−側の出力電圧を入力周
波数に同期させて差動アンプとアナログ・スイッチを介
して高力率制御用ICに入力させ、+側出力電圧を制御
する半導体スイッチング素子と−側出力電圧を制御する
半導体スイッチング素子をそれぞれ半サイクル毎に交互
にオン・オフ制御する。従って、1つの高力率制御用I
Cによって±直流2電源の+側と−側の出力電圧をそれ
ぞれ単独に制御して出力電圧を平衡させることができ
る。
【0012】±直流2電源の出力電圧を平衡させること
により、入力電流も対称した波形となるので入力電流の
偶数高周波数を排除することが可能となった。よって、
本考案による±直流2電源出力の昇圧チョッパ回路をハ
ーフブリッジ方式のインバータの直流電源として使用す
る場合においても入力電流歪が小さく、特に整流器負荷
時の出力電流の対称性も得られるようになり、高力率コ
ンバータを実現させる有効な一手段となった。
【図面の簡単な説明】
【図1】本考案の実施例を示すブロック図。
【図2】信号波形図。
【図3】従来技術における回路構成を示すブロック図。
【符号の説明】
1,2 アナログ・スイッチ 4,5 差動アンプ 3 反転アンプ 17 オペアンプ 18,19 ANDゲート 20 NOTゲート 21 高力率制御用IC 31,32 半導体スイッチング素子 34 電流検出器 35 昇圧用リアクタ 42 補助電源トランス
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 H02M 7/06 H02M 7/217

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 交流電源回路に設けた補助電源トランス
    を介して電圧信号を入力して入力電源周波数に同期した
    信号を出力するオペアンプと、前記補助電源トランスか
    らの電圧信号と交流電源回路に設けた電流検出器からの
    電流信号とを入力し、2つの信号波形の位相を調整する
    信号を出力する高力率制御用ICと、前記オペアンプと
    高力率制御用ICの出力信号を入力して2つの昇圧チョ
    ッパ回路を構成する第1の半導体スイッチング素子と第
    2の半導体スイッチング素子を交互にオン・オフ制御す
    る2つのANDゲートとによって構成した±直流2電源
    出力の昇圧チョッパ回路における出力電圧制御回路にお
    いて、 出力回路の+側とコモン線間の出力電圧を検出して第1
    の差動アンプと反転アンプを介して第1のアナログ・ス
    イッチに入力させると共に出力回路の−側とコモン線
    間の出力電圧を検出して第2の差動アンプを介して第2
    のアナログ・スイッチに入力させ、前記オペアンプの出
    力信号とその反転信号とによって第1のアナログ・スイ
    ッチ第2のアナログ・スイッチをオン・オフ制御して
    出力回路の+側と−側から検出した出力電圧信号を交互
    に高力率制御用ICに入力させ、第1の半導体スイッチ
    ング素子により昇圧するときは第1のアナログ・スイッ
    がオンとなって+側の出力電圧を制御し、第2の半導
    体スイッチング素子により昇圧するときは第2のアナロ
    グ・スイッチがオンとなって−側の出力電圧を制御する
    ようにしたことを特徴とする±直流2電源出力の昇圧チ
    ョッパ回路における出力電圧制御回路。
JP1993059450U 1993-10-07 1993-10-07 ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路 Expired - Lifetime JP2605119Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993059450U JP2605119Y2 (ja) 1993-10-07 1993-10-07 ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993059450U JP2605119Y2 (ja) 1993-10-07 1993-10-07 ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路

Publications (2)

Publication Number Publication Date
JPH0723987U JPH0723987U (ja) 1995-05-02
JP2605119Y2 true JP2605119Y2 (ja) 2000-06-26

Family

ID=13113648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993059450U Expired - Lifetime JP2605119Y2 (ja) 1993-10-07 1993-10-07 ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路

Country Status (1)

Country Link
JP (1) JP2605119Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5805961B2 (ja) * 2011-02-24 2015-11-10 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 超音波画像表示装置用電源回路及び超音波画像表示装置

Also Published As

Publication number Publication date
JPH0723987U (ja) 1995-05-02

Similar Documents

Publication Publication Date Title
EP0293869B1 (en) Power conversion system
JPH07245955A (ja) 力率改善型安定化電源回路および無停電電源回路
JPS6268068A (ja) 電力変換装置
JP3337041B2 (ja) 単相3線式インバータ装置の制御方法
JPH07337036A (ja) 交流電力変換装置
JP2605119Y2 (ja) ±直流2電源出力の昇圧チョッパ回路における出力電圧制御回路
JPH10304663A (ja) 3相力率改善型コンバータ
JP2777892B2 (ja) 共振型インバータ式x線装置
JP3070314B2 (ja) インバータの出力電圧補償回路
JP2615932B2 (ja) 高圧直流電源装置
JP3211944B2 (ja) インバータ装置
JPH07303337A (ja) 無停電電源装置
JP3054954B2 (ja) コンデンサー交流昇圧回路
US11043903B2 (en) Power supply and medical system
JPH048166A (ja) 電源装置
JP3366588B2 (ja) 同期整流コンバータ
JP2963776B2 (ja) 電源装置
JPH10304683A (ja) インバータ装置
JP2632587B2 (ja) 電源装置
JPH0611188B2 (ja) エネルギ−変換器
JP2003230279A (ja) 交流‐直流電力変換装置
JPS6032574A (ja) インバ−タ装置
KR100298253B1 (ko) 전력회로의직류리플감소회로
JPH03285572A (ja) スイッチング電源回路
JPH0446561A (ja) スイッチング電源

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991221

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080421

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 9