KR100298253B1 - 전력회로의직류리플감소회로 - Google Patents

전력회로의직류리플감소회로 Download PDF

Info

Publication number
KR100298253B1
KR100298253B1 KR1019970078353A KR19970078353A KR100298253B1 KR 100298253 B1 KR100298253 B1 KR 100298253B1 KR 1019970078353 A KR1019970078353 A KR 1019970078353A KR 19970078353 A KR19970078353 A KR 19970078353A KR 100298253 B1 KR100298253 B1 KR 100298253B1
Authority
KR
South Korea
Prior art keywords
phase
signal
inverter
output
capacitor
Prior art date
Application number
KR1019970078353A
Other languages
English (en)
Other versions
KR19990058263A (ko
Inventor
류승표
민병권
Original Assignee
김형벽ㅂ
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형벽ㅂ, 현대중공업 주식회사 filed Critical 김형벽ㅂ
Priority to KR1019970078353A priority Critical patent/KR100298253B1/ko
Publication of KR19990058263A publication Critical patent/KR19990058263A/ko
Application granted granted Critical
Publication of KR100298253B1 publication Critical patent/KR100298253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/1555—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H02M7/1557—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit with automatic control of the output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 전력회로에 있어서, 특히 AC전원을 정류하여 DC전압로 변환시켜 배터리를 충전하고, 다시 변환된 DC전압를 AC전원으로 변환하는 무정전 전원장치에서 삼상 12펄스 PWM 인버터 동작시에 발생하는 DC단의 리플을 감소시키는 전력회로의 직류리플 감소회로에 관한 것이다.
종래 전력회로에서는 인버터의 트랜지스터 온/오프에 따라 DC양단에서 발생하는 리플전류에 견딜수 있도록 하는 DC콘덴서의 용량이 커야 하므로 시스템 가격 상승 및 효율을 저하시키는 문제가 있다.
상기한 문제를 해결하도록 본 발명 전력회로는 6펄스 인버터 2대를 이용하여 12펄스를 구성시키고, 상기 2대의 제 1, 제 2인버터를 각각 일정상차를 가지면서 온,오프되도록 각각에 PWM신호를 인가하는 인버터 제어부를 구성시켜 DC양단에 발생하는 리플을 감소시킬수 있도록 하므로서, 시스템의 효율을 상승시킬수 있도록 한 것이다.

Description

전력회로의 직류리플 감소회로{Direct current ripple decrease circuit of electric power circuit}
본 발명은 AC를 정류하여 DC로 변환하여 배터리를 충전하고, 다시 변환된 DC전압를 AC전원으로 변환하는 무정전 전원장치에서 삼상 12펄스 PWM 인버터 동작시에 발생하는 DC단의 리플을 감소시키는 회로에 관한 것이다.
종래의 인버터를 이용한 전력회로에서는 AC를 정류하여 DC전압을 인버터의 입력으로 사용하여 인버터를 동작시킬 경우에 인버터의 트랜지스터 온/오프로 인해 DC양단에는 큰 양의 리플전류가 발생하게 된다.
따라서, 상기 DC리플 전류를 감소시키기 위한 콘덴서는 리플전류에 견딜수 있는 용량이 필요하다.
이로 인해 시스템의 가격 상승 뿐만 아니라 시스템의 효율을 저하시키는 요인이 되었다.
상기한 바와 같이 종래 전력회로에서는 인버터의 트랜지스터 온/오프에 따라 DC양단에서 발생하는 리플전류에 견딜수 있도록 하는 DC콘덴서의 용량이 커야 하므로 시스템 가격 상승 및 효율을 저하시키는 문제가 있다.
상기한 문제를 해결하도록 본 발명 전력회로는 6펄스 인버터 2대를 이용하여 12펄스를 구성시키고, 상기 2대의 제 1, 제 2인버터를 각각 일정상차를 가지면서 온,오프되도록 일정상차의 가지는 각각의 PWM신호를 인가하는 인버터 제어부를 구성시켜 DC양단에 발생하는 리플을 감소시킬수 있도록 한 것이다.
도 1은 본 발명 전력회로의 구성도
도 2는 본 발명의 요부인 DC리플 감소회로의 블록 구성도
본 발명 전력회로의 리플 감소회로의 구성은 도 1 및 도 2에 도시된 바와같이,
삼상 교류전원(R,S,T)을 정류하는 정류부(1)와, 상기 정류부(1)에서 정류되는 상전원을 평활시켜 DC전압으로 변환하는 콘덴서(C1)와, 상기 콘덴서(C1)로 부터 DC전압을 입력받아 각각 6펄스신호를 출력하는 제 1, 제 2인버터(2)(3)와, 상기 제 1, 제 2인버터(2)(3)에 각각 연결되어 6펄스에 의해 3상 부하에 공급하기 위한 전력으로 변환하는 제 1, 제 2 삼상트랜스 포머(4)(5)와, 상기 제 1, 제 2삼상트랜스 포머(4)(5)의 삼상출력을 평활시키는 출력콘덴서(C2)(C3)(C5)와, 상기 제 1, 제 2인버터(2)(3)에 의해 DC단의 리플을 감소시키도록 각각 일정상차를 가지는 PWM신호를 출력하는 인버터 제어부(6)로 구성된다.
한편, 정류부(1)는 삼상교류전원(R,S,T)이 인가되도록 복수개의 싸이리스터(TH1,TH4)(TH2,TH5)(TH3,TH6)가 각각 접속되며, 상기 싸이리스터(TH1,TH2,TH3)의 캐소드 및 싸이리스터(TH4,TH5,TH6)의 애노드가 콘덴서(C1)에 접속된다.
제 1 인버터(2)는 6펄스신호를 발생시키기 위한 복수의 스위칭 트랜지스터(Q1,Q4)(Q2,Q5)(Q3,Q6)가 각각 접속되며, 상기 트랜지스터(Q1-Q3)의 에미터 및 트랜지스터(Q4-Q6)의 콜렉터 접속지점에 제 1삼상 트랜스 포머(4)가 접속된 구성이다.
제 2 인버터(3)는 6펄스신호를 발생시키기 위한 복수의 스위칭 트랜지스터(Q7,Q10)(Q8,Q11)(Q9,Q12)가 각각 접속되며, 상기 트랜지스터(Q-Q9)의 에미터 및 트랜지스터(Q10-Q12)의 콜렉터 접속지점에 제 2삼상 트랜스 포머(5)가 접속된 구성이다.
상기 제 1트랜스 포머(4)는 델타결선과 지그재그결선(Δ//Z)이 결합되며, 이 지그재그결선(Z)은 제 2 삼상 트랜스포머(5)의 와이결선(Y)에 접속되고, 그 중심선을 인출시켜 콘덴서(C2,C3,C4)의 타측에 접속된다.
상기 제 2삼상트랜스 포머(5)는 델타결선과 오픈스타결선(Δ//Y)이 결합되며, 이 오픈스타결선(Y)에 콘덴서(C2,C3,C4)의 일측이 접속된다.
한편, 인버터 제어부(6)는 도 2에 도시된 바와같이,
클럭신호를 발생하는 클럭 발생부(61)와, 상기 클럭 발생부(61)의 클럭신호(CLK)에 의해 입력단(D)의 입력신호를 이동시켜 일정상차를 갖는 두 신호(CLK1,CLK2)로 출력하는 클럭이동부(62)와, 상기 클럭이동부(62)의 출력신호(CLK2)를 반전시켜 입력단(D)으로 피드백시키는 반전기(63)와, 상기 클럭 이동부(62)의 출력신호(CLK1)를 이용하여 삼각파로 변환시키는 제 1여파기(64)와, 상기 제 1여파기(64)의 삼각파를 기준신호파(S1)와 비교하여 제 1인버터(2)의 PWM신호를 발생시켜 출력하는 제 1비교기(65)와, 상기 클럭이동부(62)의 출력신호(CLK2)를 이용하여 삼각파로 변환시키는 제 2여파기(65)와, 상기 제 2여파기(65)에서 출력되는 삼각파를 기준신호파(S2)와 비교하여 제 2인버터(3)의 PWM신호를 발생시켜 출력하는 제 2비교기(66)로 구성된다.
상기 제 1여파기(65)는 클럭이동부(62)의 출력신호(CLK1)를 일측으로 인가받는 저항(R4)과, 상기 저항(R4)의 타측에 일측이 연결되고 반전단자(-)에 일측이 연결되는 콘덴서(C5)와, 콘덴서(C5)에 반전단자(-)가 연결되고 비반전단자(+)가 접지되어 삼각파를 출력하는 비교기(63A)와, 상기 비교기(63A)의 출력단에 일측이 연결되고 타측이 콘덴서(C5)의 타측에 연결되는 저항(R5)과, 상기 저항(R5)의 일측에 일측이 연결되고 타측에 저항(R4)의 타측이 연결되는 콘덴서(C6)로 구성된다.
상기 제 2여파기(66)는 클럭이동부(62)의 출력신호(CLK2)에 일측이 연결되는 저항(R6)과, 상기 저항(R6)의 타측에 일측이 연결되고 반전단자(-)의 일측이 연결되는 콘덴서(C7)와, 콘덴서(C7)에 반전단자(-)가 연결되고 비반전단자(+)가 접지되어 삼각파를 출력하는 비교기(63A)와, 상기 비교기(63A)의 출력단에 일측이 연결되고 타측이 콘덴서(C7)의 타측에 연결되는 저항(R7)과, 상기 저항(R7)의 일측에 일측이 연결되고 타측에 저항(R6)의 타측이 연결되는 콘덴서(C8)로 구성된다.
미 설명 부호 B1-B5는 차단기, L1-L4는 리액터, R1-R3는 션트(Shunt)저항이다.
상기와 같은 인버터 장치의 직류리플 감소회로의 동작은 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
먼저, 삼상 교류전원(R,S,T)이 차단기(B1,B2,B3)의 온에 따라 리액터(L1,L2,L3)에서 필터링되고, 이 필터링된 삼상 교류전원(R,S,T)은 정류부(1)의 싸이리스터(TH1,TH4)(TH2,TH5)(TH3,TH6)에 각각 인가된다.
상기 정류부(1)의 각 싸이리스터(TH1-TH6)는 게이트(G) 점호각 제어신호에 의해 상기 삼상교류전원을 정류시키게 되고, 상기 정류되는 삼상전원은 콘덴서(C1)에서 충방전되어 DC전압으로 변환되고, 이 변환되는 DC전압은 제 1인버터(2) 및 제 2인버터(3) 입력된다.
또한, 삼상 교류전원(R,S,T)이 공급되지 않을 경우 무정전 장치로 구동시키기 위하여 차단기(B4,B5)를 온 시켜 상기 DC전압을 배터리(Battery)를 충전하게 된다.
한편, 무정전에 의한 배터리 또는 삼상 교류전원(R,S,T)의 공급으로 콘덴서(C1)의 DC전압은 제 1, 제 2인버터(2)(3)의 입력으로 입력되면, 상기 제 1, 제 2인버터(2)(3)는 각각 6펄스를 발생시켜 제 1, 제 2 삼상트랜스 포머(4)(5)에 인가하게 된다.
상기, 삼상 12펄스는 제 1, 제 2삼상 트랜스 포머(4)(5)에서 삼상 부하에 공급하기 위하여 델타결선과 지그재그결선(Δ//Z) 및 델타결선과 오픈스타결선(Δ//Y)에 의해 적절한 전원으로 변환되고, 이 변환된 전원은 출력콘덴서(C1,C2,C3)에서 평활되어 AC전원으로 부하에 공급된다.
상기 제 1, 제 2삼상트랜스 포머(4)(5)의 지그재그 결선(Z)과 오픈스타 결선(Y)이 상호 연결되어 있으며, 제 2삼상 트랜스 포머(5)의 오픈스타결선(Y)에 콘덴서(C1,C2,C3)의 일측이 연결되고, 제 1삼상 트랜스 포머(4)의 지그재그 결선(Z)의 중심선에 각 콘덴서(C1,C2,C3)의 타측이 공통으로 연결되어 있다.
여기서, 삼상 12펄스를 발생시키기 위하여 6 펄스의 제 1, 제 2인버터(2)(3)을 사용하므로서, 출력콘덴서(C1,C2,C3)의 필터링 동작을 용이하게 고조파 성분을 감소시키게 된다.
이때, 인버터 제어부(6)는 제 1, 제 2인버터(2)(3)를 동작을 제어하게 되는데, 즉 스위칭 트랜지스터(Q1-Q6)(Q7-Q12)의 온/오프를 일정상차(30°)로 갖는 PWM신호로 제어하여 DC양단에 발생하는 리플전류를 감소시키게 된다.
상기 인버터 제어부(6)는 도 2에 도시된 바와같이,
먼저, 클럭 발생부(61)에서 발생되는 클럭신호(CLK)는 클럭이동부(62)의 클럭단(CLK)으로 입력되고, 그 입력단(D)에는 출력단(Q2)에 접속되는 반전기(D2)를 통해 피드백 입력받는다.
상기 클럭 이동부(62)는 클럭단(CLK)의 클럭신호에 의해 입력단(D)의 입력신호를 입력받아 그 출력단(Q1,Q2)으로 일정상차(90°)를 갖는 두 신호(CLK1,CLK2) 즉, 이동시키지 않는(0°) 신호(CLK1)과 일정위상(90°) 이동시킨 신호(CLK2)를 출력하게 된다.
이는 제 1, 제 2인버터(2)(3)의 변조파가 서로 90°의 상차를 가지게 하므로 DC리플을 감소시키게 된다.
이때, 상기 클럭이동부(62)로 부터 일정위상(90°) 이동되는 신호(CLK2)는 반전기(63)를 통해 반전되어 다시 입력단(D)으로 피드백 된다.
상기 클럭 이동부(62)의 출력단(Q1)으로 이동시키지 않는 신호(CLK1)가제 1 여파기(64)에 입력되면, 상기 제 1여파기(64)는 신호(CLK2)에 대한 삼각파로 변환시켜 출력단(A)으로 출력하게 된다.
즉, 이동시키지 않는 신호(CLK1)가 저항(R4) 및 콘덴서(C6), 콘덴서(C6) 및 저항(R5)에 의해 충방전되어 비교기(64A)의 반전단자(-)로 입력되므로, 상기 비교기(64A)는 상기 이동시키지 않는 신호(CLK1)를 삼각파로 변환시켜 출력하게 된다.
상기 제 1여파기(64)에서 출력되는 삼각파는 제 1비교기(65)에 입력되어 기준신호파(S1;0°)와 비교하여 제 1인버터(2)를 구동시키기 위한 PWM신호를 출력하게 된다.
한편, 클럭 이동부(62)의 출력단(Q2)로 부터 일정위상(90°) 이동되는 신호(CLK2)는 제 2여파기(66)에 입력되면, 상기 제 2여파기(66)는 신호(CLK2)를 입력받아 일정위상(90°)으로 이동된 삼각파로 변환시켜 출력단(B)으로 출력하게 된다.
즉, 제 2여파기(66)는 일정위상(90°) 이동된 신호(CLK2)가 저항(R6) 및 콘덴서(C8), 콘덴서(C7) 및 저항(R7)에 의해 충방전되어 비교기(66A)의 반전단자(-)로 입력되므로, 상기 비교기(66A)는 출력단(B)으로 일정위상(90°)이 이동된 삼각파로 변환시켜 출력하게 된다.
상기 제 2여파기(66)에서 위상이 이동된 삼각파는 제 2비교기(67)에 입력되면, 상기 제 2비교기(67)는 위상이 이동된 삼각파를 기준신호파(S2; 30°)와 비교하여 제 2인버터(3)를 구동시키기 위한 PWM신호를 출력하게 된다.
상기와 같이 인버터 제어부(6)는 제 1인버터(2)의 트랜지스터(Q1-16)를 온,오프 스위칭 시키기 위한 위상이 지연되지 않는 PWM신호로 제어하고, 상기 제 1인버터(2)와 일정상차(30°)로 제 2인버터(3)의 트랜지스터(Q7-Q12)를 온,오프 스위칭 시키기 위해 위상이 지연된 PWM신호로 제어하게 된다.
따라서, 삼상 교류전원(R,S,T)을 정류하여 DC로 변환시켜 배터리를 충전하고, 다시 변환된 DC를 AC로 변환하는 무정전 전원장치에서 삼상 12 펄스에 의해 발생하는 콘덴서(C1) 양단의 DC리플을 인버터제어부(6)로 부터 각각 일정상차(30°)로 제 1, 제 2인버터(2)(3)을 각각 제어하게 되므로서, DC양단의 리플을 감소시키게 된다.
이상에서 설명한 바와같이, 본 발명은 삼상 12 펄스 인버터에 의해 발생하는 DC리플을 감소시키기 위해 각각 상이한 상차로 온,오프 스위칭 시키므로, DC리플의 감소에 따라 부하에 안정적인 삼상전원을 공급시킬수 있는 효과가 있다.

Claims (2)

  1. 삼상 교류전원(R,S,T)을 정류하도록 싸이리스터(TH1-TH6)를 구비하는 정류부와; 상기 정류부에서 정류된 DC전압을 평활시키는 콘덴서와, 상기 콘덴서에서 평활된 DC전압을 입력받아 구성요소인 트랜지스터의 온/오프에 따른 펄스신호를 각각 출력하는 제 1, 제 2인버터, 상기 제 1, 제 2인버터에 각각 연결되어 펄스신호에 의해 3상 부하에 공급하기 위한 전력으로 변환하는 제 1, 제 2 삼상트랜스포머와, 상기 제 1, 제 2삼상 트랜스 포머의 삼상출력 전원을 평활시키는 출력 콘덴서와, 상기 정류된 DC전압을 평활시키는 콘덴서 양단의 DC리플을 감소시키기 위하여 제 1, 제 2인버터가 일정상차로 구동되도록 PWM 신호를 각각 출력하는 인버터 제어부로 구성된 것을 특징으로 하는 전력회로의 직류리플 감소회로.
  2. 제 1항에 있어서, 상기 인버터 제어부(6)는, 클럭신호를 발생하는 클럭 발생부(61)와, 상기 클럭 발생부(61)의 클럭신호(CLK)에 의해 입력단(D)의 입력신호를 입력받아 일정상차를 갖는 두 신호(CLK1,CLK2)로 출력하는 클럭이동부(62)와, 상기 클럭이동부(62)의 출력신호(CLK2)를 반전시켜 입력단(D)으로 피드백시키는 반전기(63)와, 상기 클럭 이동부(62)의 출력신호(CLK1)를 이용하여 삼각파로 변환시키는 제 1여파기(64)와, 상기 제 1여파기(64)의 삼각파를 위상이동이 없는 기준신호파(S1)와 비교하여 제 1인버터(2)의 PWM신호를 발생시켜 출력하는 제 1비교기(65)와, 상기 클럭이동부(62)의 출력신호(CLK2)를 이용하여 삼각파로 변환시키는 제 2여파기(65)와, 상기 제 2여파기(65)에서 출력되는 삼각파를 일정위상이 이동된 기준신호파(S2)와 비교하여 제 2인버터(3)의 PWM신호를 발생시켜 출력하는 제 2비교기(66)로 구성된 것을 특징으로 하는 전력회로의 직류리플 감소회로.
KR1019970078353A 1997-12-30 1997-12-30 전력회로의직류리플감소회로 KR100298253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078353A KR100298253B1 (ko) 1997-12-30 1997-12-30 전력회로의직류리플감소회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078353A KR100298253B1 (ko) 1997-12-30 1997-12-30 전력회로의직류리플감소회로

Publications (2)

Publication Number Publication Date
KR19990058263A KR19990058263A (ko) 1999-07-15
KR100298253B1 true KR100298253B1 (ko) 2001-10-24

Family

ID=37528328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078353A KR100298253B1 (ko) 1997-12-30 1997-12-30 전력회로의직류리플감소회로

Country Status (1)

Country Link
KR (1) KR100298253B1 (ko)

Also Published As

Publication number Publication date
KR19990058263A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP3140042B2 (ja) 電力変換装置
US8519655B2 (en) DC bus boost method and system for regenerative brake
JPH04197097A (ja) 交流電動機可変速システム
US6831442B2 (en) Utilizing zero-sequence switchings for reversible converters
US4307442A (en) Transmission line interconnecting system
US4225914A (en) Frequency converters
US5200887A (en) Power supply unit for arc processing
JP3478700B2 (ja) ３相力率改善型コンバータ
KR100298253B1 (ko) 전력회로의직류리플감소회로
EP0906846A1 (en) Pwm converter control apparatus
JP3478701B2 (ja) ３相力率改善型コンバータ
JP2568271B2 (ja) 直流無停電電源装置
JP3399288B2 (ja) サイリスタ変換装置
JP3248218B2 (ja) 電動機駆動用インバータ装置
JPH01231662A (ja) 直流電源装置
JPH07108092B2 (ja) 交流電源装置
JP2618931B2 (ja) 電力変換装置
US5652699A (en) High-voltage and high-power stabilized DC power supply using modified sine wave output 3-phase inverter
JPS63268470A (ja) 電力変換器
KR101990809B1 (ko) 무정전 전원장치
JP2628059B2 (ja) 直流電源装置
JPH0777515B2 (ja) 単相−３相変換回路
JP3580089B2 (ja) ダイオード整流回路
JP2566579B2 (ja) 電力変換装置
JP3381590B2 (ja) サイリスタ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee