JP2604874B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JP2604874B2 JP2604874B2 JP4979290A JP4979290A JP2604874B2 JP 2604874 B2 JP2604874 B2 JP 2604874B2 JP 4979290 A JP4979290 A JP 4979290A JP 4979290 A JP4979290 A JP 4979290A JP 2604874 B2 JP2604874 B2 JP 2604874B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- substrate
- igbt
- gate
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁ゲート型バイポーラトランジスタ（以
下IGBTと称する）に関する。
下IGBTと称する）に関する。
従来の技術 近年、IGBTは駆動電力が小さく、高速スイッチングが
可能で、かつ高耐圧高電流密度が可能である等の特徴が
あり、パワートランジスタとして使用されるようになっ
てきた。
可能で、かつ高耐圧高電流密度が可能である等の特徴が
あり、パワートランジスタとして使用されるようになっ
てきた。
以下に従来のIGBTについて説明する。
第２図（ａ）は従来のIGBTの要部平面構成図、同部
（ｂ）は同（ａ）においてＢ−Ｂ線で切断した要部断面
図である。これらの図において、11はＰ型の半導体基
板、12は半導体基板11の上に形成されたＮ型のエピタキ
シャル層からなるドレイン層、13はドレイン層12内に形
成されたＰ型の基板部、14はドレイン領域、15はチャン
ネル形成部、16は基板部13内に形成したＮ型ソース領
域、17はゲート酸化膜17aとゲート電極17bからなるゲー
ト部であり、前記ソース領域16,チャンネル形成部15,ド
レイン領域14およびゲート部17でMOSトランジスタ部が
構成されている。
（ｂ）は同（ａ）においてＢ−Ｂ線で切断した要部断面
図である。これらの図において、11はＰ型の半導体基
板、12は半導体基板11の上に形成されたＮ型のエピタキ
シャル層からなるドレイン層、13はドレイン層12内に形
成されたＰ型の基板部、14はドレイン領域、15はチャン
ネル形成部、16は基板部13内に形成したＮ型ソース領
域、17はゲート酸化膜17aとゲート電極17bからなるゲー
ト部であり、前記ソース領域16,チャンネル形成部15,ド
レイン領域14およびゲート部17でMOSトランジスタ部が
構成されている。
第２図（ａ）に示すように、従来のIGBTでは基板部1
3,ドレイン領域14、基板部13内に形成されたソース領域
16およびゲート部17はすべてストライプ状に形成されて
おり、ゲート部17の直下全域にドレイン領域14が存在す
る。
3,ドレイン領域14、基板部13内に形成されたソース領域
16およびゲート部17はすべてストライプ状に形成されて
おり、ゲート部17の直下全域にドレイン領域14が存在す
る。
発明が解決しようとする課題 しかしながら上記従来の構成では、IGBTを大電流動作
させた場合、第２図（ｂ）から明らかなように半導体基
板11側からドレイン層12に注入され基板部13に到達する
正孔によって、ドレイン層12,基板部13およびソース領
域16から構成される寄生バイポーラトランジスタが動作
し、IGBTとして制御不能となったり、素子の破壊に至っ
たりするという問題点を有していた。
させた場合、第２図（ｂ）から明らかなように半導体基
板11側からドレイン層12に注入され基板部13に到達する
正孔によって、ドレイン層12,基板部13およびソース領
域16から構成される寄生バイポーラトランジスタが動作
し、IGBTとして制御不能となったり、素子の破壊に至っ
たりするという問題点を有していた。
本発明は、上記従来の問題点を解決するもので、寄生
バイポーラトランジスタの動作を規制し、大電流値で安
全に動作するIGBTを提供することを目的とする。
バイポーラトランジスタの動作を規制し、大電流値で安
全に動作するIGBTを提供することを目的とする。
課題を解決するための手段 この目的を達成するために本発明のIGBTは、ストライ
プ状ゲート部の直下にはドレイン領域と基板部が交互に
配列された構成を有している。
プ状ゲート部の直下にはドレイン領域と基板部が交互に
配列された構成を有している。
作用 この構成により、半導体基板側から注入され、ゲート
部の直下に到達した正孔の一部は寄生バイポーラトラン
ジスタに影響を与えることなく基板部へ抜けることがで
きる。このため寄生バイポーラトランジスタが動作しに
くくなり、従来構成に比べてさらに大電流値での正常動
作が可能となる。
部の直下に到達した正孔の一部は寄生バイポーラトラン
ジスタに影響を与えることなく基板部へ抜けることがで
きる。このため寄生バイポーラトランジスタが動作しに
くくなり、従来構成に比べてさらに大電流値での正常動
作が可能となる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図（ａ）は本発明の一実施例によるIGBTの要部平
面構成図、同図（ｂ）は同（ａ）においてＡ−Ａ線で切
断した要部断面図である。これらの図において、１はＰ
型の半導体基板、２は半導体基板１の上に形成されたＮ
型のエピタキシャル層からなるドレイン層、３はドレイ
ン層２内に格子状に形成されたＰ型の基板部、４は基板
部３の格子によって囲まれたドレイン領域、５はチャン
ネル形成部、６は基板部３内に形成されたＮ型のソース
領域、７はゲート酸化膜7aとゲート電極7bからなるゲー
ト部であり、前記ソース領域6,チャンネル形成部5,ドレ
イン領域４およびゲート部７でMOSトランジスタ部が構
成される。
面構成図、同図（ｂ）は同（ａ）においてＡ−Ａ線で切
断した要部断面図である。これらの図において、１はＰ
型の半導体基板、２は半導体基板１の上に形成されたＮ
型のエピタキシャル層からなるドレイン層、３はドレイ
ン層２内に格子状に形成されたＰ型の基板部、４は基板
部３の格子によって囲まれたドレイン領域、５はチャン
ネル形成部、６は基板部３内に形成されたＮ型のソース
領域、７はゲート酸化膜7aとゲート電極7bからなるゲー
ト部であり、前記ソース領域6,チャンネル形成部5,ドレ
イン領域４およびゲート部７でMOSトランジスタ部が構
成される。
第１図（ａ）に示すように、本実施例によるIGBTでは
基板部３が格子状に形成されているためゲート部７の直
下はドレイン領域４と基板部３が交互に配列した構成と
なっている。このようなIGBTを大電流動作させた場合、
第１図（ｂ）から明らかなように、半導体基板１側から
注入されゲート部の直下に到達した正孔の一部はゲート
部の直下にある基板部３へ直接抜けて消滅する。したが
ってソース領域6,基板部３およびドレイン層２から構成
される寄生バイポーラトランジスタは動作しにくくな
る。
基板部３が格子状に形成されているためゲート部７の直
下はドレイン領域４と基板部３が交互に配列した構成と
なっている。このようなIGBTを大電流動作させた場合、
第１図（ｂ）から明らかなように、半導体基板１側から
注入されゲート部の直下に到達した正孔の一部はゲート
部の直下にある基板部３へ直接抜けて消滅する。したが
ってソース領域6,基板部３およびドレイン層２から構成
される寄生バイポーラトランジスタは動作しにくくな
る。
第３図に本実施例によるIGBTが正常に動作できる電流
値を、従来のIGBTを基準として示した。横軸はストライ
プ状のゲート部７の直下における基板部３の長さLsとド
レイン領域４の長さLdとの比である。Ls/Ldが１すなわ
ち基板部３とドレイン領域４とを等間隔になるように構
成した場合、本実施例によるIGBTを正常に動作できる電
流値は従来のIGBTに比べ1.3倍にすることができた。
値を、従来のIGBTを基準として示した。横軸はストライ
プ状のゲート部７の直下における基板部３の長さLsとド
レイン領域４の長さLdとの比である。Ls/Ldが１すなわ
ち基板部３とドレイン領域４とを等間隔になるように構
成した場合、本実施例によるIGBTを正常に動作できる電
流値は従来のIGBTに比べ1.3倍にすることができた。
発明の効果 以上のように本発明は、島状のドレイン領域が反対導
電型の格子状の基板部で囲まれており、ゲート部の直下
ではドレイン領域と基板部が交互に配列された構成とな
っているため、半導体基板側から注入されゲート部の直
下に到達したキャリヤの一部は直接基板部に流れ込んで
消滅する。したがって寄生バイポーラトランジスタが動
作しにくくなり、正常に動作できる電流値を増加させる
ことのできる優れたIGBTを実現できるものである。
電型の格子状の基板部で囲まれており、ゲート部の直下
ではドレイン領域と基板部が交互に配列された構成とな
っているため、半導体基板側から注入されゲート部の直
下に到達したキャリヤの一部は直接基板部に流れ込んで
消滅する。したがって寄生バイポーラトランジスタが動
作しにくくなり、正常に動作できる電流値を増加させる
ことのできる優れたIGBTを実現できるものである。
第１図（ａ）は本発明の一実施例による絶縁ゲート型バ
イポーラトランジスタの要部平面構成図、同図（ｂ）は
同（ａ）においてＡ−Ａ線で切断した要部断面図、第２
図（ａ）は従来の絶縁ゲート型バイポーラトランジスタ
の要部平面構成図、同図（ｂ）は同（ａ）においてＢ−
Ｂ線で切断した要部断面図、第３図は本発明の一実施例
によるバイポーラトランジスタが正常に動作できる電流
値を示す特性図である。 １……半導体基板、２……ドレイン層、３……基板部、
４……ドレイン領域、５……チャンネル形成部、６……
ソース領域、７……ゲート部。
イポーラトランジスタの要部平面構成図、同図（ｂ）は
同（ａ）においてＡ−Ａ線で切断した要部断面図、第２
図（ａ）は従来の絶縁ゲート型バイポーラトランジスタ
の要部平面構成図、同図（ｂ）は同（ａ）においてＢ−
Ｂ線で切断した要部断面図、第３図は本発明の一実施例
によるバイポーラトランジスタが正常に動作できる電流
値を示す特性図である。 １……半導体基板、２……ドレイン層、３……基板部、
４……ドレイン領域、５……チャンネル形成部、６……
ソース領域、７……ゲート部。
Claims (1)
- 【請求項１】一方導電型の半導体基板の主面に他方導電
型のドレイン層を設け、そのドレイン層内に一部島状ド
レイン領域を残して一方導電型の格子状基板部を設け、
その格子状基板部内に前記島状ドレイン領域との間にチ
ャンネル形成部を残して他方導電型のソース領域を設け
るとともに、複数個の前記島状ドレイン領域とその両側
のソース領域の一部とを覆ったストライプ状ゲート部を
設けたMOSトランジスタ部を具備した絶縁ゲート型バイ
ポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4979290A JP2604874B2 (ja) | 1990-03-01 | 1990-03-01 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4979290A JP2604874B2 (ja) | 1990-03-01 | 1990-03-01 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03252165A JPH03252165A (ja) | 1991-11-11 |
| JP2604874B2 true JP2604874B2 (ja) | 1997-04-30 |
Family
ID=12841004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4979290A Expired - Lifetime JP2604874B2 (ja) | 1990-03-01 | 1990-03-01 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604874B2 (ja) |
-
1990
- 1990-03-01 JP JP4979290A patent/JP2604874B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03252165A (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621234A (en) | Vertical semiconductor device with breakdown voltage improvement region | |
| US5714774A (en) | Two-gate semiconductor power switching device | |
| USRE38953E1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH10290011A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| US5397905A (en) | Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor | |
| JP2585505B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2590863B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH07131012A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPS62232167A (ja) | 半導体装置 | |
| JPH03211771A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US6563169B1 (en) | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer | |
| JPH10321859A (ja) | 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置 | |
| JP2604874B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US6683348B1 (en) | Insulated gate bipolar semiconductor device transistor with a ladder shaped emitter | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH09129863A (ja) | エミッタ・スイッチ・サイリスタ | |
| JP3277701B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH05206469A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH10229194A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH0870121A (ja) | 絶縁ゲート型半導体装置 |