JP2603356B2 - プログラマブルコントローラシステム - Google Patents
プログラマブルコントローラシステムInfo
- Publication number
- JP2603356B2 JP2603356B2 JP2162091A JP16209190A JP2603356B2 JP 2603356 B2 JP2603356 B2 JP 2603356B2 JP 2162091 A JP2162091 A JP 2162091A JP 16209190 A JP16209190 A JP 16209190A JP 2603356 B2 JP2603356 B2 JP 2603356B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- special
- programmable controller
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特殊I/Oユニットと、この特殊I/Oユニット
からの指示により、特殊I/Oユニットのデータに各種の
処理を施すプログラマブルコントローラとを備えたプロ
グラマブルコントローラシステムに関するものである。
からの指示により、特殊I/Oユニットのデータに各種の
処理を施すプログラマブルコントローラとを備えたプロ
グラマブルコントローラシステムに関するものである。
従来、一般に、プログラマブルコントローラシステム
（以下、PCシステムと称する）は、特殊I/Oユニット
に、プログラマブルコントローラ（以下、PCと称する）
が接続されて構成されており、上記特殊I/Oユニットの
指示で、PCが作動することにより、PCシステム内の各種
処理が行われるようになっている。
（以下、PCシステムと称する）は、特殊I/Oユニット
に、プログラマブルコントローラ（以下、PCと称する）
が接続されて構成されており、上記特殊I/Oユニットの
指示で、PCが作動することにより、PCシステム内の各種
処理が行われるようになっている。
例えば、Ａ−Ｄ変換器36を備えた特殊I/Oユニット51
は、第４図に示すように、マルチプレクサ33により、入
力部31・32の中、何等の入力を選択し、その後、増幅器
34により、入力電圧（電流）を増幅して、サンプルホー
ルド回路35を通して、Ａ−Ｄ変換器36により、Ａ−Ｄ変
換を行うようになっている。
は、第４図に示すように、マルチプレクサ33により、入
力部31・32の中、何等の入力を選択し、その後、増幅器
34により、入力電圧（電流）を増幅して、サンプルホー
ルド回路35を通して、Ａ−Ｄ変換器36により、Ａ−Ｄ変
換を行うようになっている。
また、上記のようにしてＡ−Ｄ変換されたデータは、
アイソレーション用のホトカプラ37を介してＡ−Ｄ変換
器36に接続されたCPU（Central Processing Unit）38に
入力される。そして、上記CPU38に入力されたデータ
は、設定されたパラメータに基づいてデジタル・ゲイ
ン、およびデジタル・オフセットの処理が施されて、そ
の後、RAM42内に格納される。
アイソレーション用のホトカプラ37を介してＡ−Ｄ変換
器36に接続されたCPU（Central Processing Unit）38に
入力される。そして、上記CPU38に入力されたデータ
は、設定されたパラメータに基づいてデジタル・ゲイ
ン、およびデジタル・オフセットの処理が施されて、そ
の後、RAM42内に格納される。
そして、PC52が、上記特殊I/Oユニット51のデータ
に、各種の処理を施す場合は、PC52のデータ読み出しに
より、データが特殊I/Oユニット51のインターフェイス4
0を経由して、PC52の図示しないレジスタに一旦格納さ
れ、その後、データに各種の処理が施される。
に、各種の処理を施す場合は、PC52のデータ読み出しに
より、データが特殊I/Oユニット51のインターフェイス4
0を経由して、PC52の図示しないレジスタに一旦格納さ
れ、その後、データに各種の処理が施される。
ところが、上記従来の構成では、特殊I/Oユニット51
により所定の処理が施されたデータは、PC52で各種の処
理が施される以外は、常時、特殊I/Oユニット51のRAM42
内に格納された状態にある。このため、特殊I/Oユニッ
ト51を含むPCシステム全体の電源がOFFされると、RAM42
内に格納されたデータは、消去してしまい、ひいては、
パラメータのデータを再調整しなければならないという
問題を有している。一方、PC52のレジスタと同様に、RA
M42内のデータをバックアップするための電池を特殊I/O
ユニット51に設けるか、あるいは、EEPROMを用い、この
EEPROM内にデータを格納する場合は、PCシステムの電源
がOFFすることによるデータの消去は回避し得るもの
の、電池を設ける場合、およびEEPROMを用いる場合、い
ずれの場合においても、コストアップを招来するという
問題を有している。
により所定の処理が施されたデータは、PC52で各種の処
理が施される以外は、常時、特殊I/Oユニット51のRAM42
内に格納された状態にある。このため、特殊I/Oユニッ
ト51を含むPCシステム全体の電源がOFFされると、RAM42
内に格納されたデータは、消去してしまい、ひいては、
パラメータのデータを再調整しなければならないという
問題を有している。一方、PC52のレジスタと同様に、RA
M42内のデータをバックアップするための電池を特殊I/O
ユニット51に設けるか、あるいは、EEPROMを用い、この
EEPROM内にデータを格納する場合は、PCシステムの電源
がOFFすることによるデータの消去は回避し得るもの
の、電池を設ける場合、およびEEPROMを用いる場合、い
ずれの場合においても、コストアップを招来するという
問題を有している。
本発明に係るプログラマブルコントローラシステム
は、上記課題を解決するために、設定されたパラメータ
に基づいて入力データに所定の処理を施す特殊I/Oユニ
ットと、データを電池でバックアップするレジスタを有
するプログラマブルコントローラとを備えたプログラマ
ブルコントローラシステムにおいて、上記パラメータ
が、常時、プログラマブルコントローラのレジスタに格
納され、電源ON時もしくは入力モード変更時には、プロ
グラマブルコントローラから特殊I/Oユニットに転送さ
れるようになっていることを特徴としている。
は、上記課題を解決するために、設定されたパラメータ
に基づいて入力データに所定の処理を施す特殊I/Oユニ
ットと、データを電池でバックアップするレジスタを有
するプログラマブルコントローラとを備えたプログラマ
ブルコントローラシステムにおいて、上記パラメータ
が、常時、プログラマブルコントローラのレジスタに格
納され、電源ON時もしくは入力モード変更時には、プロ
グラマブルコントローラから特殊I/Oユニットに転送さ
れるようになっていることを特徴としている。
上記の構成によれば、所定の処理を施すべく設定され
たパラメータが、常時、プログラマブルコントローラの
レジスタ内に、電池でバックアップされた状態で格納さ
れるようになる。このため、プログラマブルコントロー
ラシステムの電源がOFFされた場合でも、プログラマブ
ルコントローラが上記パラメータをバックアップするた
め、パラメータの消去を回避することができる。
たパラメータが、常時、プログラマブルコントローラの
レジスタ内に、電池でバックアップされた状態で格納さ
れるようになる。このため、プログラマブルコントロー
ラシステムの電源がOFFされた場合でも、プログラマブ
ルコントローラが上記パラメータをバックアップするた
め、パラメータの消去を回避することができる。
本発明の一実施例を第１図ないし第３図に基づいて説
明すれば、以下の通りである。
明すれば、以下の通りである。
本発明に係るPCシステムは、第１図に示すように、特
殊I/Oユニット21と、この特殊I/Oユニット21からの指示
により、特殊I/Oユニット21のデータに各種の処理を施
すPC22とを備えている。
殊I/Oユニット21と、この特殊I/Oユニット21からの指示
により、特殊I/Oユニット21のデータに各種の処理を施
すPC22とを備えている。
上記特殊I/Oユニット21は、２つの入力部１・２を備
えており、これら入力部１・２には、それぞれ電圧部1a
・2a、電流部1b・2b、および共通部1c・2cが、個々に設
けられている。上記電圧部1a・2aは、個々に、抵抗R1a
・R2aを介してマルチプレクサ３に接続されており、ま
た、電流部1b・2bは、個々に、抵抗R1b・R2bを介して共
通部1c・2cと接続点Ａ・Ｂで接続されている。そして、
上記接続点Ａ・Ｂは、個々に、抵抗R1c・R2cを介してマ
ルチプレクサ３に接続されている。
えており、これら入力部１・２には、それぞれ電圧部1a
・2a、電流部1b・2b、および共通部1c・2cが、個々に設
けられている。上記電圧部1a・2aは、個々に、抵抗R1a
・R2aを介してマルチプレクサ３に接続されており、ま
た、電流部1b・2bは、個々に、抵抗R1b・R2bを介して共
通部1c・2cと接続点Ａ・Ｂで接続されている。そして、
上記接続点Ａ・Ｂは、個々に、抵抗R1c・R2cを介してマ
ルチプレクサ３に接続されている。
上記マルチプレクサ３の出力部は、増幅器４、および
サンプルホールド回路５を介して、Ａ−Ｄ変換器６の入
力部に接続されており、上記Ａ−Ｄ変換器６の出力部
は、ホトカプラ７を介してCPU8の入力部に接続されてい
る。そして、上記CPU8の出力部は、ホトカプラ９を介し
て、Ａ−Ｄ変換器６、およびマルチプレクサ３に接続さ
れている。
サンプルホールド回路５を介して、Ａ−Ｄ変換器６の入
力部に接続されており、上記Ａ−Ｄ変換器６の出力部
は、ホトカプラ７を介してCPU8の入力部に接続されてい
る。そして、上記CPU8の出力部は、ホトカプラ９を介し
て、Ａ−Ｄ変換器６、およびマルチプレクサ３に接続さ
れている。
また、上記CPU8は、特殊I/Oユニット21と、PC22との
間でデータの交換を行うためのインターフェイス10に接
続されており、上記インターフェイス10とCPU8との伝送
線路11には、RAM12、およびROM13が、それぞれ接続され
ている。
間でデータの交換を行うためのインターフェイス10に接
続されており、上記インターフェイス10とCPU8との伝送
線路11には、RAM12、およびROM13が、それぞれ接続され
ている。
また、特殊I/Oユニット21内には、DC−DCコンバータ2
3が設けられている。上記DC−DCコンバータ23は、0V〜
＋5Vの電圧を入力した後、この電圧を所定のアナログ電
源電圧に変換して、特殊I/Oユニット21内の他の構成部
材に電源を供給するようになっている。
3が設けられている。上記DC−DCコンバータ23は、0V〜
＋5Vの電圧を入力した後、この電圧を所定のアナログ電
源電圧に変換して、特殊I/Oユニット21内の他の構成部
材に電源を供給するようになっている。
そして、上記特殊I/Oユニット21のインターフェイス1
0と、PC22とは、伝送線路24で結合されており、特殊I/O
ユニット21からPC22に、０にセットされた 信号が送信
されることで、PC22は、特殊I/Oユニット21からのパラ
メータ処理の要求であることを判別するようになってい
る。また、特殊I/Oユニット21により所定の処理が施さ
れたデータは、チェックバイトがDDにセットされること
で、PC22内の図示しないレジスタに格納されるようにな
っており、特殊I/Oユニット21からの指示により、デー
タにBCC計算を施す場合は、チェックバイトが55にセッ
トされるようになっている。
0と、PC22とは、伝送線路24で結合されており、特殊I/O
ユニット21からPC22に、０にセットされた 信号が送信
されることで、PC22は、特殊I/Oユニット21からのパラ
メータ処理の要求であることを判別するようになってい
る。また、特殊I/Oユニット21により所定の処理が施さ
れたデータは、チェックバイトがDDにセットされること
で、PC22内の図示しないレジスタに格納されるようにな
っており、特殊I/Oユニット21からの指示により、デー
タにBCC計算を施す場合は、チェックバイトが55にセッ
トされるようになっている。
尚、上記PC22は、図示しない電池が設けられており、
レジスタ内に格納されるデータをバックアップするよう
になっている。
レジスタ内に格納されるデータをバックアップするよう
になっている。
上記の構成において、特殊I/Oユニット21は、マルチ
プレクサ３により、入力部１・２の中、何等の入力部を
選択して、入力電圧（電流）を増幅器４に出力する。そ
して、増幅器４に入力された電圧（電流）を、増幅させ
た後に、サンプルホールド回路５を通し、Ａ−Ｄ変換器
６に入力させ、Ａ−Ｄ変換を施す。そして、変換後のデ
ータを、ホトカプラ７を経由して、CPU8に入力させ、パ
ラメータに基づいて、デジタル・ゲイン、およびデジタ
ル・オフセットの微調整処理を施して、RAM12に格納す
る。
プレクサ３により、入力部１・２の中、何等の入力部を
選択して、入力電圧（電流）を増幅器４に出力する。そ
して、増幅器４に入力された電圧（電流）を、増幅させ
た後に、サンプルホールド回路５を通し、Ａ−Ｄ変換器
６に入力させ、Ａ−Ｄ変換を施す。そして、変換後のデ
ータを、ホトカプラ７を経由して、CPU8に入力させ、パ
ラメータに基づいて、デジタル・ゲイン、およびデジタ
ル・オフセットの微調整処理を施して、RAM12に格納す
る。
一方、PC22は、特殊I/Oユニット21のパラメータを読
み出して、デジタル・ゲイン、およびデジタル・オフセ
ットの微調整処理が施されたデータを、レジスタに格納
すると共に、特殊I/Oユニット21からの指示により、デ
ータにBCC計算を施す。
み出して、デジタル・ゲイン、およびデジタル・オフセ
ットの微調整処理が施されたデータを、レジスタに格納
すると共に、特殊I/Oユニット21からの指示により、デ
ータにBCC計算を施す。
また、特殊I/Oユニット21の動作フローは、第２図
（ａ）に示すように、先ず、データに対して、デジタル
・ゲイン、およびデジタル・オフセットの調整中か、否
かが判別される（S1）。そして、データの調整中の場合
は、データにデジタル・ゲイン、およびデジタル・オフ
セットの微調整処理が施され（S2）、その後、チェック
バイトがDDにセットされると共に、 信号が０にセット
されて（S3）、パラメータがPC22に逆転送される（S
4）。
（ａ）に示すように、先ず、データに対して、デジタル
・ゲイン、およびデジタル・オフセットの調整中か、否
かが判別される（S1）。そして、データの調整中の場合
は、データにデジタル・ゲイン、およびデジタル・オフ
セットの微調整処理が施され（S2）、その後、チェック
バイトがDDにセットされると共に、 信号が０にセット
されて（S3）、パラメータがPC22に逆転送される（S
4）。
上記のようにして、パラメータがPC22に逆転送される
と、S1での判別がデータの調整中でない場合と同様に、
次に、電源をON状態に保つか、OFFにするかが確認され
る（S5）。そして、電源をOFFにする場合は、次に、入
力モードの変更の有無が確認されて（S6）、入力モード
の変更が無い場合は、再度、S1に戻る。一方、入力モー
ドの変更が有る場合は、S5の電源がON状態を保つ場合と
同様に、チェックバイトが55にセットされ（S7）、その
後、 信号が０にセットされて（S8）、PC22にパラメー
タを要求する。
と、S1での判別がデータの調整中でない場合と同様に、
次に、電源をON状態に保つか、OFFにするかが確認され
る（S5）。そして、電源をOFFにする場合は、次に、入
力モードの変更の有無が確認されて（S6）、入力モード
の変更が無い場合は、再度、S1に戻る。一方、入力モー
ドの変更が有る場合は、S5の電源がON状態を保つ場合と
同様に、チェックバイトが55にセットされ（S7）、その
後、 信号が０にセットされて（S8）、PC22にパラメー
タを要求する。
上記のようにして、PC22にパラメータが要求される
と、次に、PC22からのデータ受信の有無が判別される
（S9）。データの受信が無い場合は、再度、S1に戻る一
方、データの受信が有る場合は、PC22から受信したデー
タを、RAMに格納して（S10）、その後、データにBCC計
算が正確に施されているか否かを判別する（S11）。デ
ータにBCC計算が正確に施されていない場合は、パラメ
ータにエラー処理を施し（S12）、その後、再度、S7、
およびS8の処理を施して、PC22にパラメータを要求す
る。一方、データにBCC計算が正確に施されている場合
は、再度、S1に戻ると共に、S2、およびS3の処理が施さ
れて、パラメータがPC22に逆転送される（S4）。
と、次に、PC22からのデータ受信の有無が判別される
（S9）。データの受信が無い場合は、再度、S1に戻る一
方、データの受信が有る場合は、PC22から受信したデー
タを、RAMに格納して（S10）、その後、データにBCC計
算が正確に施されているか否かを判別する（S11）。デ
ータにBCC計算が正確に施されていない場合は、パラメ
ータにエラー処理を施し（S12）、その後、再度、S7、
およびS8の処理を施して、PC22にパラメータを要求す
る。一方、データにBCC計算が正確に施されている場合
は、再度、S1に戻ると共に、S2、およびS3の処理が施さ
れて、パラメータがPC22に逆転送される（S4）。
また、PC22の動作フローは、第２図（ｂ）に示すよう
に、先ず、 信号が０か否か判別される（S21）。 信
号が０で無い場合は、再度、S21を繰り返す一方、 信
号が０で有る場合は、次に、チェックバイトが55か否か
判別され（S22）、チェックバイトが55で有る場合は、
データにBCC計算が施されて（S23）、PC22のレジスタか
ら、特殊I/Oユニット21にデータが転送される（S24）。
そして、再度、S21に戻る。
に、先ず、 信号が０か否か判別される（S21）。 信
号が０で無い場合は、再度、S21を繰り返す一方、 信
号が０で有る場合は、次に、チェックバイトが55か否か
判別され（S22）、チェックバイトが55で有る場合は、
データにBCC計算が施されて（S23）、PC22のレジスタか
ら、特殊I/Oユニット21にデータが転送される（S24）。
そして、再度、S21に戻る。
一方、S22の判別でチェックバイトが55で無い場合
は、次に、チェックバイトがDDか否か判別される（S2
5）。チェックバイトがDDで無い場合は、再度、S21に戻
る一方、チェックバイトがDDで有る場合は、特殊I/Oユ
ニット21のパラメータを読み出して、PC22のレジスタに
そのデータを格納する（S26）。
は、次に、チェックバイトがDDか否か判別される（S2
5）。チェックバイトがDDで無い場合は、再度、S21に戻
る一方、チェックバイトがDDで有る場合は、特殊I/Oユ
ニット21のパラメータを読み出して、PC22のレジスタに
そのデータを格納する（S26）。
次に、特殊I/Oユニット21と、PC22との間でのデータ
の交換について、第２図（ａ）に示す特殊I/Oユニット2
1の動作フロー、および第２図（ｂ）に示すPC22の動作
フローより、以下に説明する。
の交換について、第２図（ａ）に示す特殊I/Oユニット2
1の動作フロー、および第２図（ｂ）に示すPC22の動作
フローより、以下に説明する。
先ず、特殊I/Oユニット21により、デジタル・ゲイ
ン、およびデジタル・オフセットの微調整処理が施され
たデータを、PC22のレジスタに格納する場合について説
明する。
ン、およびデジタル・オフセットの微調整処理が施され
たデータを、PC22のレジスタに格納する場合について説
明する。
特殊I/Oユニット21は、先ず、データに対して、デジ
タル・ゲイン、およびデジタル・オフセットの調整中か
否かを判別する（S1）。このとき、データは、調整処理
が施されることを前提としているため、データは調整中
となり、データにデジタル・ゲイン、およびデジタル・
オフセットの微調整処理が施される（S2）。その後、チ
ェックバイトがDDにセットされると共に、 信号が０に
セットされる（S3）。
タル・ゲイン、およびデジタル・オフセットの調整中か
否かを判別する（S1）。このとき、データは、調整処理
が施されることを前提としているため、データは調整中
となり、データにデジタル・ゲイン、およびデジタル・
オフセットの微調整処理が施される（S2）。その後、チ
ェックバイトがDDにセットされると共に、 信号が０に
セットされる（S3）。
一方、PC22は、 信号が０で有ることを判別し（S2
1）、また、チェックバイトが55で無いことを判別し（S
22）、そして、チェックバイトがDDで有ることを判別す
ると（S26）、特殊I/Oユニット21のパラメータを読み出
す。これにより、特殊I/Oユニット21は、に示すよう
に、パラメータをPC22のS26に逆転送させ（S4）、PC22
は、このパラメータをレジスタに格納する（S26）。
1）、また、チェックバイトが55で無いことを判別し（S
22）、そして、チェックバイトがDDで有ることを判別す
ると（S26）、特殊I/Oユニット21のパラメータを読み出
す。これにより、特殊I/Oユニット21は、に示すよう
に、パラメータをPC22のS26に逆転送させ（S4）、PC22
は、このパラメータをレジスタに格納する（S26）。
次に、特殊I/Oユニット21からの指示により、PC22が
データにBCC計算を施す場合について説明する。
データにBCC計算を施す場合について説明する。
先ず、特殊I/Oユニット21は、電源がON状態を保つこ
とを確認すると（S5）、チェックバイトが55にセットさ
れ（S7）、その後、 信号が０にセットされる（S8）。
とを確認すると（S5）、チェックバイトが55にセットさ
れ（S7）、その後、 信号が０にセットされる（S8）。
一方、PC22は、 信号が０で有ることを判別し（S2
1）、また、チェックバイトが55で有ることを判別する
と（S22）、データにBCC計算を施して（S23）、このデ
ータを、に示すように、PC22のレジスタから特殊I/O
ユニット21に転送する（24）。
1）、また、チェックバイトが55で有ることを判別する
と（S22）、データにBCC計算を施して（S23）、このデ
ータを、に示すように、PC22のレジスタから特殊I/O
ユニット21に転送する（24）。
次に、特殊I/Oユニット21は、データ受信が有ること
を判別すると（S9）、受信したデータをRAMに格納して
（S10）、その後、データにBCC計算が正確に施されてい
るか否かを判別する（S11）。データにBCC計算が正確に
施されていない場合は、パラメータにエラー処理を開始
する（S12）。つまり、再度、S7、およびS8の処理を施
して、PC22にパラメータを要求する。一方、データにBC
C計算が正確に施されている場合は、S1に戻り、データ
に上記パラメータに基づくデジタル・ゲイン、およびデ
ジタル・オフセットの微調整処理を施して（S2）、この
データをPC22のレジスタに格納する（S26）。
を判別すると（S9）、受信したデータをRAMに格納して
（S10）、その後、データにBCC計算が正確に施されてい
るか否かを判別する（S11）。データにBCC計算が正確に
施されていない場合は、パラメータにエラー処理を開始
する（S12）。つまり、再度、S7、およびS8の処理を施
して、PC22にパラメータを要求する。一方、データにBC
C計算が正確に施されている場合は、S1に戻り、データ
に上記パラメータに基づくデジタル・ゲイン、およびデ
ジタル・オフセットの微調整処理を施して（S2）、この
データをPC22のレジスタに格納する（S26）。
尚、本実施例では、PCシステムにおいて、Ａ−Ｄ変換
器６を備えた特殊I/Oユニット21と、PC22とのデータの
交換について説明しているが、上記特殊I/Oユニット21
は、特にＡ−Ｄ変換器６を備えたものに限定するもので
はなく、例えば、第３図に示すように、Ｄ−Ａ変換器66
を備えた特殊I/Oユニット81と、PC22とのデータの交換
であってもかまわない。
器６を備えた特殊I/Oユニット21と、PC22とのデータの
交換について説明しているが、上記特殊I/Oユニット21
は、特にＡ−Ｄ変換器６を備えたものに限定するもので
はなく、例えば、第３図に示すように、Ｄ−Ａ変換器66
を備えた特殊I/Oユニット81と、PC22とのデータの交換
であってもかまわない。
本発明に係るプログラマブルコントローラシステム
は、以上のように、設定されたパラメータに基づいて入
力データに所定の処理を施す特殊I/Oユニットと、デー
タを電池でバックアップするレジスタを有するプログラ
マブルコントローラとを備えたプログラマブルコントロ
ーラシステムにおいて、上記パラメータが、常時、プロ
グラマブルコントローラのレジスタに格納され、電源ON
時もしくは入力モード変更時には、プログラマブルコン
トローラから特殊I/Oユニットに転送されるようになっ
ている構成である。
は、以上のように、設定されたパラメータに基づいて入
力データに所定の処理を施す特殊I/Oユニットと、デー
タを電池でバックアップするレジスタを有するプログラ
マブルコントローラとを備えたプログラマブルコントロ
ーラシステムにおいて、上記パラメータが、常時、プロ
グラマブルコントローラのレジスタに格納され、電源ON
時もしくは入力モード変更時には、プログラマブルコン
トローラから特殊I/Oユニットに転送されるようになっ
ている構成である。
これにより、所定の処理を施すべく設定されたパラメ
ータが、常時、プログラマブルコントローラのレジスタ
内に、電池でバックアップされた状態で格納されるよう
になり、ひいては、プログラマブルコントローラシステ
ムの電源がOFFされた場合でも、プログラマブルコント
ローラがパラメータをバックアップするため、パラメー
タのデータの消去を回避することができる。また、特殊
I/Oユニットに、パラメータのデータバックアップ用の
電池を設けたり、あるいは高価なEEPROMを用いること
で、電源OFF時のパラメータの消去を回避する場合に比
べ、コストを低減することができ、さらには、データバ
ックアップ用の周辺回路が不要となるため、スペース的
にも改善することができ、プログラマブルコントローラ
システムの小型化が容易に図れるという効果を奏する。
ータが、常時、プログラマブルコントローラのレジスタ
内に、電池でバックアップされた状態で格納されるよう
になり、ひいては、プログラマブルコントローラシステ
ムの電源がOFFされた場合でも、プログラマブルコント
ローラがパラメータをバックアップするため、パラメー
タのデータの消去を回避することができる。また、特殊
I/Oユニットに、パラメータのデータバックアップ用の
電池を設けたり、あるいは高価なEEPROMを用いること
で、電源OFF時のパラメータの消去を回避する場合に比
べ、コストを低減することができ、さらには、データバ
ックアップ用の周辺回路が不要となるため、スペース的
にも改善することができ、プログラマブルコントローラ
システムの小型化が容易に図れるという効果を奏する。
第１図ないし第３図は本発明の一実施例を示すものであ
る。 第１図はプログラマブルコントローラシステムを示す概
略構成図である。 第２図（ａ）は特殊I/Oユニットの動作フローを示すフ
ローチャートである。 第２図（ｂ）はPCの動作フローを示すフローチャートで
ある。 第３図はＤ−Ａ変換器を備えた特殊I/Oユニットと、PC
とを示す概略構成図である。 第４図は従来例を示すプログラマブルコントローラシス
テムの概略構成図である。 21は特殊I/Oユニット、22はプログラマブルコントロー
ラである。
る。 第１図はプログラマブルコントローラシステムを示す概
略構成図である。 第２図（ａ）は特殊I/Oユニットの動作フローを示すフ
ローチャートである。 第２図（ｂ）はPCの動作フローを示すフローチャートで
ある。 第３図はＤ−Ａ変換器を備えた特殊I/Oユニットと、PC
とを示す概略構成図である。 第４図は従来例を示すプログラマブルコントローラシス
テムの概略構成図である。 21は特殊I/Oユニット、22はプログラマブルコントロー
ラである。
Claims (1)
- 【請求項１】設定されたパラメータに基づいて入力デー
タに所定の処理を施す特殊I/Oユニットと、データを電
池でバックアップするレジスタを有するプログラマブル
コントローラとを備えたプログラマブルコントローラシ
ステムにおいて、 上記パラメータが、常時、プログラマブルコントローラ
のレジスタに格納され、電源ON時もしくは入力モード変
更時には、プログラマブルコントローラから特殊I/Oユ
ニットに転送されるようになっていることを特徴とする
プログラマブルコントローラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162091A JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162091A JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452906A JPH0452906A (ja) | 1992-02-20 |
| JP2603356B2 true JP2603356B2 (ja) | 1997-04-23 |
Family
ID=15747908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162091A Expired - Fee Related JP2603356B2 (ja) | 1990-06-20 | 1990-06-20 | プログラマブルコントローラシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2603356B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176106A (ja) * | 1984-02-22 | 1985-09-10 | Sharp Corp | シ−ケンスコントロ−ラ |
| JPH0227894A (ja) * | 1988-07-18 | 1990-01-30 | Toshiba Corp | 異常監視装置 |
-
1990
- 1990-06-20 JP JP2162091A patent/JP2603356B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176106A (ja) * | 1984-02-22 | 1985-09-10 | Sharp Corp | シ−ケンスコントロ−ラ |
| JPH0227894A (ja) * | 1988-07-18 | 1990-01-30 | Toshiba Corp | 異常監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452906A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2603356B2 (ja) | プログラマブルコントローラシステム | |
| US4820023A (en) | Voltage adjusting apparatus | |
| JPH11203163A (ja) | 情報処理装置及びその印加電圧制御方法 | |
| JP3072576B2 (ja) | 自動調整回路 | |
| JP3052595B2 (ja) | 計算機冗長制御方式 | |
| JP3805132B2 (ja) | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH0548518A (ja) | 選択呼出受信装置 | |
| JPH0235823A (ja) | Ａ／ｄ変換ユニット | |
| JPH1164395A (ja) | 信号処理装置 | |
| JPS6277660A (ja) | 演算装置 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 | |
| JPH11251905A (ja) | アナログ／デジタル変換カードとその調整装置およびその調整カード | |
| JP2001044833A (ja) | Ｄ／ａ変換回路 | |
| JPH01114963A (ja) | 入出力回路 | |
| JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
| JPH0212561A (ja) | Ｐｏｓ端末 | |
| JPS5868129A (ja) | バツフアメモリ装置 | |
| JPH08153047A (ja) | 情報処理装置 | |
| JPH09280885A (ja) | 管路内流体の特性値測定装置 | |
| JPH05342379A (ja) | ワンチップマイクロプロセッサ | |
| JPH07219610A (ja) | 調節計 | |
| JPS6340955A (ja) | 直接メモリアクセス制御装置 | |
| JPH1144747A (ja) | 測定器における信号変換装置 | |
| JP2000333484A (ja) | モータ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |