JP2602851B2 - 水平画像位相調整回路 - Google Patents
水平画像位相調整回路Info
- Publication number
- JP2602851B2 JP2602851B2 JP27260487A JP27260487A JP2602851B2 JP 2602851 B2 JP2602851 B2 JP 2602851B2 JP 27260487 A JP27260487 A JP 27260487A JP 27260487 A JP27260487 A JP 27260487A JP 2602851 B2 JP2602851 B2 JP 2602851B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current
- phase
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はテレビジョン受像機において集積回路化に適
し温度変化に対しても安定な水平画像位相調整回路に関
する。
し温度変化に対しても安定な水平画像位相調整回路に関
する。
（従来の技術） 従来、テレビジョン受像機の水平AFC（自動水平周波
数制御）回路においては、第６図に示すような二重AFC
方式が用いられることがある。この方式では、入力端子
１に供給される複合映像信号を同期分離回路２で同期分
離し、得られた水平同期信号と水平発振回路４の発振信
号とを位相検波回路３で位相比較し、両信号の周波数
（位相）を一致させる第１のPLLループ（位相同期ルー
プ）を構成する一方、水平発振回路４からのパルスと水
平偏向回路のフライバックパルスとの位相を一致させる
第２のPLLループを構成する。第２のPLLループは、水平
発振回路４からのパルスとフライバックトランス８から
のフライバックパルスを位相検波回路５で位相比較し、
その位相検波出力で水平出力パルス位相回路６を制御
し、その水平出力パルスで水平出力回路７を駆動するも
のである。
数制御）回路においては、第６図に示すような二重AFC
方式が用いられることがある。この方式では、入力端子
１に供給される複合映像信号を同期分離回路２で同期分
離し、得られた水平同期信号と水平発振回路４の発振信
号とを位相検波回路３で位相比較し、両信号の周波数
（位相）を一致させる第１のPLLループ（位相同期ルー
プ）を構成する一方、水平発振回路４からのパルスと水
平偏向回路のフライバックパルスとの位相を一致させる
第２のPLLループを構成する。第２のPLLループは、水平
発振回路４からのパルスとフライバックトランス８から
のフライバックパルスを位相検波回路５で位相比較し、
その位相検波出力で水平出力パルス位相回路６を制御
し、その水平出力パルスで水平出力回路７を駆動するも
のである。
ところで、上記方式の水平AFC回路において、水平画
像位相を調整する手段として、第６図に示した水平発振
回路４からのパルスa,b間に位相差をつけて水平画像位
相を制御する水平位相シフト回路（特願昭61−59874号
明細書）が提案されている。
像位相を調整する手段として、第６図に示した水平発振
回路４からのパルスa,b間に位相差をつけて水平画像位
相を制御する水平位相シフト回路（特願昭61−59874号
明細書）が提案されている。
この水平位相シフト回路は、水平発振回路にCR発振回
路を使用した場合には、非常に簡素な回路で安定した水
平位相シフト回路を構成できるが、例えば503KHz（＝32
×水平周波数fH）のセラミック共振子を用いてVCO（電
圧制御発振器）を構成し、1/32に分周して水平周波数fH
を得て、水平発振周波数の無調整化を図ったような水平
発振回路を使用する場合には、水平位相シフトのための
パルス発生回路など新しく必要とする回路が増加すると
ともに、温度変化などに対して安定な回路を設計するこ
とが困難となるので適していない。
路を使用した場合には、非常に簡素な回路で安定した水
平位相シフト回路を構成できるが、例えば503KHz（＝32
×水平周波数fH）のセラミック共振子を用いてVCO（電
圧制御発振器）を構成し、1/32に分周して水平周波数fH
を得て、水平発振周波数の無調整化を図ったような水平
発振回路を使用する場合には、水平位相シフトのための
パルス発生回路など新しく必要とする回路が増加すると
ともに、温度変化などに対して安定な回路を設計するこ
とが困難となるので適していない。
このため、第７図に示すような水平画像位相調整回路
が提案されている。この回路は、第６図中の第２のPLL
ループの位相検波回路５を示している。
が提案されている。この回路は、第６図中の第２のPLL
ループの位相検波回路５を示している。
第７図において、位相検波回路はトランジスタQ1〜
Q6,抵抗R1〜R3,及びフィルタコンデンサC1とで構成さ
れ、更にフィルタコンデンサC1の一端は抵抗R4を介して
水平画像位相調整ボリュームVR1の摺動端に接続してい
る。なお、Vccは直流電源ライン、GNDは基準電位ライ
ン、ＴはIC化された内部回路部に対してコンデンサC1及
び抵抗R1を外部接続するための端子である。以上の回路
で、トランジスタQ6のベースにはフライバックパルスが
印加され、フライバックパルスの期間TP、トランジスタ
Q6がオンとなり位相検波が行なわれる。差動対をなすト
ランジスタQ4,Q5のベース間には水平発振回路４（第６
図参照）からのAPC（自動位相制御）用基準パルスが印
加される。トランジスタQ6がオンで、トランジスタQ4の
ベース電位がトランジスタQ5のベース電位よりも高い
時、トランジスタQ6のコレクタ電流IDETはトランジスタ
Q4を通して抵抗R1,R2及びトランジスタQ1〜Q3から成る
カレントミラー回路に流れ、フィルタコンデンサC1に充
電が行なわれる。一方、トランジスタQ5のベース電位が
トランジスタQ4のベース電位よりも高い時には、トラン
ジスタQ6のコレクタ電流IDETはトランジスタQ5を通して
流れ、フルタコンデンサC1で放電が行なわれる。そし
て、コンデンサC1の電圧（即ちトランジスタQ5のコレク
タ電圧）が検波出力電圧VCとして次段の水平出力パルス
位相回路６に伝達され、この電圧VCの変化により水平出
力パルスの位相が制御される。なお、ここでは電圧VCが
高いほど水平出力パルスの位相は遅れるように制御され
る。
Q6,抵抗R1〜R3,及びフィルタコンデンサC1とで構成さ
れ、更にフィルタコンデンサC1の一端は抵抗R4を介して
水平画像位相調整ボリュームVR1の摺動端に接続してい
る。なお、Vccは直流電源ライン、GNDは基準電位ライ
ン、ＴはIC化された内部回路部に対してコンデンサC1及
び抵抗R1を外部接続するための端子である。以上の回路
で、トランジスタQ6のベースにはフライバックパルスが
印加され、フライバックパルスの期間TP、トランジスタ
Q6がオンとなり位相検波が行なわれる。差動対をなすト
ランジスタQ4,Q5のベース間には水平発振回路４（第６
図参照）からのAPC（自動位相制御）用基準パルスが印
加される。トランジスタQ6がオンで、トランジスタQ4の
ベース電位がトランジスタQ5のベース電位よりも高い
時、トランジスタQ6のコレクタ電流IDETはトランジスタ
Q4を通して抵抗R1,R2及びトランジスタQ1〜Q3から成る
カレントミラー回路に流れ、フィルタコンデンサC1に充
電が行なわれる。一方、トランジスタQ5のベース電位が
トランジスタQ4のベース電位よりも高い時には、トラン
ジスタQ6のコレクタ電流IDETはトランジスタQ5を通して
流れ、フルタコンデンサC1で放電が行なわれる。そし
て、コンデンサC1の電圧（即ちトランジスタQ5のコレク
タ電圧）が検波出力電圧VCとして次段の水平出力パルス
位相回路６に伝達され、この電圧VCの変化により水平出
力パルスの位相が制御される。なお、ここでは電圧VCが
高いほど水平出力パルスの位相は遅れるように制御され
る。
上記の動作で、トランジスタQ4のベース電位がトラン
ジスタQ5のベース電位よりも高い時はフライバックパル
スの位相がAPC用基準パルスの位相より進んだ場合で、
この時コンデンサC1には充電が行なわれ、電圧VCを上昇
させ、水平出力パルスの位相を遅らせ、結果としてフラ
イバックパルスの位相が遅れるように帰還がかかる。ま
た、トランジスタQ5のベース電位がトランジスタQ4のベ
ース電位が高い時はフライバックパルスの位相がAPC基
準パルスの位相より遅れた場合で、この時はコンデンサ
C1から放電が行なわれ、電圧VCを降下させ、水平出力パ
ルスの位相を進ませ、結果としてフライバックパルスが
進むように帰還がかかる。
ジスタQ5のベース電位よりも高い時はフライバックパル
スの位相がAPC用基準パルスの位相より進んだ場合で、
この時コンデンサC1には充電が行なわれ、電圧VCを上昇
させ、水平出力パルスの位相を遅らせ、結果としてフラ
イバックパルスの位相が遅れるように帰還がかかる。ま
た、トランジスタQ5のベース電位がトランジスタQ4のベ
ース電位が高い時はフライバックパルスの位相がAPC基
準パルスの位相より遅れた場合で、この時はコンデンサ
C1から放電が行なわれ、電圧VCを降下させ、水平出力パ
ルスの位相を進ませ、結果としてフライバックパルスが
進むように帰還がかかる。
以上の繰返し動作により、フライバックパルスとAPC
用基準パルスの位相が一致したところで、コンデンサC1
への充放電電荷量が等しくなり安定する。
用基準パルスの位相が一致したところで、コンデンサC1
への充放電電荷量が等しくなり安定する。
次に、第７図におけるフライバックパルスとAPC用基
準パルスの位相関係を第８図及び第９図を参照しながら
説明する。ここで抵抗R4に流れる直流（DC）オフセット
電流をΔI offとし、コンデンサC1に供給される電流をI
Xとし、カレントミラー回路の入出力電流比を1:1とす
る。
準パルスの位相関係を第８図及び第９図を参照しながら
説明する。ここで抵抗R4に流れる直流（DC）オフセット
電流をΔI offとし、コンデンサC1に供給される電流をI
Xとし、カレントミラー回路の入出力電流比を1:1とす
る。
第８図は電流ΔI offが零の場合におけるフライバッ
クパルスとAPC用基準パルスの位相関係を示すもので、A
PC用基準パルスの立上りとフライバックパルス期間TPの
センターが一致しており（TP1＝TP2）、期間TPにおける
C1への供給電流IXは充電期間TP1は振幅＋IDETのパルス
電流となり放電期間TP2は振幅−IDETのパルス電流とな
る。
クパルスとAPC用基準パルスの位相関係を示すもので、A
PC用基準パルスの立上りとフライバックパルス期間TPの
センターが一致しており（TP1＝TP2）、期間TPにおける
C1への供給電流IXは充電期間TP1は振幅＋IDETのパルス
電流となり放電期間TP2は振幅−IDETのパルス電流とな
る。
第９図は水平画像位相調整ボリュームVR1を動かして
電流ΔI offを与えた場合（ΔI off≠０）におけるフラ
イバックパルスとAPC用基準パルスの位相関係を示すも
ので、DCオフセット電流ΔI offがC1に流入するため
に、フライバックパルス期間TPにおける電流IXのC1への
充電期間TP1は放電期間TP2より短かくなる。この場合に
おいても、水平画像が安定した状態では１水平周期THで
のC1への充放電電荷量が等しいことにより、次式が成立
する。
電流ΔI offを与えた場合（ΔI off≠０）におけるフラ
イバックパルスとAPC用基準パルスの位相関係を示すも
ので、DCオフセット電流ΔI offがC1に流入するため
に、フライバックパルス期間TPにおける電流IXのC1への
充電期間TP1は放電期間TP2より短かくなる。この場合に
おいても、水平画像が安定した状態では１水平周期THで
のC1への充放電電荷量が等しいことにより、次式が成立
する。
IDET×TP1＋ΔI off×（TH−TP2） ＝（IDET−ΔI off）×TP2 ∴IDET（TP2−TP1）＝ΔI off×TH …（１） ここで、TP1＝TP2の時、水平画像位相のセンターであ
るとすると、水平画像位相変化幅ΔφＳは（１）式を用
いて、 となる。ただし、ΔφＳの極性が正の時、水平画像は右
方向へシフトするものとする。
るとすると、水平画像位相変化幅ΔφＳは（１）式を用
いて、 となる。ただし、ΔφＳの極性が正の時、水平画像は右
方向へシフトするものとする。
従って、水平画像位相調整ボリュームVR1を変化さ
せ、DCオフセット電流ΔI offを制御することで、水平
画像を任意に（但し、水平画像の最大変化幅は±TP/2で
ある）設定することができる。
せ、DCオフセット電流ΔI offを制御することで、水平
画像を任意に（但し、水平画像の最大変化幅は±TP/2で
ある）設定することができる。
上記の（２）式のように、水平画像位相変化幅ΔφＳ
は位相検波電流IDETとDCオフセット電流ΔI offの比に
よって決定する。
は位相検波電流IDETとDCオフセット電流ΔI offの比に
よって決定する。
ところで、水平出力パルスが出力されてからフライバ
ックパルスが出力されるまでの時間T stgは飽和トラン
ジスタのストレージタイムなどで決定されるため、温度
により変動する。このため、これを補正するように検波
出力電圧VCも温度で変動する。すると、抵抗R4を流れる
DCオフセット電流ΔI offも温度で変動する。従って、
位相検波電流IDETとDCオフセット電流ΔI offの比も温
度で変動するとになり、水平画像位相が温度で変動する
という問題があった。
ックパルスが出力されるまでの時間T stgは飽和トラン
ジスタのストレージタイムなどで決定されるため、温度
により変動する。このため、これを補正するように検波
出力電圧VCも温度で変動する。すると、抵抗R4を流れる
DCオフセット電流ΔI offも温度で変動する。従って、
位相検波電流IDETとDCオフセット電流ΔI offの比も温
度で変動するとになり、水平画像位相が温度で変動する
という問題があった。
（発明が解決しようとする問題点） 上記の如く、従来の回路では、水平画像位相が温度で
変動するという問題があった。
変動するという問題があった。
そこで、本発明は温度変化に対して安定な水平画像位
相調整回路を提供することを目的とする。
相調整回路を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明による水平画像位相調整回路は、 エミッタを共通に接続した第1,第２のトランジスタ
と、コレクタが前記第1,第２のトランジスタのエミッタ
に接続された第３のトランジスタと、前記第３のトラン
ジスタのエミッタに接続した定電流源とを含み、水平発
振回路からの基準パルスを第１の入力として前記第1,第
２のトランジスタのベースに供給し、フライバックパル
スを第２の入力として前記第３のトランジスタのベース
に供給し、前記第1,第２のトランジスタのコレクタに位
相検波電流を生成する位相検波手段と、 前記第１のトランジスタのコレクタに入力端が接続さ
れ、出力端が前記第２のトランジスタのコレクタに接続
されたカレントミラー回路、およびカレントミラー回路
の出力端に接続されたフィルタコンデンサとを含み、前
記位相検波電流に応答して前記コンデンサを充電量制御
する位相検波電圧発生手段と、 エミッタを共通に接続し、各々のコレクタを前記第1,
第２のトランジスタのコレクタに接続した第4,第５のト
ランジスタと、前記第4,第５のトランジスタのエミッタ
にコレクタが接続された第６のトランジスタとを含み、
前記第６のトランジスタのベースに直流電圧源を接続す
るとともに、前記第６のトランジスタのエミッタに前記
定電流源の電流と同一の電流を生じる定電流源を接続
し、前記第4,第５のトランジスタのベース間に制御電圧
を供給し、この制御電圧によって前記フィルタコンデン
サに対する充放電を制御し、水平画像位相を調整可能に
する位相調整手段と、 前記第4,第５のトランジスタのコレクタ電流比が温度
で変化しないように温度補償された制御電圧を生成し、
前記第4,第５のトランジスタのベース間に前記制御電圧
として供給する制御電圧発生手段とを具備したものであ
る。
と、コレクタが前記第1,第２のトランジスタのエミッタ
に接続された第３のトランジスタと、前記第３のトラン
ジスタのエミッタに接続した定電流源とを含み、水平発
振回路からの基準パルスを第１の入力として前記第1,第
２のトランジスタのベースに供給し、フライバックパル
スを第２の入力として前記第３のトランジスタのベース
に供給し、前記第1,第２のトランジスタのコレクタに位
相検波電流を生成する位相検波手段と、 前記第１のトランジスタのコレクタに入力端が接続さ
れ、出力端が前記第２のトランジスタのコレクタに接続
されたカレントミラー回路、およびカレントミラー回路
の出力端に接続されたフィルタコンデンサとを含み、前
記位相検波電流に応答して前記コンデンサを充電量制御
する位相検波電圧発生手段と、 エミッタを共通に接続し、各々のコレクタを前記第1,
第２のトランジスタのコレクタに接続した第4,第５のト
ランジスタと、前記第4,第５のトランジスタのエミッタ
にコレクタが接続された第６のトランジスタとを含み、
前記第６のトランジスタのベースに直流電圧源を接続す
るとともに、前記第６のトランジスタのエミッタに前記
定電流源の電流と同一の電流を生じる定電流源を接続
し、前記第4,第５のトランジスタのベース間に制御電圧
を供給し、この制御電圧によって前記フィルタコンデン
サに対する充放電を制御し、水平画像位相を調整可能に
する位相調整手段と、 前記第4,第５のトランジスタのコレクタ電流比が温度
で変化しないように温度補償された制御電圧を生成し、
前記第4,第５のトランジスタのベース間に前記制御電圧
として供給する制御電圧発生手段とを具備したものであ
る。
（作用） 本発明においては、位相検波回路に流れる位相検波電
流と位相調整回路に流れる調整用DCオフセット電流は同
一バイアス源より得ているため、バイアス源に温度ドリ
フトを有しても、水平画像位相変化幅を決定する位相検
波電流とDCオフセット電流の比はほとんど変らないた
め、水平画像位相は温度によってほとんど変動しない。
しかも、水平画像位相調整制御電圧についても温度補償
されているので安定である。
流と位相調整回路に流れる調整用DCオフセット電流は同
一バイアス源より得ているため、バイアス源に温度ドリ
フトを有しても、水平画像位相変化幅を決定する位相検
波電流とDCオフセット電流の比はほとんど変らないた
め、水平画像位相は温度によってほとんど変動しない。
しかも、水平画像位相調整制御電圧についても温度補償
されているので安定である。
（実施例） 以下、図面に示した実施例に基づいて本発明を説明す
る。
る。
第１図は本発明の一実施例の水平画像位相調整回路を
示す回路図である。
示す回路図である。
この図において、フライバックパルスは入力端子11,1
2間に供給され、端子12は基準電位ラインGNDに接続し、
端子11は差動対をなすトランジスタQ7,Q8の一方のトラ
ンジスタQ7のベースに接続し、トランジスタQ7,Q8の共
通エミッタはトランジスタQ10のコレクタ・エミッタ路
と抵抗R5を直列に介してラインGNDに接続している。ま
た、トランジスタQ8のベースはトランジスタQ9のベース
に接続し、トランジスタQ8のコレクタは直列電源ライン
VCCに接続し、トランジスタQ8,Q9のベースは共に直流電
源V1に接続しており、トランジスタQ9のエミッタはトラ
ンジスタQ11のコレクタ・エミッタ路と抵抗R6に直列に
介してラインGNDに接続し、トランジスタQ10,Q11のベー
スは共に直流電源V2に接続している。APC用基準パルス
は入力端子13,14間に供給され、端子13は差動対をなす
トランジスタQ12,Q13の一方のトランジスタQ12のベース
に接続し、端子14はトランジスタQ13のベースに接続
し、トランジスタQ12,Q13の共通エミッタはトランジス
タQ7のコレクタに接続している。水平画像位相調整制御
電圧ΔV offは入力端子15,16間に供給され、端子15は差
動対をなすトランジスタQ14,Q15の一方のトランジスタQ
15のベースに接続し、端子16はトランジスタQ14のベー
スに接続し、トランジスタQ14,Q15の共通エミッタはト
ランジスタQ9のコレクタに接続している。そして、トラ
ンジスタQ14のコレクタはトランジスタQ12のコレクタと
共にトランジスタQ16のコレクタに接続し、トランジス
タQ15のコレクタはトランジスタQ13のコレクタと共にト
ランジスタQ18のコレクタに接続している。上記トラン
ジスタQ9,Q11,Q14,Q15と抵抗R6は水平画像位相調整手段
を構成している。上記トランジスタQ16,Q18はトランジ
スタQ17,抵抗R7,R8と共にカレントミラー回路を構成し
ている。即ち、トランジスタQ18のベースはトランジス
タQ16のコレクタに接続し、トランジスタQ18のエミッタ
はトランジスタQ17のコレクタに接続し、トランジスタQ
16,Q17の各ベースは共通に接続し、トランジスタQ17の
コレクタとベース間を接続し、トランジスタQ16,Q17の
各エミッタは抵抗R7,R8を介して直流電源ラインVCCに接
続している。そして、上記トランジスタQ13のコレクタ
（即ちトランジスタQ15のコレクタ）は外部端子Ｔに接
続する一方水平出力パルス位相回路17の入力端子に接続
している。外部端子ＴはフィルタコンデンサC2を介して
アース点に接続している。
2間に供給され、端子12は基準電位ラインGNDに接続し、
端子11は差動対をなすトランジスタQ7,Q8の一方のトラ
ンジスタQ7のベースに接続し、トランジスタQ7,Q8の共
通エミッタはトランジスタQ10のコレクタ・エミッタ路
と抵抗R5を直列に介してラインGNDに接続している。ま
た、トランジスタQ8のベースはトランジスタQ9のベース
に接続し、トランジスタQ8のコレクタは直列電源ライン
VCCに接続し、トランジスタQ8,Q9のベースは共に直流電
源V1に接続しており、トランジスタQ9のエミッタはトラ
ンジスタQ11のコレクタ・エミッタ路と抵抗R6に直列に
介してラインGNDに接続し、トランジスタQ10,Q11のベー
スは共に直流電源V2に接続している。APC用基準パルス
は入力端子13,14間に供給され、端子13は差動対をなす
トランジスタQ12,Q13の一方のトランジスタQ12のベース
に接続し、端子14はトランジスタQ13のベースに接続
し、トランジスタQ12,Q13の共通エミッタはトランジス
タQ7のコレクタに接続している。水平画像位相調整制御
電圧ΔV offは入力端子15,16間に供給され、端子15は差
動対をなすトランジスタQ14,Q15の一方のトランジスタQ
15のベースに接続し、端子16はトランジスタQ14のベー
スに接続し、トランジスタQ14,Q15の共通エミッタはト
ランジスタQ9のコレクタに接続している。そして、トラ
ンジスタQ14のコレクタはトランジスタQ12のコレクタと
共にトランジスタQ16のコレクタに接続し、トランジス
タQ15のコレクタはトランジスタQ13のコレクタと共にト
ランジスタQ18のコレクタに接続している。上記トラン
ジスタQ9,Q11,Q14,Q15と抵抗R6は水平画像位相調整手段
を構成している。上記トランジスタQ16,Q18はトランジ
スタQ17,抵抗R7,R8と共にカレントミラー回路を構成し
ている。即ち、トランジスタQ18のベースはトランジス
タQ16のコレクタに接続し、トランジスタQ18のエミッタ
はトランジスタQ17のコレクタに接続し、トランジスタQ
16,Q17の各ベースは共通に接続し、トランジスタQ17の
コレクタとベース間を接続し、トランジスタQ16,Q17の
各エミッタは抵抗R7,R8を介して直流電源ラインVCCに接
続している。そして、上記トランジスタQ13のコレクタ
（即ちトランジスタQ15のコレクタ）は外部端子Ｔに接
続する一方水平出力パルス位相回路17の入力端子に接続
している。外部端子ＴはフィルタコンデンサC2を介して
アース点に接続している。
上記構成において、トランジスタQ7のベースにはフラ
イバックパルスが印加されており、フライバックパルス
期間TPPは差動対をなすトランジスタQ8のベース電位V1
よりトランジスタQ7のベース電位が高くなるため、トラ
ンジスタQ10と抵抗R5にて流れる位相検波用の定電流ＩD
ETはトランジスタQ7を通してトランジスタQ12,Q13から
成る差動対へ供給され位相検波が行なわれる。即ち、ト
ランジスタQ12のベース電位がトランジスタQ13のベース
電位よりも高い場合（フライバックパルスの位相がAPC
用基準パルスの位相より進んだ場合）、トランジスタQ7
のコレクタ電流ＩDETはトランジスタQ12を通して抵抗
R7,R8及びトランジスタQ16〜Q18から成るカレントミラ
ー回路に流れ、フィルタコンデンサC2に充電が行なわれ
る。これによって、トランジスタQ13のコレクタ電圧VC
を上昇させ水平出力パルスの位相を遅らせ、結果として
フライバックパルスも遅れ帰還がかかる。一方、トラン
ジスタQ13のベース電位がトランジスタQ12のベース電位
よりも高い場合（フライバックパルスの位相がAPC用基
準パルスの位相より遅れた場合）、トランジスタQ7のコ
レクタ電流ＩDETはトランジスタQ13を通して流れ、フィ
ルタコンデンサC2から放電が行なわれる。これによっ
て、トランジスタQ13のコレクタ電圧VCを降下させ、水
平出力パルスの位相を進ませ、結果としてフライバック
パルスも進み帰還がかかる。
イバックパルスが印加されており、フライバックパルス
期間TPPは差動対をなすトランジスタQ8のベース電位V1
よりトランジスタQ7のベース電位が高くなるため、トラ
ンジスタQ10と抵抗R5にて流れる位相検波用の定電流ＩD
ETはトランジスタQ7を通してトランジスタQ12,Q13から
成る差動対へ供給され位相検波が行なわれる。即ち、ト
ランジスタQ12のベース電位がトランジスタQ13のベース
電位よりも高い場合（フライバックパルスの位相がAPC
用基準パルスの位相より進んだ場合）、トランジスタQ7
のコレクタ電流ＩDETはトランジスタQ12を通して抵抗
R7,R8及びトランジスタQ16〜Q18から成るカレントミラ
ー回路に流れ、フィルタコンデンサC2に充電が行なわれ
る。これによって、トランジスタQ13のコレクタ電圧VC
を上昇させ水平出力パルスの位相を遅らせ、結果として
フライバックパルスも遅れ帰還がかかる。一方、トラン
ジスタQ13のベース電位がトランジスタQ12のベース電位
よりも高い場合（フライバックパルスの位相がAPC用基
準パルスの位相より遅れた場合）、トランジスタQ7のコ
レクタ電流ＩDETはトランジスタQ13を通して流れ、フィ
ルタコンデンサC2から放電が行なわれる。これによっ
て、トランジスタQ13のコレクタ電圧VCを降下させ、水
平出力パルスの位相を進ませ、結果としてフライバック
パルスも進み帰還がかかる。
次に、水平画像位相調整手段の動作について説明す
る。
る。
トランジスタQ11と抵抗R6にて流れる定電流ΔI off′
はトランジスタQ9を通して水平画像位相制御用の差動回
路を構成するトランジスタQ14,Q15の共通エミッタに供
給される。トランジスタQ14,Q15のベース間には水平画
像位相調整制御電圧ΔV offが印加される。但し、トラ
ンジスタQ14のコレクタ電流ΔI off1とトランジスタQ15
のコレクタ電流ΔI off2の比が温度で変化しないように
制御電圧ΔV offは温度補償されているものとする。こ
の制御電圧ΔV offを発生する回路については後述する
（第４図）。トランジスタQ14のコレクタ電流ΔI off1
と同じ電流が、抵抗R7,R8及びトランジスタQ16〜Q18か
ら成るカレントミラー回路によってトラジスタQ18のコ
レクタに流れ、フィルタコンデンサC2を充電すると共に
トランジスタQ15に供給される。従って、フィルタコン
デンサC2へ供給されるDCオフセット電流ΔI offはΔI o
ff1とΔI off2の差となる。ここで、ΔI off:ΔI off2
＝n:1とすると、ΔI off1＝ｎ・ΔI off2となり、 ΔI off＝ΔI off1ΔI off2 ＝（ｎ−１）・ΔI off2 …（３） また、ΔI off′＝I off1＋ΔI off2であから、 ΔI off′（ｎ＝＋１）・I off2 …（４） （３），（４）式より よって、水平画像位相変化幅ΔφＳは、（２）・（５）
式より ここで、R5＝R6ならば、ΔI off′＝IDETであるから、 （７）式より、コレクタ電流比ｎが一定ならば、水平画
像位相は温度変動しないことになる。
はトランジスタQ9を通して水平画像位相制御用の差動回
路を構成するトランジスタQ14,Q15の共通エミッタに供
給される。トランジスタQ14,Q15のベース間には水平画
像位相調整制御電圧ΔV offが印加される。但し、トラ
ンジスタQ14のコレクタ電流ΔI off1とトランジスタQ15
のコレクタ電流ΔI off2の比が温度で変化しないように
制御電圧ΔV offは温度補償されているものとする。こ
の制御電圧ΔV offを発生する回路については後述する
（第４図）。トランジスタQ14のコレクタ電流ΔI off1
と同じ電流が、抵抗R7,R8及びトランジスタQ16〜Q18か
ら成るカレントミラー回路によってトラジスタQ18のコ
レクタに流れ、フィルタコンデンサC2を充電すると共に
トランジスタQ15に供給される。従って、フィルタコン
デンサC2へ供給されるDCオフセット電流ΔI offはΔI o
ff1とΔI off2の差となる。ここで、ΔI off:ΔI off2
＝n:1とすると、ΔI off1＝ｎ・ΔI off2となり、 ΔI off＝ΔI off1ΔI off2 ＝（ｎ−１）・ΔI off2 …（３） また、ΔI off′＝I off1＋ΔI off2であから、 ΔI off′（ｎ＝＋１）・I off2 …（４） （３），（４）式より よって、水平画像位相変化幅ΔφＳは、（２）・（５）
式より ここで、R5＝R6ならば、ΔI off′＝IDETであるから、 （７）式より、コレクタ電流比ｎが一定ならば、水平画
像位相は温度変動しないことになる。
第２図本発明の他の実施例を示す回路図である。第２
図中、第１図と対応する部分には同符号を付してある。
図中、第１図と対応する部分には同符号を付してある。
この図においては、トラジスタQ7,Q9のエミッタを共
通に接続しその共通エミッタを電流IDETの定電流源18に
接続し、第１図におけるIDET＝ΔI off′の場合に対応
した構成としたものである。フライバックパルスがトラ
ンジスタQ7のベースに入力されている期間TPにおけるト
ランジスタQ12,Q13の位相検波動作（フィルタコンデサC
2への充放電動作）は第１図の場合と同様である。この
回路では、位相検波電流IDETを、フライバックパルスの
期間TP外でフィルタコンデンサC2に対し充放電制御して
DCオフセット電流ΔI offを与えるようにしている。こ
のときのコンデンサC2への充放電波形（電流IX）は第３
図に示すようになる。第３図に示すように、コンデンサ
C2に対しDCオフセット電流ΔI offが与えられるため
に、フライバックパルス期間TPにおける電流IXのC2への
充電期間TP（即ちフライバックパルスの位相がAPC用基
準パルスに対して進んでいる期間）は放電期間TP2（即
ちフライバックパルスの位相がAPC用基準パルスに対し
て遅れている期間）よりも短かくなる。従って、DCオフ
セット電流ΔI offを制御することで、水平画像位相を
調整できる。
通に接続しその共通エミッタを電流IDETの定電流源18に
接続し、第１図におけるIDET＝ΔI off′の場合に対応
した構成としたものである。フライバックパルスがトラ
ンジスタQ7のベースに入力されている期間TPにおけるト
ランジスタQ12,Q13の位相検波動作（フィルタコンデサC
2への充放電動作）は第１図の場合と同様である。この
回路では、位相検波電流IDETを、フライバックパルスの
期間TP外でフィルタコンデンサC2に対し充放電制御して
DCオフセット電流ΔI offを与えるようにしている。こ
のときのコンデンサC2への充放電波形（電流IX）は第３
図に示すようになる。第３図に示すように、コンデンサ
C2に対しDCオフセット電流ΔI offが与えられるため
に、フライバックパルス期間TPにおける電流IXのC2への
充電期間TP（即ちフライバックパルスの位相がAPC用基
準パルスに対して進んでいる期間）は放電期間TP2（即
ちフライバックパルスの位相がAPC用基準パルスに対し
て遅れている期間）よりも短かくなる。従って、DCオフ
セット電流ΔI offを制御することで、水平画像位相を
調整できる。
次に、第１図の回路の場合と同様に、水平画像位相変
化幅ΔφＳを求める。
化幅ΔφＳを求める。
C2への充放電電荷量が等しいことにより、 TP1・IDET＋（TH−TP）・ＩΔ off ＝TP2・IDET IDET（TP1−TP2） ＝−（TH−TP）・ΔI off …（８） また、ΔI off1:ΔI off2＝n:1とし、ΔI off′＝IDET
と（５）式より、 従って、（８），（９）式を用いてΔφＳを求めると、 （10）式より、コレクタ電流比がｎが一定ならば、第２
図の場合も水平画面位相は温度変化しないことになる。
と（５）式より、 従って、（８），（９）式を用いてΔφＳを求めると、 （10）式より、コレクタ電流比がｎが一定ならば、第２
図の場合も水平画面位相は温度変化しないことになる。
第４図は上記水平画像位相調整制御電圧ΔV offを発
生する回路の一実施例を示す回路図で、直流電源ライン
VCCと基準電位ラインGND間に水平画像位相調整ボリュー
ムVR41が接続し、その摺動端はトランジスタQ44のベー
スに接続しており、トランジスタQ44のエミッタは抵抗R
41を介してトランジスタQ43のエミッタに接続し、トラ
ンジスタQ43のベースは直流電源V3に接続し、トランジ
スタQ43,Q44はそれぞれ電流源I41,I42に接続している、
更に、トランジスタQ43,Q44のコレクタはそれぞれ出力
トランジスタQ41,Q42のエミッタに接続し、トランジス
タQ41,Q42のコレクタに共に直流電源ラインVCCに接続
し、トランジスタQ41,Q42のベースは共に直流電源V4に
接続している。そして、出力トランジスタQ41,Q42の各
エミッタに接続した出力端子16A,15Aから水平画像位相
調整制御電圧ΔV off出力するようにしている。
生する回路の一実施例を示す回路図で、直流電源ライン
VCCと基準電位ラインGND間に水平画像位相調整ボリュー
ムVR41が接続し、その摺動端はトランジスタQ44のベー
スに接続しており、トランジスタQ44のエミッタは抵抗R
41を介してトランジスタQ43のエミッタに接続し、トラ
ンジスタQ43のベースは直流電源V3に接続し、トランジ
スタQ43,Q44はそれぞれ電流源I41,I42に接続している、
更に、トランジスタQ43,Q44のコレクタはそれぞれ出力
トランジスタQ41,Q42のエミッタに接続し、トランジス
タQ41,Q42のコレクタに共に直流電源ラインVCCに接続
し、トランジスタQ41,Q42のベースは共に直流電源V4に
接続している。そして、出力トランジスタQ41,Q42の各
エミッタに接続した出力端子16A,15Aから水平画像位相
調整制御電圧ΔV off出力するようにしている。
次に、第４図に示すような回路を用いて水平画像位相
制御電圧ΔV offを差動トランジスタQ14,Q15のベース間
に印加した場合に、各コレクタ電流ΔI off1,ΔI off2
の比が温度で変化しないことを第５図の回路図を用いて
説明する。
制御電圧ΔV offを差動トランジスタQ14,Q15のベース間
に印加した場合に、各コレクタ電流ΔI off1,ΔI off2
の比が温度で変化しないことを第５図の回路図を用いて
説明する。
第５図はその基本原理を示すため図で、トランジスタ
Q51,Q52がそれぞれ第４図の出力トランジスタQ41,Q42に
対応しており、トランジスタQ54,Q55が第１図又は第２
図の差動トランジスタQ14,Q15に対応している。また、
電流源I51,I52が第４図の電流源I41,I42に対応し、直流
電源V5が第４図の電源V4に対応しており、電流源I53が
第１図又は第２図の電流源IDET（＝ΔI off′）に対応
し、コレクタ電流I54,I55が第１図又は第２図のコレク
タ電流ΔI off1,ΔI off2に対応している。
Q51,Q52がそれぞれ第４図の出力トランジスタQ41,Q42に
対応しており、トランジスタQ54,Q55が第１図又は第２
図の差動トランジスタQ14,Q15に対応している。また、
電流源I51,I52が第４図の電流源I41,I42に対応し、直流
電源V5が第４図の電源V4に対応しており、電流源I53が
第１図又は第２図の電流源IDET（＝ΔI off′）に対応
し、コレクタ電流I54,I55が第１図又は第２図のコレク
タ電流ΔI off1,ΔI off2に対応している。
第５図で、差動対の一方のトランジスタQ55のベース
電圧VQ55Bを求めると、 但し、ISはトランジスタの飽和電流、ｑは電子の電荷
量、ｋはボルツマン定数、Ｔは絶対温度である。
電圧VQ55Bを求めると、 但し、ISはトランジスタの飽和電流、ｑは電子の電荷
量、ｋはボルツマン定数、Ｔは絶対温度である。
同様に、トランジスタQ54のベース電圧VQ54Bを求める
と、 よって、トランジスタQ55,Q54のベース間電圧V55-54Bは
（11），（12）式を用いて、 また、トランジスタQ55のベース・エミッタ間電圧VBE55
を求めると、 同様に、トランジスタQ54のベース・エミッタ間電圧V
BE54を求めると、 よって、トランジスタQ55,Q54のベース・エミッタ間電
圧の差は（14），（15）を用いて、 ここで、（13），（16）式は同等であるので、 （17）式より、水平画像位相調整制御電圧ΔV offを出
力するトランジスタQ51,Q52に流す電流比（I52/I51）が
一定ならば、ΔV offが供給される差動トランジスタ
Q54,Q55の電流比（I55/I54）も一定となる。
と、 よって、トランジスタQ55,Q54のベース間電圧V55-54Bは
（11），（12）式を用いて、 また、トランジスタQ55のベース・エミッタ間電圧VBE55
を求めると、 同様に、トランジスタQ54のベース・エミッタ間電圧V
BE54を求めると、 よって、トランジスタQ55,Q54のベース・エミッタ間電
圧の差は（14），（15）を用いて、 ここで、（13），（16）式は同等であるので、 （17）式より、水平画像位相調整制御電圧ΔV offを出
力するトランジスタQ51,Q52に流す電流比（I52/I51）が
一定ならば、ΔV offが供給される差動トランジスタ
Q54,Q55の電流比（I55/I54）も一定となる。
従って、第４図の回路を用いて水平画像位相制御電圧
ΔV offを供給すれば、温度変化に対して安定であるこ
とが分かる。
ΔV offを供給すれば、温度変化に対して安定であるこ
とが分かる。
［発明の効果］ 以上述べたように本発明によれば、簡単な回路構成
で、集積回路化に適し温度変化に対しても安定な水平画
像位相調整回路を実現することが可能となる。
で、集積回路化に適し温度変化に対しても安定な水平画
像位相調整回路を実現することが可能となる。
第１図は本発明の水平画像位相調整回路に係る一実施例
を示す回路図、第２図は本発明の他の実施例を示す回路
図、第３図は第２図の回路動作を説明する波形図、第４
図は水平画像位相調整制御電圧発生回路の一実施例を示
す回路図、第５図は第４図の回路動作の基本原理を説明
する回路図、第６図は一般的なテレビジョン受像機にお
ける二重AFC方式の水平偏向回路を示すブロック図、第
７図は従来の水平画像位相調整回路を示す回路図、第８
図及び第９図は第７図の回路動作を説明する波形図であ
る。 11,12……フライバックパルス入力端子、 13,14……APC用基準パルス入力端子、 15,16……水平画像位相調整制御電圧入力端子、 Q7〜Q18,Q41〜Q44……トランジスタ、 R5〜R8,R41……抵抗、 C2……フィルタコンデンサ、 VR41……水平画像位相調整ボリューム、 V1〜V4……直流バイアス源。
を示す回路図、第２図は本発明の他の実施例を示す回路
図、第３図は第２図の回路動作を説明する波形図、第４
図は水平画像位相調整制御電圧発生回路の一実施例を示
す回路図、第５図は第４図の回路動作の基本原理を説明
する回路図、第６図は一般的なテレビジョン受像機にお
ける二重AFC方式の水平偏向回路を示すブロック図、第
７図は従来の水平画像位相調整回路を示す回路図、第８
図及び第９図は第７図の回路動作を説明する波形図であ
る。 11,12……フライバックパルス入力端子、 13,14……APC用基準パルス入力端子、 15,16……水平画像位相調整制御電圧入力端子、 Q7〜Q18,Q41〜Q44……トランジスタ、 R5〜R8,R41……抵抗、 C2……フィルタコンデンサ、 VR41……水平画像位相調整ボリューム、 V1〜V4……直流バイアス源。
Claims (2)
- 【請求項１】エミッタを共通に接続した第1,第２のトラ
ンジスタと、コレクタが前記第1,第２のトランジスタの
エミッタに接続された第３のトランジスタと、前記第３
のトランジスタのエミッタに接続した定電流源とを含
み、水平発振回路からの基準パルスを第１の入力として
前記第1,第２のトランジスタのベースに供給し、フライ
バックパルスを第２の入力として前記第３のトランジス
タのベースに供給し、前記第1,第２のトランジスタのコ
レクタに位相検波電流を生成する位相検波手段と、 前記第１のトランジスタのコレクタに入力端が接続さ
れ、出力端が前記第２のトランジスタのコレクタに接続
されたカレントミラー回路、およびカレントミラー回路
の出力端に接続されたフィルタコンデンサとを含み、前
記位相検波電流に応答して前記コンデンサを充電放制御
する位相検波電圧発生手段と、 エミッタを共通に接続し、各々のコレクタを前記第1,第
２のトランジスタのコレクタに接続した第4,第５のトラ
ンジスタと、前記第4,第５のトランジスタのエミッタに
コレクタが接続された第６のトランジスタとを含み、前
記第６のトランジスタのベースに直流電圧源を接続する
とともに、前記第６のトランジスタのエミッタに前記定
電流源の電流と同一の電流を生じる定電流源を接続し、
前記第4,第５のトランジスタのベース間に制御電圧を供
給し、この制御電圧によって前記フィルタコンデンサに
対する充放電を制御し、水平画像位相を調整可能にする
位相調整手段と、 前記第4,第５のトランジスタのコレクタ電流比が温度で
変化しないように温度補償された制御電圧を生成し、前
記第4,第５のトランジスタのベース間に前記制御電圧と
して供給する制御電圧発生手段と、 を具備したことを特徴とする水平画像位相調整回路。 - 【請求項２】前記制御電圧発生手段は、互いのベースに
同一の直流バイアスが供給され、各コレクタを電圧源に
接続した第7,第８のトランジスタと、 各コレクタをそれぞれ前記第7,第８のトランジスタのエ
ミッタに接続した第9,第10のトランジスタを有し、この
第9,第10のトランジスタのエミッタ間を直流的に結合
し、第９のトランジスタのベースには一定の直流電圧を
与え、第10のトランジスタのベースには調整ボリューム
による調整電圧を与え、かつ第9,第10のトランジスタの
エミッタに電流源を接続し、第9,第10のトランジスタの
コレクタ間に水平画像位相調整制御電圧を出力する差動
アンプとから構成したことを特徴とする特許請求の範囲
第１項記載の水平画像位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27260487A JP2602851B2 (ja) | 1987-10-27 | 1987-10-27 | 水平画像位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27260487A JP2602851B2 (ja) | 1987-10-27 | 1987-10-27 | 水平画像位相調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114167A JPH01114167A (ja) | 1989-05-02 |
| JP2602851B2 true JP2602851B2 (ja) | 1997-04-23 |
Family
ID=17516242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27260487A Expired - Lifetime JP2602851B2 (ja) | 1987-10-27 | 1987-10-27 | 水平画像位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602851B2 (ja) |
-
1987
- 1987-10-27 JP JP27260487A patent/JP2602851B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114167A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584321B2 (ja) | 高精度モノマルチバイブレータ | |
| JPH0528850Y2 (ja) | ||
| JP3276749B2 (ja) | 周波数変調装置 | |
| JP2602851B2 (ja) | 水平画像位相調整回路 | |
| JPS5858867B2 (ja) | イソウセイギヨソウチ | |
| JPH06105963B2 (ja) | テレビジヨン受信機用遅延線の校正用制御回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| JPH0469442B2 (ja) | ||
| US6466097B1 (en) | Phase locked loop and associated control method | |
| JP2807227B2 (ja) | 水平画像位相調整回路 | |
| US6091308A (en) | Rapid response oscillator with current-controlled frequency | |
| JPS6318207Y2 (ja) | ||
| JP2647384B2 (ja) | Ｐｌｌ回路 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JP3156425B2 (ja) | 水平ａｆｃ回路 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JPS6117588Y2 (ja) | ||
| JPH06338767A (ja) | 電圧制御発振回路及び電圧制御発振装置 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPS59117817A (ja) | 発振回路 | |
| JPS6323713B2 (ja) | ||
| JPS6276386A (ja) | Ａｆｃ検波回路 | |
| JPS61267410A (ja) | 鋸歯状波振幅調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |