JPH01114167A - 水平画像位相調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はテレビジョン受像機において集積回路化に適し
温度変化に対しても安定な水平画像位相調整回路に関す
る。

（従来の技術） 従来、テレビジョン受像機の水平ＡＦＣ（自動水平周波
数詞６１１　＞回路においては、第６図に示すような二
重ＡＦＣ方式が用いられることがある。

この方式では、入力端子１に供給される複合映像信号を
同期分離回路２で同期分離し、得られた水平同期信号と
水平発振回路４の発振信号とを位相検波回路３で位相比
較し、両信号の周波数（位相）を一致させる第１のＰＬ
Ｌループ（位相同期ループ）を構成する一方、水平発振
回路４からのパルスと水平偏向回路からのフライバック
パルスとの位相を一致させる第２のＰＬＬループを構成
する。

第２のＰＬＬループは、水平発振回路４からのパルスと
フライバックトランス８からのフライバックパルスを位
相検波回路５で位相比較し、その位相検波出力で水平出
力パルス位相回路６を制御し、その水平出力パルスで水
平出力回路７を駆動するものである。

ところで、上記方式の水平ＡＦＣ回路において、水平画
像位相を調整する手段として、第６図に示した水平発振
回路４からのパルスａ、　ｂ１７３１に位相差をつけて
水平画像位相を制御する水平位相シフト回路（特願昭６
１−５９８７４号明ｉａ書）が提案されている。

この水平位相シフト回路は、水平発振回路にＣＲ発掘回
路を使用した場合には、非常に簡素な回路で安定した水
平位相シフト回路を構成できるが、例えば５０３ＫＨｚ
　　（−３２ｘ水平周波数ｆ＋）のセラミック共振子を
用いてＶＣＯ（電圧制御発振器）を構成し、１／３２に
分周して水平周波数ｆ、を得て、水平発振周波数の無調
整化を図ったような水平発振回路を使用する場合には、
水平位相シフトのためのパルス発生回路など新しく必要
とする回路が増加するとともに、温度変化などに対して
安定な回路を設計することが困難となるので適していな
い。

このため、第７図に示すような水平画像位相調整回路が
提案されている。この回路は、第６図中の第２のＰＬＬ
ループの位相検波回路５を示している。

第７図において、位相検波回路はトランジスタＱ１〜Ｑ
ｓ、抵抗Ｒ１〜Ｒ３，及びフィルタコンデンサＣ１とで
構成され、更にフィルタコンデンサＣ１の一端は抵抗Ｒ
４を介して水平画像位相調整ボリュームＶＲｚの摺動端
に接続している。なお、Ｖｃｃは直流電源ライン、ＧＮ
Ｄは基準電位ライン、ＴはＩＣ化された内部回路部に対
してコンデンサＣ＋及び抵抗Ｒ１を外部接続するための
端子である。以上の回路で、トランジスタＱ６のベース
にはフライバックパルスが印加され、フライバックパル
スの期間Ｔρ、トランジスタＱ６がオンとなり位相検波
が行なわれる。差動対をなすトランジスタＱ４．Ｑ５の
ベース間には水平発振回路４（第６図参照）からのＡＰ
Ｃ（自動位相制御）用基準パルスが印加される。トラン
ジスタＱ６がオンで、トランジスタＱ４のベース電位が
トランジスタＱ５のベース電位よりも高い時、トランジ
スタＱ６のコレクタ電流ＩＤＥＴはトランジスタＱ４を
通して抵抗Ｒ１，Ｒ２及びトランジスタ０１〜Ｑ３から
成るカレントミラー回路に流れ、フィルタコンデンサＣ
１に充電が行なわれる。一方、トランジスタＱ５のベー
ス電位がトランジスタＱヰのベース電位よりも高い時に
は、トランジスタＱ６のコレクタ電流ＩＤＥＴはトラン
ジスタＱ５を通して流れ、フィルタコンデンサＣ１で放
電が行なわれる。そして、コンデンサＣ１の°電圧（即
ちトランジスタＱ５のコレクタ電圧）が検波出力電圧Ｖ
ｃとして次段の水平出力パルス位相回路６に伝達され、
この電圧Ｖｃの変化により水平出力パルスの位相が制御
される。ｔ≧お、ここでは電圧Ｖｃが高いほど水平出力
パルスの位相は遅れるように制ｍ＋される。

上記の動作で、トランジスタＱ４のベース電位がトラン
ジスタＱ５のベース電位よりも高い時はフライバックパ
ルスの位相がＡＰＣ用基準基準パルス相より進んだ場合
で、この時コンデンサＣ１には充電が行なわれ、電圧Ｖ
ｃを上昇させ、水平出力パルスの位相をｄらせ、結果と
してフライバックパルスの位相が遅れるように帰還がか
かる。

また、トランジスタＱ５のベース電位がトランジスタＱ
４のベース電位が高い時はフライバックパルスの位相が
ＡＰＣ基準パルスの位相より遅れた場合で、この時はコ
ンデンサＣ１から放電が行なわれ、電圧Ｖｃを降下させ
、水平出力パルスの位相を進ませ、結果としてフライバ
ックパルスが進むように帰還がかかる。

以上の繰返し動作により、フライバックパルスとＡＰＣ
用基準基準パルス相が一致したところで、コンデンサＣ
１への充放電電荷１が等しくなり安定する。

次に、第７図におけるフライバックパルスとＡＰＣ用基
準基準パルス相関係を第８図及び第９図を参照しながら
説明する。ここで、抵抗Ｒ４に流れる直流（ＤＣ）オフ
セット電流をΔＩｏＨとし、コンデンサＣ１に供給され
る？ｔｆ流をｌｘとし、カレントミラー回路の入出力電
流比を１：１とする。

第８図は電流Δ１ｏＨが零の場合におけるフライバック
パルスとＡＰＣ用￥Ａ準パルスの位相関係を示すもので
、ＡＰＣ用基準基準パルス上りとフライバックパルス期
間Ｔρのセンターが一致しており（Ｔｐ　ｔ−ＴＰ２　
）、期間１ＰにおけるＣ１への供給電流ＩＸは充電期間
Ｔρ１は振幅＋Ｉ。

εＴのパルス電流となり放電期間ＴＰ２は振幅−ＩＯＥ
Ｔのパルス電流となる。

第９図は水平画像位相調整ボリューム■Ｒ１を動かして
電流ΔＩ　ｏｆｆを与えた場合（△Ｉ　ｏｆｆ〜０）に
おけるフライバックパルスとＡＰＣ用基準基準パルス相
関係を示すもので、ＤＣオフセット電流ΔＩ　ｏｆｆが
Ｃ１に流入するために、フライバックパルス期間Ｔｐに
おける電流ｌｘの０１への充電期間Ｔｐ１は放電期間Ｔ
ρ２より短かくなる。

この場合においても、水平画像が安定した状態では１水
平周期Ｔ）ＩでのＣ１への充放電電荷量が等しいことに
より、次式が成立する。

ＩＤＥＴＸＴＰＩ＋ΔＩｏｎ　ｘ　（ＴＨ−ＴＰ　２　
）−（ＩＤＥＴ−ΔＩｏｆｔ　）　ＸＴＰ　２、’、Ｉ
ＣＥＴ　　（ＴＰ２−Ｔｐｓ　）−八ｌ０ＨＸＴＨ・・
・（１） ここで、Ｔｐ　１−ＴＰ　２の時、水平画像位相のセン
ターであるとすると、水平画像位相変化幅ΔφＳは（１
）式を用いて、 Δφ５＝ａ　　Ｔｐｓ−”ｒρ２ となる。ただし、ΔφＳの極性が正の時、水平画像は右
方向ヘシフトするものとする。

従って、水平画像位相調整ボリュームＶ　Ｒｔを変化さ
せ、ＤＣオフセット電流ΔＩ　ｏｒｒを制御することで
、水平画像を任意に（但し、水平画像の最大変化幅は±
Ｔｐ／２である）設定することができる。

上記の（２）式のように、水平画像位相変化幅ΔφＳは
位相検波電流ｌ０ＥＴとＤＣオフセット電流ΔＩｏＨの
比によって決定する。

ところで、水平出力パルスが出力されてからフライバッ
クパルスが出力されるまでの時間Ｔ　ｓｔｇは飽和トラ
ンジスタのストレージタイムなどで決定されるため、温
度により変動する。このため、これを補正するように検
波出力電圧ＶｃＧＵ度で変動する。すると、抵抗Ｒ４を
流れるＯＣオフヒット電流△ｌ　ｏｆｆも温度で変動す
る。従って、位相検波電流１ｏε丁とＤＣオフセット電
流Δ１ｏｔｔの比も温度で変動するとになり、水平ｉｉ
！ｉｉｆ＆位相が温度で変動するという問題があった。

（発明が解決しようとする問題点） 上記の如く、従来の回路では、水平画像位相が温度で変
動するという問題があった。

そこで、本発明は調度変化に対して安定な水平画像位相
調整回路を提供することを目的とする。

［発明の構成コ （問題点を解決するための手段） 本発明は、ＡＰＣ用基準基準パルスライバックパルスと
を位相検波し、フィルタコンデンサに充放電を行ない、
このフィルタコンデンサ電圧により水平出力パルスの位
相を制御する水平画像位相調整回路において、位相検波
回路゛の検波電流を決定する定電流源と同一バイアス源
で駆動される別の定電流源の電流を、水平画像位相調整
制御電圧にて制御して前記フィルタコンデンサに供給し
、フィルタコンデンサへの充放電を制御する位相調整回
路を設する一方、この位相調整回路に対して温度補償さ
れた水平画像位相調整制御電圧を発生する制ｔ２ＩＩ電
圧発生回路を設りたしのである。

（作用） 本発明においては、位相検波回路に流れる位相検波電流
と位相調整回路に流れる調整用ＤＣオフレット電流は同
一バイアス源より得ているため、バイアス源に温度ドリ
フトを有してｂ１水平画像位相変化幅を決定する位相検
波電流とＤＣオフピッ１〜電流の比はほとんど変らない
ため、水平画像位相は温度によってほとんど変動しない
。しかも、水平画像位相調整制御１１電圧についても温
度補償されているので安定である。

（実施例） 以下、図面に示した実施例に基づいて本発明を説明する
。

第１図は本発明の一実施例の水平画像位相調整回路を示
す回路図である。

この図において、フライバックパルスは入力端子１１．
１２間に供給され、端子１２は基準電位ラインＧＮＤに
接続し、端子１１は差動対をなすトランジスタＱｙ　、
Ｑａの一方のトランジスタＱ／のベースに接続し、トラ
ンジスタＱｙ　、Ｑａの共通エミッタはトランジスタＱ
＋ｏのコレクタ・エミツタ路と抵抗Ｒ５を直列に介して
ラインＧＮＤに接続している。また、トランジスタＱ８
のベースはトランジスタＱ９のベースに接続し、トラン
ジスタＱ８のコレクタは直列電源ラインＶｃｃに接続し
、トランジスタＱａ　、Ｑ９のベースは共に直流電源Ｖ
１に接続しており、トランジスタＱ９のエミッタはトラ
ンジスタＱｕのコレクタ・エミツタ路と抵抗Ｒ６に直列
に介してラインＧＮＤに接続し、トランジスタＱ＋ｏ、
Ｑｔ１のベースは共に直流電源ｖ２に接続している。Ａ
ＰＣ用基準基準パルス力端子１３．１４間に供給され、
端子１３は差動対をなすトランジスタＱ１２．Ｑ１３の
一方のトランジスタＱ１２のベースに接続し、端子１４
はトランジスタ０１３のベースに接続し、トランジスタ
Ｑ１２．Ｑ１３の共通エミッタはトランジスタＱ７のコ
レクタに接続している。水平画像位相調整制御電圧△Ｖ
　Ｏｆｆは入力端子１５．１６間に供給され、端子１５
は差動対をなすトランジスタＱ１４．ＱＩＳの一方のト
ランジスタＱ＋ｓのベースに接続し、端子１６はトラン
ジスタＱ１４のベースに接続し、トランジスタＱ＋＋、
Ｑｔｓの共通エミッタはトランジスタＱ９のコレクタに
接続している。そして、トランジスタＱ１４のコレクタ
はトランジスタＱ１２のコレクタと共にトランジスタＱ
ＩＧのコレクタに接続し、トランジスタＱ１５のコ１／
クタはトランジスタＱ１３のコレクタと共にトランジス
タＱｔａのコレクタに接続している。上記トランジスタ
Ｑ９．Ｑｌｌ　、　Ｑ　１４　、　Ｑ　ｔｓと抵抗Ｒ６
は水平画像位相調整手段を構成している。−上記トラン
ジスタＱ１ｓ、ＱｔａはトランジスタＱ１７．抵抗Ｒｙ
、Ｒｓと共にカレントミラー回路を構成している。即ち
、トランジスタＱｚａのベースはトランジスタＱｔｓの
コレクタに接続し、トランジスタ０１Ｂのエミッタはト
ランジスタＱ１７のコレクタに接続し、トランジスタ０
１６、Ｑ１７の各ベースは共通に接続し、トランジスタ
Ｑ１７のコレクタとベース聞を接続し、トランジスタＱ
１１３．Ｑ１７の各エミッタは抵抗Ｒ７，Ｒ８を介して
直流電源ラインＶ　ｃｃに接続している。そして、上記
トランジスタ０１３のコレクタ（即ちトランジスタＱ１
５のコレクタ）は外部端子Ｔに接続する一方水平出力パ
ルス位相回路１７の入力端子に接続している。外部端子
下はフィルタコンデンサＣ２を介してアース点に接続し
ている。

上記構成において、トランジスタＱ７のベースにはフラ
イバックパルスが印加されており、フライバックパルス
期間Ｔｐは差動対をなすトランジスタＱ８のベース電位
ｖ１よりトランジスタＱ７のベース電位が高くなるため
、トランジスタＱ＋。

と抵抗Ｒ５にて流れる位相検波用の定電流Ｉ　ＧＥＴは
トランジスタＱ７を通してトランジスタＱ１２゜Ｑ１３
から成る差動対へ供給され位相検波が行なわれる。即ち
、トランジスタＱ１２のベース電位がトランジスタＱ１
３のベース電位よりも高い場合（フライバックパルスの
位相がＡＰＣ用基準基準パルス相より進んだ場合）、ト
ランジスタＱ７のコレクタ電流Ｉ　ＧＥＴはトランジス
タＱ１２を通して抵抗Ｒ；／、Ｒ８及びトランジスタＱ
Ｃｓ〜Ｑ＋ａから成るカレントミラー回路に流れ、フィ
ルタコンデンサＣ２に充電が行なわれる。これによって
、トランジスタＱ１３のコレクタ電圧Ｖｃを上昇さぜ水
平出力パルスの位相を遅らせ、結果としてフライバック
パルスｂｕれ帰還がかかる。一方、トランジスタ０１３
のベース電位がトランジスタＱ１２のベース電位よりも
高い場合（フライバックパルスの位相がＡＰＣ用基準基
準パルス相より遅れた場合）、トランジスタＱ７のコレ
クタ電流ＩＤＥ’ｒはトランジスタ０１３を通して流れ
、フィルタコンデンサーＣ２から放電が行なわれる。こ
れによって、トランジスタＱ１ａのコレクタ電圧Ｖｃを
降下さけ、水平出力パルスの位相を進まＶ１結果として
フライバックパルスも進み帰還がかかる。

次に、水平画像位相調整手段の動作について説明する。

トランジスタＱｎと抵抗Ｒ６にて流れる定電流△ｌｏｇ
’　はトランジスタＱ９を通しで水平画像位相制御用の
差動回路を構成するトランジスタＱ１４、ＱＩＳの共通
エミッタに供給される。トランジスタＱ１＋、ＱＩＳの
ベース間には水平画像位相調整制御ｉＩｌ電圧ΔＶ　ｏ
ｆｆが印加される。但し、トラジスタＱ１４のコレクタ
電流Δ）ｏＨｌとトランジスタＱ１５のコレクタ電流Δ
１ｏＨ２の比が湿度で変化しないように制御電圧ΔＶ　
ｏｆｆは温度補償されているものとする。この制ｗＪｆ
ｆｉ圧ΔＶＯｆｆを発生する回路については後述する（
第４図）。トランジスタＱ１牛のコレクタ電流△１ｏＮ
１　と同じ電流が、抵抗Ｒ７、Ｒ８及びトランジスタ０
１６〜Ｑｔａから成るカレントミラー回路によってトラ
ンジスタ０１８のコレクタに流れ、フィルタコンデンサ
Ｃ２を充電すると共にトランジスタＱ１５に供給される
。

従って、フィルタコンデンサＣ２へ供給されるＤＣオフ
セット電流△ＩＯ［ｒはΔｌ０ｆｆ１とΔ■Ｏｆ「２の
差となる。ここで、ΔＩｏｆｆ：Δｌ０ｆｆ２＝ｎ：１
とすると、Δ１ｏｆｆ１＝ｎ・△ｌ０ｒｆ２となり、 ΔＩ　ｏｆｆ　−△ｌ０ｆｆｔ　　−ΔＩｏｆｆｍ＝（
ｎ−１）−ΔＩ　ｏＨ２−（３） また、Δ１０ｒｒ　’　＝Δｌ０ｆｆ　ｔ　＋△Ｉｏｆ
ｆ　２　”Ｑアから、 ΔＩｏｆｆ　’　＝　（ｎ＋１　）　・Ｉｏｒｆ　２　
・（４）（３）　、　（４）式より よって、水平画像位相変化幅△φＳは、（２）。

（５）式より ここで、Ｒｓ＝Ｒｓならば、Δ１ｏｆｆ　’　＝　Ｉｏ
　ＥＴであるから、 （７）式より、コレクタ電流比ｎが一定ならば、水平画
像位相は湿度変動しないことになる。

第２図本発明の他の実施例を示り回路図である。

第２図中、第１図と対応する部分には同符号を付しであ
る。

この図においては、トランジスタＱ７　、Ｑ９のエミッ
タを共通に接続しその共通エミッタを電流ＩＤＥＴの定
電流ｔｉｉ１８に接続し、第１図にお（プるＩＤＥＴ＝
ΔＩｏｒｆ′の場合に対応した構成としたものである。

フライバックパルスがトランジスタＱ７のベースに入力
されている期間ＴｐにおけるトランジスタＱＩ２．０１
３の位相検波動作（フィルタコンデンサＣ２への充放電
動作）は第１図の場合と同様である。この回路では、位
相検波電流ｌ０ＥＴを、フライバックパルスの期間Ｔｐ
外でフィルタコンデンサＣ２に対し充放電制御してＤＣ
オフセット電流ΔＩ　Ｏｆｆを与えるようにしている。

このとぎのコンデンサＣ２への充放電波形（電流Ｉｘ）
は第°３図に示すようになる。第３図に示ずように、コ
ンデンサＣ２に対しＤＣオフセット電流ΔＩｏｆｆが与
えられるために、フライ、バックパルス期間Ｔｐにおけ
る電流ＥｘのＣ２への充電期間Ｔｐ１　（即ちフライバ
ックパルスの位相がＡＰＣ用基準基準パルスして進んで
いる期間）は放電期間ＴＰ２（即ちフライバックパルス
の位相がＡ　Ｐ　ＣＪｉｌ　基準パルスに対して遅れて
いる期間）よりも短かくなる。従って、ＤＣオフセット
電電流計Ｏｒ［を制御することで、水平画像位相を調整
できる。

次に、第１図の回路の場合と同様に、水平画像位相変化
幅△φＳを求める。

Ｃ２への充放電雷荷舟が等しいことににす、’ｒｐ　１
・ｆｏｅ　ｒ　＋　（１−）１−Ｔｐ　）　・△Ｉ　ｏ
ｆｆ＝Ｔｐ２　°ＩＤＥＴ ［Ｄ　Ｅ　Ｔ　　（Ｔｐ　１．−Ｔｐ２）＝−（ＴＨ−
Ｔｐ　）　−Δｌ０ｒｒ　　　　　　、、・（８）また
、Δｌ０ｆｆｔ：ΔｒｏＲ２−ｎ　：　１とし、△１ｏ
ｆｒ’＝Ｉｏｃｔと（５）式より、従って、（８）　、
　（９）式を用いて△φＳを求めると、 （１０）式より、コレクタ電流比ｎが一定ならば、第２
図の場合も水平画面位相は温麿変動しないことになる。

第４図は上記水平画像位相調整料ｍ電圧へＶｏｆｆを発
生する回路の一実施例を示す回路図で、直流電源ライン
■■と基準電位ラインＧＮＤ間に水平画像位相調整ボリ
ュームＶ　Ｒ４１が接続し、その摺動端はトランジスタ
Ｑ４４のベースに接続しており、トランジスタＱ４４の
エミッタは抵抗Ｒ４１を介してトランジスタＱ４１のエ
ミッタに接続し、トランジスタＱ４３のベースは直流電
源Ｖ３に接続し、トランジスタＱ４．！１．Ｑ４４はそ
れぞれ電流源１４１゜１４２に接続している。更に、ト
ランジスタＱ４３゜′Ｑ４４のコレクタはそれぞれ出力
トランジスタＱ４１゜Ｑ　４２のエミッタに接続し、ト
ランジスタＱ４１．Ｑ軽のコレクタは共に直流電源ライ
ン■■に接続し、トランジスタＱ４１．Ｑ４２のベース
は共に直流ｒＴｒｉ源■ヰに接続している。そして、出
力トランジスタＱ４１．０４２の各エミッタに接続した
出力端子１６Ａ、１５Ａから水平画像位相調整制御°電
圧Δ■Ｏｆｆ出力するようにしている。

次に、第４図に示すような回路を用いて水平画像位相制
御電圧へＶｏＨを差動トランジスタＱ１４゜Ｑ　１５の
ベース間に印加した場合に、各コレクタ電流Δ１ｏｆｆ
１．Δ１ｏＨ２の比が潟麿で変化しないことを第５図の
回路図を用いて説明する。

第５図はその基本原理を示すための図で、トランジスタ
Ｑｓ１．Ｑｓ２がそれぞれ第４図の出力トランジスタＱ
４１．０４２に対応しており、トランジスタＱＳ４．Ｑ
ＳＳが第１図又は第２図の差動トランジスタＱ１４．Ｑ
ＩＳに対応している。また、電流源■５１、ＩＳ２が第
４図の電流源１４１．Ｉ４２に対応し、直Ｆｔｔ源■５
が第４図の電源Ｖ４に対応しており、電流源［５３が第
１図又は第２図の電流源ｒｏｅ丁（＝△１ｏｆｆ’　　
）　Ｉ、一対応し、］レクタ電流Ｉ５４゜Ｉ　ｓｓが第
１図又は第２図のコレクタ電流Δｌ　ｏｆｆｌ、△）ｏ
Ｈ２に対応している。

第５図で、差動対の一方のトランジスタＱ　ｓｓのベー
ス″電圧ＶＱ５５Ｂを求めると、 但し、Ｉｓはトランジスタの飽和電流、ｑは電子の電画
間、ｋはボルツマン定数、■は絶対温度である。

同様に、トランジスタＱ　５４のベース電圧ＶＱ５４８
を求めると、 よって、トランジスタＱＳ５．０５４のベース間電圧Ｖ
　ｓｓ　−ｓ牛Ｂは（１１）、　（１２）式を用いて、
ＶＳ５５４８　＝　Ｖａ　ｓｓｓ　　Ｖａ５４Ｂまた、
トランジスタＱ　ｓｓのベース・エミック問電汁Ｖ　８
１Ｅ　５５を求めると、 同様に、トランジスタＱ　５４のベース・エミッタ間電
圧Ｖ　８Ｃ５４を求めると、 よって、トランジスタＱ５５．Ｑ５４のベース・エミッ
タ間電圧の差は（１４）、　（１５）を用いて、・・・
（１６） ここで、（１３）、　（１６）式は同等であるので、（
１７）式より、水平画像位相調整制御電圧ΔｖＯ［「を
出力するトランジスタＱＳ１．Ｑ５２に流す電流比（Ｉ
ｓ２／ｌ５ｔ）が一定ならば、△Ｖｏｆｆが供給される
差動トランジスタＱＳ４．ＱＳ５の゛電流比（Ｉｓｓ／
１５４）も一定となる。

従って、第４図の回路を用いて水平画像位相制御電圧△
Ｖ　ｏｆｆを供給ずれば、温度変化に対して安定である
ことが分かる。。

［発明の効果］ 以上述べたように本発明によれば、簡単な回路構成で、
集積回路化に適し温度変化に対しても安定な水平画像位
相調整回路を実現することが可能となる。

【図面の簡単な説明】

第１図は本発明の水平画像位相調整回路に係る一実施例
を示す回路図、第２図は本発明の他の実施例を示ず回路
図、第３図は第２図の回路動作を説明する波形図、第４
図は水平画像位相調整制御電圧発生回路の一実施例を示
す回路図、第５図は第４図の回路動作の基本原理を説明
する回路図、第６図は一般的なテレビジョン受像機にお
ける二重ＡＦＣ方式の水平偏向回路を示寸ブロック図、
第７図は従来の水平画像位相調整回路を示す回路図、第
８図及び第９図は第７図の回路動作を説明する波形図で
ある。 １１．１２・・・フライバックパルス入力端子、１３．
１４・・・ＡＰＣ用基準基準パルス入力端子５．１６・
・・水平画像位相調整制御ｔｌＩ電圧入力端子、 Ｑ７〜Ｑ１ａ、Ｑ牛１〜Ｑ４４・・・トランジスタ、Ｒ
５−Ｒ８，Ｒ４１・・・抵抗、 Ｃ２・・・フィルタコンデンサ、 ＶＲ４ビ・・水平画像位相調整ボリューム、■１〜ｖ４
・・・直流バイアス源。 １ｇ” パ・パ゛７、パ 代理人　　弁理士　　伊　　藤　　　進　１１、第４図 第５図 第８図

Claims (2)

【特許請求の範囲】
1. （１）エミッタを共通に接続しベース間に水平発振回路
   からの基準パルスが第１の入力として供給される第１、
   第２のトランジスタと、この第１、第２のトランジスタ
   の共通エミッタにコレクタを接続しベースにフライバッ
   クパルスが第２の入力として供給される第３のトランジ
   スタと、この第３のトランジスタと差動対をなしベース
   に一定直流電圧を与えコレクタを電圧源に接続した第４
   のトランジスタとを有し、かつ前記第１、第２のトラン
   ジスタのコレクタにカレントミラーの定電流回路を接続
   し、前記第３、第４のトランジスタの共通エミッタに位
   相検波電流を決定する第１の定電流源を接続し、前記第
   ２のトランジスタのコレクタに接続したフィルタコンデ
   ンサに対し充放電を行ない、位相検波電圧を得る位相検
   波回路と、前記第１、第２のトランジスタのコレクタに
   それぞれ各コレクタを接続し各エミッタを共通に接続し
   ベース間に水平画像位相調整制御電圧が供給される第５
   、第６のトランジスタと、この第５、第６のトランジス
   タの共通エミッタにコレクタを接続しベースに前記第４
   のトランジスタのベース電圧と同じ一定直流電圧を与え
   エミッタを前記第１の定電流源と同一の直流バイアスで
   駆動される第２の定電流源に接続した第７のトランジス
   タを有し、前記水平画像位相調整制御電圧によって前記
   フィルタコンデンサに対する充放電を制御し、水平画像
   位相を調整可能にする位相調整回路と、前記水平画像位
   相調整制御電圧を発生し、この電圧が供給される前記第
   ５、第６のトランジスタのコレクタ電流比が温度で変化
   しないように温度補償された水平画像位相調整制御電圧
   を発生する制御電圧発生回路とを具備したことを特徴と
   する水平画像位相調整回路。
2. （２）前記制御電圧発生回路は、互いのベースに同一の
   直流バイアスが供給され、各コレクタを電圧源に接続し
   た第８、第９のトランジスタと、各コレクタをそれぞれ
   前記第８、第９のトランジスタのエミッタに接続した第
   １０、第１１のトランジスタを有し、この第１０、第１
   １のトランジスタのエミッタ間を結合し、第１０のトラ
   ンジスタのベースには一定の直流電圧を与え、第１１の
   トランジスタのベースには調整ボリュームによる調整電
   圧を与え、かつ第１０、第１１のトランジスタのエミッ
   タに電流源を接続し、第１０、第１１のトランジスタの
   コレクタ間に水平画像位相調整制御電圧を出力する差動
   アンプとから構成したことを特徴とする特許請求の範囲
   第１項記載の水平画像位相調整回路。