JP3288814B2 - 可変周波数発振回路 - Google Patents
可変周波数発振回路Info
- Publication number
- JP3288814B2 JP3288814B2 JP18885393A JP18885393A JP3288814B2 JP 3288814 B2 JP3288814 B2 JP 3288814B2 JP 18885393 A JP18885393 A JP 18885393A JP 18885393 A JP18885393 A JP 18885393A JP 3288814 B2 JP3288814 B2 JP 3288814B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばＰＬＬ(Phase
Locked Loop) 回路に適用される電子的に発振周波数を
制御することが可能な可変周波数発振回路に関する。
Locked Loop) 回路に適用される電子的に発振周波数を
制御することが可能な可変周波数発振回路に関する。
【０００２】
【従来の技術】図７は、従来の可変周波数発振回路を示
すものである。この回路はコンデンサＣ１の両端間電圧
が図８に示すように変化するものである。しかし、この
回路の場合、電源電圧Ｖccと接地間に２ＶBE（トランジ
スタのベース・エミッタ間電圧）以上の電圧を必要とす
るため、電源Ｖccが１Ｖ以下の低電圧では動作すること
ができないものであった。そこで、低電圧で動作可能な
可変周波数発振回路が開発されている。
すものである。この回路はコンデンサＣ１の両端間電圧
が図８に示すように変化するものである。しかし、この
回路の場合、電源電圧Ｖccと接地間に２ＶBE（トランジ
スタのベース・エミッタ間電圧）以上の電圧を必要とす
るため、電源Ｖccが１Ｖ以下の低電圧では動作すること
ができないものであった。そこで、低電圧で動作可能な
可変周波数発振回路が開発されている。
【０００３】図９は、特開昭６２−１８８２４３号に開
示されている本願出願人が開発した１Ｖ以下の低電源電
圧で動作する可変周波数発振回路を示すものである。同
図において、定電流源１０とトランジスタＱ１１、Ｑ１
２、Ｑ１３からなるカレントミラー回路は定電流源１１
を構成し、定電流源１０とトランジスタＱ１１、Ｑ１
２、Ｑ１４、Ｑ１５からなるカレントミラー回路は定電
流源１２を構成している。また、定電流源１０とトラン
ジスタＱ１１、Ｑ１２、Ｑ１４、Ｑ１６からなるカレン
トミラー回路は定電流源１３を構成している。さらに、
定電流源１４とトランジスタＱ１７、Ｑ１８からなるカ
レントミラー回路は定電流源１５を構成している。
示されている本願出願人が開発した１Ｖ以下の低電源電
圧で動作する可変周波数発振回路を示すものである。同
図において、定電流源１０とトランジスタＱ１１、Ｑ１
２、Ｑ１３からなるカレントミラー回路は定電流源１１
を構成し、定電流源１０とトランジスタＱ１１、Ｑ１
２、Ｑ１４、Ｑ１５からなるカレントミラー回路は定電
流源１２を構成している。また、定電流源１０とトラン
ジスタＱ１１、Ｑ１２、Ｑ１４、Ｑ１６からなるカレン
トミラー回路は定電流源１３を構成している。さらに、
定電流源１４とトランジスタＱ１７、Ｑ１８からなるカ
レントミラー回路は定電流源１５を構成している。
【０００４】トランジスタＱ１０のベースは前記トラン
ジスタＱ１３のコレクタに接続されるとともに、コンデ
ンサＣ１０を介して接地されている。このトランジスタ
Ｑ１０のエミッタは接地され、コレクタは前記トランジ
スタＱ１６、Ｑ１８のコレクタに接続されるとともに、
トランジスタＱ１９のベースに接続されている。このト
ランジスタＱ１９のエミッタは電源Ｖccが供給される電
源端子１６に接続され、コレクタは前記トランジスタＱ
１２、Ｑ１４のコレクタに接続されている。
ジスタＱ１３のコレクタに接続されるとともに、コンデ
ンサＣ１０を介して接地されている。このトランジスタ
Ｑ１０のエミッタは接地され、コレクタは前記トランジ
スタＱ１６、Ｑ１８のコレクタに接続されるとともに、
トランジスタＱ１９のベースに接続されている。このト
ランジスタＱ１９のエミッタは電源Ｖccが供給される電
源端子１６に接続され、コレクタは前記トランジスタＱ
１２、Ｑ１４のコレクタに接続されている。
【０００５】図１０は、トランジスタＱ１０のベースと
コンデンサＣ１０の接続ノードＰにおける電位変化を示
すものである。この接続ノードＰの電位はＶ１〜Ｖ２ま
で変化する。すなわち、接続ノードＰの電位が低く、ト
ランジスタＱ１０のコレクタ電流が定電流源１３の出力
電流Ｉ１３より少ない場合、トランジスタＱ１９はオフ
状態となる。すると、コンデンサＣ１０には定電流源１
２の出力電流Ｉ１２から定電流源１１の出力電流Ｉ１１
を差引いた電流で充電され、前記接続ノードＰの電位が
上昇する。この時の電位Ｖ１はトランジスタの逆飽和電
流をＩs とし、定電流源１５の出力電流Ｉ１５とした場
合、 Ｖ１＝ＶT ｌｎ｛ (Ｉ１３＋Ｉ１５) ／Ｉs ｝ …（１） となる。但し、ＶT は熱電圧であり、ｋをボルツマン定
数、Ｔを絶対温度、ｑを電子の電荷とした場合、ＶT ＝
ｋＴ／ｑで示されるものである。
コンデンサＣ１０の接続ノードＰにおける電位変化を示
すものである。この接続ノードＰの電位はＶ１〜Ｖ２ま
で変化する。すなわち、接続ノードＰの電位が低く、ト
ランジスタＱ１０のコレクタ電流が定電流源１３の出力
電流Ｉ１３より少ない場合、トランジスタＱ１９はオフ
状態となる。すると、コンデンサＣ１０には定電流源１
２の出力電流Ｉ１２から定電流源１１の出力電流Ｉ１１
を差引いた電流で充電され、前記接続ノードＰの電位が
上昇する。この時の電位Ｖ１はトランジスタの逆飽和電
流をＩs とし、定電流源１５の出力電流Ｉ１５とした場
合、 Ｖ１＝ＶT ｌｎ｛ (Ｉ１３＋Ｉ１５) ／Ｉs ｝ …（１） となる。但し、ＶT は熱電圧であり、ｋをボルツマン定
数、Ｔを絶対温度、ｑを電子の電荷とした場合、ＶT ＝
ｋＴ／ｑで示されるものである。
【０００６】接続ノードＰの電位が高くなり、トランジ
スタＱ１０のコレクタ電流が定電流源１３、１５の出力
電流Ｉ１３、Ｉ１５の合成電流Ｉ１３＋Ｉ１５よりも大
きくなると、トランジスタＱ１９がオン状態となり、定
電流源１２、１５が遮断される。このため、コンデンサ
Ｃ１０は定電流源１１の出力電流Ｉ１１として放電さ
れ、接続ノードＰの電位が低下する。
スタＱ１０のコレクタ電流が定電流源１３、１５の出力
電流Ｉ１３、Ｉ１５の合成電流Ｉ１３＋Ｉ１５よりも大
きくなると、トランジスタＱ１９がオン状態となり、定
電流源１２、１５が遮断される。このため、コンデンサ
Ｃ１０は定電流源１１の出力電流Ｉ１１として放電さ
れ、接続ノードＰの電位が低下する。
【０００７】この状態で、コンデンサＣ１０の放電が続
き、トランジスタＱ１０のコレクタ電流が定電流源１３
の出力電流Ｉ１３よりも小さくなると、トランジスタＱ
１９はオフ状態となる。この時の電位Ｖ２は、 Ｖ２＝ＶT ｌｎ (Ｉ１３／Ｉs ) …（２） となる。すると、コンデンサＣ１０は再び充電が開始さ
れ、以下、上記の動作が繰り返されることにより発振動
作が持続する。
き、トランジスタＱ１０のコレクタ電流が定電流源１３
の出力電流Ｉ１３よりも小さくなると、トランジスタＱ
１９はオフ状態となる。この時の電位Ｖ２は、 Ｖ２＝ＶT ｌｎ (Ｉ１３／Ｉs ) …（２） となる。すると、コンデンサＣ１０は再び充電が開始さ
れ、以下、上記の動作が繰り返されることにより発振動
作が持続する。
【０００８】接続ノードＰの電位は、図１０に示すよう
に、最大値Ｖ１、最小値Ｖ２の三角波となり、その電圧
振幅ΔＶは ΔＶ＝Ｖ１−Ｖ２ ＝ＶT ｌｎ｛ (Ｉ１３＋Ｉ１５) ／Ｉ１３｝ …（３） となり、その周期Ｔは、Ｔ＝２ΔＶＣ１０／Ｉ１１とな
る。
に、最大値Ｖ１、最小値Ｖ２の三角波となり、その電圧
振幅ΔＶは ΔＶ＝Ｖ１−Ｖ２ ＝ＶT ｌｎ｛ (Ｉ１３＋Ｉ１５) ／Ｉ１３｝ …（３） となり、その周期Ｔは、Ｔ＝２ΔＶＣ１０／Ｉ１１とな
る。
【０００９】
【発明が解決しようとする課題】上記可変周波数発振回
路は、電源電圧と接地間に実質的なトランジスタの動作
に必要なベース・エミッタ間電圧ＶBEが１段しか存在し
ない。このため、0.9 Ｖ程度の低い電源電圧によって動
作させることが可能である。しかし、発振波形としての
三角波の電圧振幅はトランジスタＱ１０のベース電圧、
すなわち、ベース・エミッタ間電圧の変化によって決定
されるため、発振波形の振幅が小さくなる。このため、
低い周波数で発振させるためには、上記した周期Ｔの式
より、コンデンサの容量を大きくする必要があり、コン
デンサを含めて集積回路化することが困難なものであっ
た。
路は、電源電圧と接地間に実質的なトランジスタの動作
に必要なベース・エミッタ間電圧ＶBEが１段しか存在し
ない。このため、0.9 Ｖ程度の低い電源電圧によって動
作させることが可能である。しかし、発振波形としての
三角波の電圧振幅はトランジスタＱ１０のベース電圧、
すなわち、ベース・エミッタ間電圧の変化によって決定
されるため、発振波形の振幅が小さくなる。このため、
低い周波数で発振させるためには、上記した周期Ｔの式
より、コンデンサの容量を大きくする必要があり、コン
デンサを含めて集積回路化することが困難なものであっ
た。
【００１０】この発明は、上記課題を解決するものであ
り、その目的とするところは、低電源電圧によって動作
可能であり、しかも、小容量のコンデンサによって低い
周波数の発振が可能であり、集積回路化に適した可変周
波数発振回路を提供しようとするものである。
り、その目的とするところは、低電源電圧によって動作
可能であり、しかも、小容量のコンデンサによって低い
周波数の発振が可能であり、集積回路化に適した可変周
波数発振回路を提供しようとするものである。
【００１１】
【課題を解決するための手段】この発明は、反転増幅器
とコンデンサとからなる積分器と、前記積分器に発振周
波数を制御するための制御電流を供給する電流量を変化
可能な第１の定電流源と、前記積分器の出力端に一端が
接続された抵抗と、この抵抗の他端に接続された第２の
定電流源と、前記抵抗の他端にベースおよびコレクタが
接続され、前記第２の定電流源の出力電流から前記抵抗
に流れる電流を差し引いた電流が前記コレクタに流れる
第１のトランジスタと、前記第１のトランジスタとベー
スが共通接続され、第１のトランジスタのコレクタ電流
に比例したコレクタ電流が流れる第２のトランジスタ
と、前記第２のトランジスタのコレクタに電流を供給す
る電流量を変化可能な第３の定電流源と、前記第２のト
ランジスタのコレクタ電流と第３の定電流源の出力電流
との差に応じて、前記第１、第３の定電流源の電流量を
制御する制御信号を出力する制御手段と、前記制御信号
を発振出力として出力する出力端子とを具備している。
とコンデンサとからなる積分器と、前記積分器に発振周
波数を制御するための制御電流を供給する電流量を変化
可能な第１の定電流源と、前記積分器の出力端に一端が
接続された抵抗と、この抵抗の他端に接続された第２の
定電流源と、前記抵抗の他端にベースおよびコレクタが
接続され、前記第２の定電流源の出力電流から前記抵抗
に流れる電流を差し引いた電流が前記コレクタに流れる
第１のトランジスタと、前記第１のトランジスタとベー
スが共通接続され、第１のトランジスタのコレクタ電流
に比例したコレクタ電流が流れる第２のトランジスタ
と、前記第２のトランジスタのコレクタに電流を供給す
る電流量を変化可能な第３の定電流源と、前記第２のト
ランジスタのコレクタ電流と第３の定電流源の出力電流
との差に応じて、前記第１、第３の定電流源の電流量を
制御する制御信号を出力する制御手段と、前記制御信号
を発振出力として出力する出力端子とを具備している。
【００１２】
【作用】すなわち、この発明は、制御手段によって第２
のトランジスタのコレクタ電流と第３の定電流源の出力
電流との差に応じて、第１、第３の定電流源の電流量を
制御し、第１、第２の定電流源によって抵抗を介して積
分器を構成するコンデンサを充放電させている。したが
って、抵抗値や第１の定電流源の電流値を変えることに
より、小容量のコンデンサを使用して低い周波数の発振
が可能であり、しかも、コンデンサを小容量化できるた
め、集積回路に適しているものである。
のトランジスタのコレクタ電流と第３の定電流源の出力
電流との差に応じて、第１、第３の定電流源の電流量を
制御し、第１、第２の定電流源によって抵抗を介して積
分器を構成するコンデンサを充放電させている。したが
って、抵抗値や第１の定電流源の電流値を変えることに
より、小容量のコンデンサを使用して低い周波数の発振
が可能であり、しかも、コンデンサを小容量化できるた
め、集積回路に適しているものである。
【００１３】
【実施例】以下、この発明の実施例について、図面を参
照して説明する。図１は、この発明の第１の実施例を示
すものである。図１において、積分器ＩＮＴは反転増幅
器Ｅ２０と、この反転増幅器Ｅ２０の入出力端に接続さ
れたコンデンサＣ２０とによって構成されている。この
反転増幅器Ｅ２０の入力端はスイッチ回路２０、定電流
源２１を介して接地されるとともに、定電流源２２を介
して電源Ｖccが供給される電源端子２３に接続されてい
る。前記定電流源２２と定電流源２１の出力電流Ｉ２
２、Ｉ２１の関係は例えば１対２とされている。
照して説明する。図１は、この発明の第１の実施例を示
すものである。図１において、積分器ＩＮＴは反転増幅
器Ｅ２０と、この反転増幅器Ｅ２０の入出力端に接続さ
れたコンデンサＣ２０とによって構成されている。この
反転増幅器Ｅ２０の入力端はスイッチ回路２０、定電流
源２１を介して接地されるとともに、定電流源２２を介
して電源Ｖccが供給される電源端子２３に接続されてい
る。前記定電流源２２と定電流源２１の出力電流Ｉ２
２、Ｉ２１の関係は例えば１対２とされている。
【００１４】前記反転増幅器Ｅ２０の出力端は抵抗Ｒ２
０の一端に接続されている。この抵抗Ｒ２０の他端は、
ＮＰＮ型トランジスタＱ２０のベースおよびコレクタに
接続されるとともに、定電流源２４を介して前記電源端
子２３に接続されている。前記トランジスタＱ２０のエ
ミッタは接地され、ベースはＮＰＮ型トランジスタＱ２
１のベースと共通接続されている。これらトランジスタ
Ｑ２０、Ｑ２１はカレントミラー回路を構成している。
このトランジスタＱ２１のエミッタは接地され、コレク
タは定電流源２５を介して前記電源端子２３に接続され
るとともに、スイッチ回路２６および定電流源２７を介
して前記電源端子２３に接続されている。さらに、トラ
ンジスタＱ２１のコレクタはスイッチ制御回路２８を介
して出力端子２９に接続されている。
０の一端に接続されている。この抵抗Ｒ２０の他端は、
ＮＰＮ型トランジスタＱ２０のベースおよびコレクタに
接続されるとともに、定電流源２４を介して前記電源端
子２３に接続されている。前記トランジスタＱ２０のエ
ミッタは接地され、ベースはＮＰＮ型トランジスタＱ２
１のベースと共通接続されている。これらトランジスタ
Ｑ２０、Ｑ２１はカレントミラー回路を構成している。
このトランジスタＱ２１のエミッタは接地され、コレク
タは定電流源２５を介して前記電源端子２３に接続され
るとともに、スイッチ回路２６および定電流源２７を介
して前記電源端子２３に接続されている。さらに、トラ
ンジスタＱ２１のコレクタはスイッチ制御回路２８を介
して出力端子２９に接続されている。
【００１５】前記スイッチ制御回路２８は、トランジス
タＱ２１のコレクタ電流Ｉc(Q21)と、定電流源２５、２
７の出力電流Ｉ２５、Ｉ２７の加算値Ｉ２５＋Ｉ２７と
が（４）式に示す関係のとき、スイッチ回路２０、２６
をオフ状態とする制御信号を出力し、スイッチ回路２
０、２６をオフ状態とする。 Ｉc(Q21)＞Ｉ２５＋Ｉ２７ …（４） また、トランジスタＱ２１のコレクタ電流Ｉc(Q21)が定
電流源２５の出力電流Ｉ２５より小さくなった場合（Ｉ
c(Q21)＜Ｉ２５）、スイッチ回路２０、２６をオン状態
とする制御信号を出力し、スイッチ回路２０、２６をオ
ン状態とする。さらに、前記制御信号は、発振出力とし
て出力端子２９から出力される。
タＱ２１のコレクタ電流Ｉc(Q21)と、定電流源２５、２
７の出力電流Ｉ２５、Ｉ２７の加算値Ｉ２５＋Ｉ２７と
が（４）式に示す関係のとき、スイッチ回路２０、２６
をオフ状態とする制御信号を出力し、スイッチ回路２
０、２６をオフ状態とする。 Ｉc(Q21)＞Ｉ２５＋Ｉ２７ …（４） また、トランジスタＱ２１のコレクタ電流Ｉc(Q21)が定
電流源２５の出力電流Ｉ２５より小さくなった場合（Ｉ
c(Q21)＜Ｉ２５）、スイッチ回路２０、２６をオン状態
とする制御信号を出力し、スイッチ回路２０、２６をオ
ン状態とする。さらに、前記制御信号は、発振出力とし
て出力端子２９から出力される。
【００１６】上記構成において、抵抗Ｒ２０の一端と反
転増幅器Ｅ２０の接続ノードをＡ、抵抗Ｒ２０の他端と
トランジスタＱ２０のベースとの接続ノードをＢとして
動作について説明する。電源が投入され、電源端子２３
に直流電圧Ｖccが印加された直後、接続ノードＡの電位
は接地レベルとなっている。この時、接続ノードＢの電
位は接続ノードＡの電位よりも高いため、抵抗Ｒ２０に
は接続ノードＢから接続ノードＡ方向に電流ＩABが流れ
る。このとき、トランジスタＱ２０のコレクタ電流Ｉc
(Q20)は、定電流源２４の出力電流Ｉ２４から抵抗Ｒ２
０に流れる電流ＩABを差し引いた電流値Ｉ２４−ＩABと
なる。トランジスタＱ２０とトランジスタＱ２１はカレ
ントミラー回路を構成しているため、トランジスタＱ２
１のコレクタ電流Ｉc(Q21)は、トランジスタＱ２０のコ
レクタ電流Ｉc(Q20)と等しく、 Ｉc(Q21)＝Ｉ２４−ＩAB …（５） となり、Ｉc(Q21)＜Ｉ２５となるため、スイッチ制御回
路２８の作用によってスイッチ回路２０、２６が共にオ
ン状態となる。すると、積分器ＩＮＴにおいて、コンデ
ンサＣ２０は定電流源２２の出力電流Ｉ２２から定電流
源２１の出力電流Ｉ２１を差し引いた電流値Ｉ２２−Ｉ
２１で充電され、接続ノードＡの電位が上昇する。この
時、スイッチ回路２６がオン状態となっているため、定
電流源２５の出力電流Ｉ２５に定電流源２７の出力電流
Ｉ２７が加えられ、 Ｉc(Q21)＜Ｉ２５＋Ｉ２７ …（６） となることにより、スイッチ制御回路２８はスイッチ回
路２０、２６をオン状態とする制御信号を出力したまま
となる。
転増幅器Ｅ２０の接続ノードをＡ、抵抗Ｒ２０の他端と
トランジスタＱ２０のベースとの接続ノードをＢとして
動作について説明する。電源が投入され、電源端子２３
に直流電圧Ｖccが印加された直後、接続ノードＡの電位
は接地レベルとなっている。この時、接続ノードＢの電
位は接続ノードＡの電位よりも高いため、抵抗Ｒ２０に
は接続ノードＢから接続ノードＡ方向に電流ＩABが流れ
る。このとき、トランジスタＱ２０のコレクタ電流Ｉc
(Q20)は、定電流源２４の出力電流Ｉ２４から抵抗Ｒ２
０に流れる電流ＩABを差し引いた電流値Ｉ２４−ＩABと
なる。トランジスタＱ２０とトランジスタＱ２１はカレ
ントミラー回路を構成しているため、トランジスタＱ２
１のコレクタ電流Ｉc(Q21)は、トランジスタＱ２０のコ
レクタ電流Ｉc(Q20)と等しく、 Ｉc(Q21)＝Ｉ２４−ＩAB …（５） となり、Ｉc(Q21)＜Ｉ２５となるため、スイッチ制御回
路２８の作用によってスイッチ回路２０、２６が共にオ
ン状態となる。すると、積分器ＩＮＴにおいて、コンデ
ンサＣ２０は定電流源２２の出力電流Ｉ２２から定電流
源２１の出力電流Ｉ２１を差し引いた電流値Ｉ２２−Ｉ
２１で充電され、接続ノードＡの電位が上昇する。この
時、スイッチ回路２６がオン状態となっているため、定
電流源２５の出力電流Ｉ２５に定電流源２７の出力電流
Ｉ２７が加えられ、 Ｉc(Q21)＜Ｉ２５＋Ｉ２７ …（６） となることにより、スイッチ制御回路２８はスイッチ回
路２０、２６をオン状態とする制御信号を出力したまま
となる。
【００１７】この状態で接続ノードＡの電位が上昇し続
け、接続ノードＡとＢの電位が等しくなったとき抵抗Ｒ
２０には電流が流れなくなる。接続ノードＡの電位が接
続ノードＢの電位よりも高くなった瞬間に、トランジス
タＱ２１のコレクタ電流Ｉc(Q21)と定電流源２５、２７
の出力電流Ｉ２５、Ｉ２７の関係は Ｉc(Q21)＞Ｉ２５＋Ｉ２７ …（７） となり、スイッチ制御回路２８によってスイッチ回路２
０、２６がオフ状態とされる。すると、コンデンサＣ２
０は定電流源２１が遮断されているため、定電流源２２
の出力電流Ｉ２２と同一経路で放電される。これに伴い
接続ノードＡの電位が徐々に低下し、抵抗Ｒ２０には接
続ノードＢからＡに向かって電流ＩABが流れる。この
時、定電流源２７は遮断されているため、トランジスタ
Ｑ２１のコレクタ電流Ｉc(Q21)と定電流源２５の出力電
流Ｉ２５の関係は Ｉc(Q21)＞Ｉ２５＋０ …（８） となり、スイッチ制御回路２８はスイッチ回路２０、２
６をオフ状態とする制御信号を発生したままとなる。
け、接続ノードＡとＢの電位が等しくなったとき抵抗Ｒ
２０には電流が流れなくなる。接続ノードＡの電位が接
続ノードＢの電位よりも高くなった瞬間に、トランジス
タＱ２１のコレクタ電流Ｉc(Q21)と定電流源２５、２７
の出力電流Ｉ２５、Ｉ２７の関係は Ｉc(Q21)＞Ｉ２５＋Ｉ２７ …（７） となり、スイッチ制御回路２８によってスイッチ回路２
０、２６がオフ状態とされる。すると、コンデンサＣ２
０は定電流源２１が遮断されているため、定電流源２２
の出力電流Ｉ２２と同一経路で放電される。これに伴い
接続ノードＡの電位が徐々に低下し、抵抗Ｒ２０には接
続ノードＢからＡに向かって電流ＩABが流れる。この
時、定電流源２７は遮断されているため、トランジスタ
Ｑ２１のコレクタ電流Ｉc(Q21)と定電流源２５の出力電
流Ｉ２５の関係は Ｉc(Q21)＞Ｉ２５＋０ …（８） となり、スイッチ制御回路２８はスイッチ回路２０、２
６をオフ状態とする制御信号を発生したままとなる。
【００１８】この状態において、接続ノードＡの電位が
低下し続け、 Ｉc(Q21)＜Ｉ２５ …（９） となると、スイッチ制御回路２８によってスイッチ回路
２０、２６がオン状態とされ、コンデンサＣ２０の充電
が再び開始される。以下、同様の動作が繰り返され、発
振動作が持続される。
低下し続け、 Ｉc(Q21)＜Ｉ２５ …（９） となると、スイッチ制御回路２８によってスイッチ回路
２０、２６がオン状態とされ、コンデンサＣ２０の充電
が再び開始される。以下、同様の動作が繰り返され、発
振動作が持続される。
【００１９】上記実施例において、接続ノードＡの電位
は図２（ａ）に示すように、抵抗Ｒ２０に流れる電流Ｉ
ABの変化量であり、電流Ｉ２４−Ｉ２５と抵抗Ｒ２０と
によって発生する電圧降下を電圧振幅とした三角波とな
る。このため、抵抗Ｒ２０の抵抗値や定電流源２４、２
５の電流値を変えることにより、大きな振幅を取り出す
ことができる。また、三角波の周期Ｔは、 Ｔ＝２（Ｉ２４−Ｉ２５）Ｒ２０Ｃ２０／（Ｉ２１−Ｉ２２）…（１０） となる。したがって、抵抗Ｒ２０の抵抗値や定電流源２
４、２５、２１、２２の出力電流を変えることにより、
小容量のコンデンサＣ２０を使用して低い周波数の信号
を発振することができる。
は図２（ａ）に示すように、抵抗Ｒ２０に流れる電流Ｉ
ABの変化量であり、電流Ｉ２４−Ｉ２５と抵抗Ｒ２０と
によって発生する電圧降下を電圧振幅とした三角波とな
る。このため、抵抗Ｒ２０の抵抗値や定電流源２４、２
５の電流値を変えることにより、大きな振幅を取り出す
ことができる。また、三角波の周期Ｔは、 Ｔ＝２（Ｉ２４−Ｉ２５）Ｒ２０Ｃ２０／（Ｉ２１−Ｉ２２）…（１０） となる。したがって、抵抗Ｒ２０の抵抗値や定電流源２
４、２５、２１、２２の出力電流を変えることにより、
小容量のコンデンサＣ２０を使用して低い周波数の信号
を発振することができる。
【００２０】また、スイッチ制御回路２８から出力され
る制御信号は図２（ｂ）に示すように、ハイレベルでス
イッチ回路２０、２６をオフ状態とし、ローレベルでス
イッチ回路２０、２６をオン状態とするようになってお
り、この制御信号が発振出力として出力端子２９から取
り出される。この出力端子２９から出力される信号の周
期は、上記（１０）式から明らかなように、例えば定電
流源２１、２２の出力電流Ｉ２１、Ｉ２２を変化させる
ことにより変えることができる。
る制御信号は図２（ｂ）に示すように、ハイレベルでス
イッチ回路２０、２６をオフ状態とし、ローレベルでス
イッチ回路２０、２６をオン状態とするようになってお
り、この制御信号が発振出力として出力端子２９から取
り出される。この出力端子２９から出力される信号の周
期は、上記（１０）式から明らかなように、例えば定電
流源２１、２２の出力電流Ｉ２１、Ｉ２２を変化させる
ことにより変えることができる。
【００２１】また、図１に示す回路は、電源端子２３と
接地間に存在するトランジスタの動作に必要なベース・
エミッタ間電圧は１段のみとなっている。このため、0.
9 Ｖ程度の低い電源電圧によっても十分に動作させるこ
とが可能である。図３は、図１に示す回路を具体的に示
すものであり、図１と同一部分には同一符号を付す。図
３において、定電流源３０とトランジスタＱ３０、Ｑ３
１からなるカレントミラー回路によって前記定電流源２
２が構成され、トランジスタＱ３１のコレクタから出力
電流Ｉ２２が出力される。また、前記定電流源３０とト
ランジスタＱ３０、Ｑ３２からなるカレントミラー回路
およびトランジスタＱ３３、Ｑ３４からなるカレントミ
ラー回路によって前記定電流源２１が構成され、トラン
ジスタＱ３４のコレクタから出力電流Ｉ２１が出力され
る。前記トランジスタＱ３０、Ｑ３２からなるカレント
ミラー回路は前記定電流源３０の出力電流Ｉ３０の２倍
の電流を出力するように設定されている。
接地間に存在するトランジスタの動作に必要なベース・
エミッタ間電圧は１段のみとなっている。このため、0.
9 Ｖ程度の低い電源電圧によっても十分に動作させるこ
とが可能である。図３は、図１に示す回路を具体的に示
すものであり、図１と同一部分には同一符号を付す。図
３において、定電流源３０とトランジスタＱ３０、Ｑ３
１からなるカレントミラー回路によって前記定電流源２
２が構成され、トランジスタＱ３１のコレクタから出力
電流Ｉ２２が出力される。また、前記定電流源３０とト
ランジスタＱ３０、Ｑ３２からなるカレントミラー回路
およびトランジスタＱ３３、Ｑ３４からなるカレントミ
ラー回路によって前記定電流源２１が構成され、トラン
ジスタＱ３４のコレクタから出力電流Ｉ２１が出力され
る。前記トランジスタＱ３０、Ｑ３２からなるカレント
ミラー回路は前記定電流源３０の出力電流Ｉ３０の２倍
の電流を出力するように設定されている。
【００２２】また、積分器ＩＮＴは定電流源３１とトラ
ンジスタＱ３５、Ｑ３６からなるカレントミラー回路、
前記トランジスタＱ３６のコレクタにコレクタが接続さ
れたトランジスタＱ３７、およびこのトランジスタＱ３
７のコレクタ・ベース間に接続されたコンデンサＣ２０
によって構成されている。さらに、前記定電流源２４は
前記定電流源３１とトランジスタＱ３５、Ｑ３８からな
るカレントミラー回路によって構成され、トランジスタ
Ｑ３８のコレクタから出力電流Ｉ２４が出力される。
ンジスタＱ３５、Ｑ３６からなるカレントミラー回路、
前記トランジスタＱ３６のコレクタにコレクタが接続さ
れたトランジスタＱ３７、およびこのトランジスタＱ３
７のコレクタ・ベース間に接続されたコンデンサＣ２０
によって構成されている。さらに、前記定電流源２４は
前記定電流源３１とトランジスタＱ３５、Ｑ３８からな
るカレントミラー回路によって構成され、トランジスタ
Ｑ３８のコレクタから出力電流Ｉ２４が出力される。
【００２３】また、前記定電流源２５は定電流源３２と
トランジスタＱ３９、Ｑ４０からなるカレントミラー回
路によって構成され、トランジスタＱ３９のコレクタか
ら出力電流Ｉ２５が出力される。さらに、前記定電流源
２７は定電流源３３とトランジスタＱ４１、Ｑ４２から
なるカレントミラー回路、およびトランジスタＱ４３、
Ｑ４４からなるカレントミラー回路によって構成され、
トランジスタＱ４３のコレクタから出力電流Ｉ２７が出
力される。
トランジスタＱ３９、Ｑ４０からなるカレントミラー回
路によって構成され、トランジスタＱ３９のコレクタか
ら出力電流Ｉ２５が出力される。さらに、前記定電流源
２７は定電流源３３とトランジスタＱ４１、Ｑ４２から
なるカレントミラー回路、およびトランジスタＱ４３、
Ｑ４４からなるカレントミラー回路によって構成され、
トランジスタＱ４３のコレクタから出力電流Ｉ２７が出
力される。
【００２４】また、前記スイッチ回路２０は前記トラン
ジスタ３３と並列接続されたトランジスタＱ４５によっ
て構成され、前記スイッチ回路２６は前記トランジスタ
４２と並列接続されたトランジスタＱ４６によって構成
されている。さらに、前記スイッチ制御回路２８は、ト
ランジスタＱ４７と抵抗Ｒ３０、Ｒ３１によって構成さ
れている。前記トランジスタＱ４７のベースは前記トラ
ンジスタＱ２１、Ｑ３９、Ｑ４３のコレクタに接続さ
れ、エミッタは電源端子２３に接続され、コレクタは前
記出力端子２９および前記抵抗Ｒ３０、Ｒ３１の一端に
接続されている。抵抗Ｒ３０の他端はトランジスタＱ４
６のベースに接続され、Ｒ３１の他端はトランジスタＱ
４５のベースに接続されている。
ジスタ３３と並列接続されたトランジスタＱ４５によっ
て構成され、前記スイッチ回路２６は前記トランジスタ
４２と並列接続されたトランジスタＱ４６によって構成
されている。さらに、前記スイッチ制御回路２８は、ト
ランジスタＱ４７と抵抗Ｒ３０、Ｒ３１によって構成さ
れている。前記トランジスタＱ４７のベースは前記トラ
ンジスタＱ２１、Ｑ３９、Ｑ４３のコレクタに接続さ
れ、エミッタは電源端子２３に接続され、コレクタは前
記出力端子２９および前記抵抗Ｒ３０、Ｒ３１の一端に
接続されている。抵抗Ｒ３０の他端はトランジスタＱ４
６のベースに接続され、Ｒ３１の他端はトランジスタＱ
４５のベースに接続されている。
【００２５】図４は、この発明の第２の実施例を示すも
のであり、図３と同一部分には同一符号を付す。この実
施例は、出力端子２９から出力される発振出力と位相の
ずれた発振出力を別途出力させるものである。図４にお
いて、トランジスタＱ５０のベースは前記トランジスタ
Ｑ２１のベースに共通接続されている。このトランジス
タＱ５０のコレクタ電流Ic(Q50) はトランジスタＱ２１
のコレクタ電流Ic(Q21) と等しくされている。トランジ
スタＱ５０のエミッタは接地され、コレクタはトランジ
スタＱ５１のコレクタに接続されている。このトランジ
スタＱ５１のエミッタは電源端子２３に接続され、ベー
スはトランジスタＱ５２のベースに接続されている。こ
のトランジスタＱ５２のエミッタは電源端子２３に接続
され、コレクタは定電流源５０を介して接地されてい
る。前記トランジスタＱ５０のコレクタはトランジスタ
Ｑ５３のベースに接続されている。このトランジスタＱ
５３のエミッタは電源端子２３に接続され、コレクタは
出力端子５１に接続されるとともに、抵抗Ｒ５０を介し
て接地されている。
のであり、図３と同一部分には同一符号を付す。この実
施例は、出力端子２９から出力される発振出力と位相の
ずれた発振出力を別途出力させるものである。図４にお
いて、トランジスタＱ５０のベースは前記トランジスタ
Ｑ２１のベースに共通接続されている。このトランジス
タＱ５０のコレクタ電流Ic(Q50) はトランジスタＱ２１
のコレクタ電流Ic(Q21) と等しくされている。トランジ
スタＱ５０のエミッタは接地され、コレクタはトランジ
スタＱ５１のコレクタに接続されている。このトランジ
スタＱ５１のエミッタは電源端子２３に接続され、ベー
スはトランジスタＱ５２のベースに接続されている。こ
のトランジスタＱ５２のエミッタは電源端子２３に接続
され、コレクタは定電流源５０を介して接地されてい
る。前記トランジスタＱ５０のコレクタはトランジスタ
Ｑ５３のベースに接続されている。このトランジスタＱ
５３のエミッタは電源端子２３に接続され、コレクタは
出力端子５１に接続されるとともに、抵抗Ｒ５０を介し
て接地されている。
【００２６】前記トランジスタＱ５３は、トランジスタ
Ｑ５０のコレクタ電流Ic(Q50) 、すなわち、トランジス
タＱ２１のコレクタ電流Ic(Q21) とトランジスタＱ５１
のコレクタ電流Ｉ５０の関係が、 Ic(Q21) ＞Ｉ５０ となったときオン状態となる。
Ｑ５０のコレクタ電流Ic(Q50) 、すなわち、トランジス
タＱ２１のコレクタ電流Ic(Q21) とトランジスタＱ５１
のコレクタ電流Ｉ５０の関係が、 Ic(Q21) ＞Ｉ５０ となったときオン状態となる。
【００２７】ここで、トランジスタＱ２１のコレクタ電
流Ic(Q21) は、トランジスタＱ４７がオン状態となった
場合に最大値Ｉmax となり、 Ｉmax ＝Ｉ２５＋Ｉ２７ で示される。また、トランジスタＱ４７がオフ状態とな
った場合、最小値Ｉminとなり、 Ｉmin ＝Ｉ２５ で示される。図５（ａ）にトランジスタＱ２１のコレク
タ電流Ic(Q21) の変化を示す。
流Ic(Q21) は、トランジスタＱ４７がオン状態となった
場合に最大値Ｉmax となり、 Ｉmax ＝Ｉ２５＋Ｉ２７ で示される。また、トランジスタＱ４７がオフ状態とな
った場合、最小値Ｉminとなり、 Ｉmin ＝Ｉ２５ で示される。図５（ａ）にトランジスタＱ２１のコレク
タ電流Ic(Q21) の変化を示す。
【００２８】ここで、トランジスタＱ５１のコレクタ電
流Ｉ５０を、トランジスタＱ２１のコレクタ電流の最大
値Ｉmax と最小値Iminの中間の電流に設定すれば、トラ
ンジスタＱ５３のコレクタに接続されている出力端子５
１から、図５（ｂ）に示すように、出力端子２９から出
力される信号と９０°位相がずれた信号を出力すること
ができる。すなわち、定電流源５０の出力電流Ｉ５０
は、 Ｉ５０＝Ｉmin ＋{(Ｉmax −Ｉmin ) ／２} となっていればよいこととなる。
流Ｉ５０を、トランジスタＱ２１のコレクタ電流の最大
値Ｉmax と最小値Iminの中間の電流に設定すれば、トラ
ンジスタＱ５３のコレクタに接続されている出力端子５
１から、図５（ｂ）に示すように、出力端子２９から出
力される信号と９０°位相がずれた信号を出力すること
ができる。すなわち、定電流源５０の出力電流Ｉ５０
は、 Ｉ５０＝Ｉmin ＋{(Ｉmax −Ｉmin ) ／２} となっていればよいこととなる。
【００２９】図６は、この発明の第３の実施例を示すも
のであり、図４と同一部分には同一符号を付し、異なる
部分についてのみ説明する。この実施例は、前記トラン
ジスタＱ３７、トランジスタＱ２０のベース電流の影響
により、発振出力のデューティに生ずる誤差を軽減する
ために、ベース電流の補正を行ったものである。図６に
おいて、ベース電流補正回路はトランジスタＱ６０〜Ｑ
６３、抵抗Ｒ６０、Ｒ６１によって構成されている。す
なわち、前記トランジスタＱ３７のベースは抵抗Ｒ６０
を介して接地されるとともに、トランジスタＱ６１のコ
レクタに接続されている。このトランジスタＱ６１のエ
ミッタは電源端子２３に接続され、ベースはトランジス
タＱ６０のコレクタに接続されている。このトランジス
タＱ６０のエミッタは接地され、ベースはトランジスタ
Ｑ３４のコレクタに接続されている。
のであり、図４と同一部分には同一符号を付し、異なる
部分についてのみ説明する。この実施例は、前記トラン
ジスタＱ３７、トランジスタＱ２０のベース電流の影響
により、発振出力のデューティに生ずる誤差を軽減する
ために、ベース電流の補正を行ったものである。図６に
おいて、ベース電流補正回路はトランジスタＱ６０〜Ｑ
６３、抵抗Ｒ６０、Ｒ６１によって構成されている。す
なわち、前記トランジスタＱ３７のベースは抵抗Ｒ６０
を介して接地されるとともに、トランジスタＱ６１のコ
レクタに接続されている。このトランジスタＱ６１のエ
ミッタは電源端子２３に接続され、ベースはトランジス
タＱ６０のコレクタに接続されている。このトランジス
タＱ６０のエミッタは接地され、ベースはトランジスタ
Ｑ３４のコレクタに接続されている。
【００３０】また、前記トランジスタＱ２０のベースは
抵抗Ｒ６１を介して接地されるとともに、トランジスタ
Ｑ６３のコレクタに接続されている。このトランジスタ
Ｑ６３のエミッタは電源端子２３に接続され、ベースは
トランジスタＱ６２のコレクタに接続されている。この
トランジスタＱ６２のエミッタは接地され、ベースは前
記抵抗Ｒ２０の接続ノードＢに接続されている。
抵抗Ｒ６１を介して接地されるとともに、トランジスタ
Ｑ６３のコレクタに接続されている。このトランジスタ
Ｑ６３のエミッタは電源端子２３に接続され、ベースは
トランジスタＱ６２のコレクタに接続されている。この
トランジスタＱ６２のエミッタは接地され、ベースは前
記抵抗Ｒ２０の接続ノードＢに接続されている。
【００３１】このような構成とすることにより、トラン
ジスタＱ３７、トランジスタＱ２０のベース電流を安定
化できるため、発振出力のデューティに誤差が生ずるこ
とを防止できる。その他、この発明の要旨を変えない範
囲において種々変形実施可能なことは勿論である。
ジスタＱ３７、トランジスタＱ２０のベース電流を安定
化できるため、発振出力のデューティに誤差が生ずるこ
とを防止できる。その他、この発明の要旨を変えない範
囲において種々変形実施可能なことは勿論である。
【００３２】
【発明の効果】以上、詳述したようにこの発明によれ
ば、低電源電圧によって動作可能であり、しかも、小容
量のコンデンサによって低い周波数の発振が可能であ
り、集積回路化に適した可変周波数発振回路を提供でき
る。
ば、低電源電圧によって動作可能であり、しかも、小容
量のコンデンサによって低い周波数の発振が可能であ
り、集積回路化に適した可変周波数発振回路を提供でき
る。
【図１】この発明の第１の実施例を示すものであり、概
略的な構成を示す回路図。
略的な構成を示す回路図。
【図２】図１の動作を示す波形図。
【図３】図１に示す回路を具体的に示す回路図。
【図４】この発明の第２の実施例を示す回路図。
【図５】図４の動作を示す波形図。
【図６】この発明の第３の実施例を示す回路図。
【図７】従来の可変周波数発振回路を示す回路図。
【図８】図７の動作を示す波形図。
【図９】従来の可変周波数発振回路を示す回路図。
【図１０】図９の動作を示す波形図。
２０、２６…スイッチ回路、２１、２２、２４、２５、
２７…定電流源、２８…スイッチ制御回路、ＩＮＴ…積
分器、Ｒ２０…抵抗。
２７…定電流源、２８…スイッチ制御回路、ＩＮＴ…積
分器、Ｒ２０…抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−32514（ＪＰ，Ａ) 特開 平３−228423（ＪＰ，Ａ) 特開 平５−83092（ＪＰ，Ａ) 特開 平５−160960（ＪＰ，Ａ) 実開 昭61−44937（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/00 - 5/28 H03K 3/00 - 6/04
Claims (3)
- 【請求項１】 反転増幅器とコンデンサとからなる積分
器と、 前記積分器に発振周波数を制御するための制御電流を供
給する電流量を変化可能な第１の定電流源と、 前記積分器の出力端に一端が接続された抵抗と、 この抵抗の他端に接続された第２の定電流源と、 前記抵抗の他端にベースおよびコレクタが接続され、前
記第２の定電流源の出力電流から前記抵抗に流れる電流
を差し引いた電流が前記コレクタに流れる第１のトラン
ジスタと、 前記第１のトランジスタとベースが共通接続され、第１
のトランジスタのコレクタ電流に比例したコレクタ電流
が流れる第２のトランジスタと、 前記第２のトランジスタのコレクタに電流を供給する電
流量を変化可能な第３の定電流源と、 前記第２のトランジスタのコレクタ電流と第３の定電流
源の出力電流との差に応じて、前記第１、第３の定電流
源の電流量を制御するための制御信号を出力する制御手
段と、 前記制御信号を発振出力として出力する出力端子とを具
備することを特徴とする可変周波数発振回路。 - 【請求項２】 ベースが前記第１、第２のトランジスタ
と共通接続された第３のトランジスタと、 前記第３のトランジスタのコレクタに接続された第４の
定電流源と前記第３のトランジスタのコレクタに接続さ
れた出力手段とをさらに具備し、前記出力手段は前記第３のトランジスタのコレクタ電流
と前記第４の定電流源に流れる電流との差に応じて 、前
記発振出力と位相が相違する信号を出力することを特徴
とする請求項１記載の可変周波数発振回路。 - 【請求項３】 前記積分器は反転増幅器としての第４の
トランジスタを有し、 前記第１の定電流源と前記第４のトランジスタのベース
の相互間に接続され、前記第４のトランジスタのベース
電流を安定化する第１の安定化回路と、 前記抵抗の他端と前記第１のトランジスタのベースの相
互間に接続され、前記第１のトランジスタのベース電流
を安定化する第２の安定化回路とを具備することを特徴
とする請求項１記載の可変周波数発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18885393A JP3288814B2 (ja) | 1993-06-30 | 1993-06-30 | 可変周波数発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18885393A JP3288814B2 (ja) | 1993-06-30 | 1993-06-30 | 可変周波数発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786833A JPH0786833A (ja) | 1995-03-31 |
| JP3288814B2 true JP3288814B2 (ja) | 2002-06-04 |
Family
ID=16230996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18885393A Expired - Fee Related JP3288814B2 (ja) | 1993-06-30 | 1993-06-30 | 可変周波数発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288814B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156840A (ja) * | 2011-01-27 | 2012-08-16 | Fuji Electric Co Ltd | 発振回路 |
| US9344070B2 (en) * | 2014-01-27 | 2016-05-17 | Texas Instruments Incorporated | Relaxation oscillator with low drift and native offset cancellation |
-
1993
- 1993-06-30 JP JP18885393A patent/JP3288814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786833A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (ja) | 差動し張発振器 | |
| JP2008271599A (ja) | Ｐｌｌ回路の電圧制御発振器における漏洩電流を補償する回路構成 | |
| JP3288814B2 (ja) | 可変周波数発振回路 | |
| JP2965141B2 (ja) | 始動回路を有するバンドギャップリファレンス回路 | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| JPS6340371B2 (ja) | ||
| US4709204A (en) | Limiter circuit | |
| JPH10200381A (ja) | 電圧制御発振器 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPS6338788B2 (ja) | ||
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH11340824A (ja) | Ｐｌｌ型発振回路 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JP4242223B2 (ja) | パルス発生回路 | |
| KR100200775B1 (ko) | 전압제어발진장치 | |
| KR0168080B1 (ko) | 안정된 온도 특성을 가지는 랫치회로 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| KR930004763Y1 (ko) | 발진기의 안정화회로 | |
| JP2768013B2 (ja) | 分周器 | |
| JP2002076852A (ja) | 発振回路 | |
| JPS6342441B2 (ja) | ||
| JPH0514448B2 (ja) | ||
| JPH04345308A (ja) | レベルシフト機能付オペアンプ回路 | |
| JPS61202513A (ja) | のこぎり波発生回路 | |
| JPS584867B2 (ja) | スイチヨクヘンコウカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |