JP2601838B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JP2601838B2 JP2601838B2 JP62235904A JP23590487A JP2601838B2 JP 2601838 B2 JP2601838 B2 JP 2601838B2 JP 62235904 A JP62235904 A JP 62235904A JP 23590487 A JP23590487 A JP 23590487A JP 2601838 B2 JP2601838 B2 JP 2601838B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- tab
- semiconductor device
- semiconductor chip
- tab portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、樹脂封止型半導
体装置に適用して有効な技術に関するものである。
体装置に適用して有効な技術に関するものである。
DRAM（Ｄynamic Ｒandom Ａccess Ｍemory）を内蔵す
る半導体チップは、SO（Ｓmall Ｏut−line）型の樹脂
封止型半導体装置で封止することを主流としている。こ
の種の樹脂封止型半導体装置は所謂面実装型である。樹
脂封止型半導体装置は、タブ部、それに搭載された前記
半導体チップ及びインナーリードを樹脂で封止してい
る。アウターリードは、樹脂封止部から突出し樹脂封止
部の下面に達するＪ形状（Ｊ−bend）で構成されてい
る。前記半導体チップの外部端子（ボンディングパッ
ド）は、ボンディングワイヤを介在させて前記インナー
リードに接続されている。前記樹脂封止部はエポキシ系
樹脂で形成される。
る半導体チップは、SO（Ｓmall Ｏut−line）型の樹脂
封止型半導体装置で封止することを主流としている。こ
の種の樹脂封止型半導体装置は所謂面実装型である。樹
脂封止型半導体装置は、タブ部、それに搭載された前記
半導体チップ及びインナーリードを樹脂で封止してい
る。アウターリードは、樹脂封止部から突出し樹脂封止
部の下面に達するＪ形状（Ｊ−bend）で構成されてい
る。前記半導体チップの外部端子（ボンディングパッ
ド）は、ボンディングワイヤを介在させて前記インナー
リードに接続されている。前記樹脂封止部はエポキシ系
樹脂で形成される。
このSO型の樹脂封止型半導体装置については、例え
ば、株式会社サイエンスフォーラム「超LSIデバイスハ
ンドブック」昭和58年11月28日発行第221頁乃至第231頁
に記載されている。
ば、株式会社サイエンスフォーラム「超LSIデバイスハ
ンドブック」昭和58年11月28日発行第221頁乃至第231頁
に記載されている。
本発明者は、４［Mbit］の大容量のDRAM（半導体チッ
プ）を封止するSO型の樹脂封止型半導体装置の開発中に
次の問題点が生じることを見出した。
プ）を封止するSO型の樹脂封止型半導体装置の開発中に
次の問題点が生じることを見出した。
４［Mbit］の大容量になると、DRAMの半導体チップが
大型化してくる。本発明者が開発中のDRAMの半導体チッ
プサイズは、15.22［mm］×5.91［mm］の長方形で構成
されている。この半導体チップの外側端子は、対向する
夫々の短辺に沿って複数配置されている。外部端子は、
ボンディングワイヤを介してタブ部の短辺（半導体チッ
プの短辺）に沿って配列された複数のインナーリードに
個々に接続されている。インナーリードは、タブ部の長
辺に沿って配列された複数のアウターリードに個々に一
体に構成され、この一体に構成された部分からタブ部の
短辺側まで引き回されている。このように構成される樹
脂封止型半導体装置は前述のインナーリードを引き回す
占有面積が必要となる。このため、大型のDRAMの半導体
チップは、350［mil］（短辺側の寸法：約8.89［mm］）
の長方形のSO型の樹脂封止型半導体装置で封止すること
ができなかった。
大型化してくる。本発明者が開発中のDRAMの半導体チッ
プサイズは、15.22［mm］×5.91［mm］の長方形で構成
されている。この半導体チップの外側端子は、対向する
夫々の短辺に沿って複数配置されている。外部端子は、
ボンディングワイヤを介してタブ部の短辺（半導体チッ
プの短辺）に沿って配列された複数のインナーリードに
個々に接続されている。インナーリードは、タブ部の長
辺に沿って配列された複数のアウターリードに個々に一
体に構成され、この一体に構成された部分からタブ部の
短辺側まで引き回されている。このように構成される樹
脂封止型半導体装置は前述のインナーリードを引き回す
占有面積が必要となる。このため、大型のDRAMの半導体
チップは、350［mil］（短辺側の寸法：約8.89［mm］）
の長方形のSO型の樹脂封止型半導体装置で封止すること
ができなかった。
本発明の目的は、樹脂封止型半導体装置において、大
型の半導体チップを封止することが可能な技術を提供す
ることにある。
型の半導体チップを封止することが可能な技術を提供す
ることにある。
本発明の他の目的には、樹脂封止型半導体装置のタブ
部裏面からの樹脂封止部（レジン）の剥れを低減するこ
とが可能な技術を提供することにある。
部裏面からの樹脂封止部（レジン）の剥れを低減するこ
とが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置におい
て、水蒸気圧に基づくタブ部裏面からの樹脂封止部の剥
がれを低減することが可能な技術を提供することにあ
る。
て、水蒸気圧に基づくタブ部裏面からの樹脂封止部の剥
がれを低減することが可能な技術を提供することにあ
る。
本発明の他の目的は、樹脂封止型半導体装置におい
て、タブ部表面と半導体チップとを接着する接着剤に基
づくタブ部裏面からの樹脂封止部の剥がれを低減するこ
とが可能な技術を提供することにある。
て、タブ部表面と半導体チップとを接着する接着剤に基
づくタブ部裏面からの樹脂封止部の剥がれを低減するこ
とが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置におい
て、長方形のタブ部の長辺中央部分でのタブ部裏面から
の樹脂封止部の剥がれ或はクラックの成長を低減するこ
とが可能な技術を提供することにある。
て、長方形のタブ部の長辺中央部分でのタブ部裏面から
の樹脂封止部の剥がれ或はクラックの成長を低減するこ
とが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の樹脂封
止部のクラックの発生を防止することが可能な技術を提
供することにある。
止部のクラックの発生を防止することが可能な技術を提
供することにある。
本発明の他の目的は、樹脂封止型半導体装置の耐湿性
を向上することが可能な技術を提供することにある。
を向上することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置におい
て、樹脂封止工程でボンディングワイヤ間ショート等を
防止すると共に、樹脂の流入によるタブ部の回転を防止
することが可能な技術を提供することにある。
て、樹脂封止工程でボンディングワイヤ間ショート等を
防止すると共に、樹脂の流入によるタブ部の回転を防止
することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
長方形のタブ部表面に長方形の半導体チップを搭載
し、前記タブ部、半導体チップ及び複数本のリードのイ
ンナーリードを樹脂で封止する樹脂封止型半導体装置に
おいて、前記長方形のタブ部の短辺にその中央部からず
らしてタブ吊りリードを配置し、前記長方形のタブ部の
対向する夫々の長辺に沿って、全てのインナーリード及
びアウターリードを配列させ、半導体チップの外部端子
と前記長辺に沿って配列させたインナーリードとをボン
ディングワイヤによって接続する。
し、前記タブ部、半導体チップ及び複数本のリードのイ
ンナーリードを樹脂で封止する樹脂封止型半導体装置に
おいて、前記長方形のタブ部の短辺にその中央部からず
らしてタブ吊りリードを配置し、前記長方形のタブ部の
対向する夫々の長辺に沿って、全てのインナーリード及
びアウターリードを配列させ、半導体チップの外部端子
と前記長辺に沿って配列させたインナーリードとをボン
ディングワイヤによって接続する。
上述した手段によれば、前記タブ部或は半導体チップ
の長辺の端部で複数本のインナーリードの引き回しがな
くなるので、長辺方向のサイズに余裕ができ、大型の半
導体チップを搭載することができる。
の長辺の端部で複数本のインナーリードの引き回しがな
くなるので、長辺方向のサイズに余裕ができ、大型の半
導体チップを搭載することができる。
以下、本発明の構成について、４［Mbit］の大容量を
有するDRAMを封止するSO型の樹脂封止型半導体装置に本
発明を適用した一実施例とともに説明する。
有するDRAMを封止するSO型の樹脂封止型半導体装置に本
発明を適用した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
（実施例Ｉ） 本発明の実施例ＩであるSO（SOJ）型の樹脂封止型半
導体装置を第２図（部分断面平面図）及び第１図（第２
図のＩ−Ｉ切断線で切った断面図）で示す。
導体装置を第２図（部分断面平面図）及び第１図（第２
図のＩ−Ｉ切断線で切った断面図）で示す。
第１図及び第２図に示すように、樹脂封止型半導体装
置は、タブ部11の表面上に接着剤１を介在させて半導体
チップ20を搭載している。
置は、タブ部11の表面上に接着剤１を介在させて半導体
チップ20を搭載している。
前記半導体チップ20は、４［Mbit］の大容量のDRAMを
内蔵している。この半導体チップ20は、例えば15.22［m
m］×5.91［mm］の長方形で構成されている。半導体チ
ップ20は、第１図に示すように、単結晶珪素からなるｐ
型或はｎ型半導体基板21の主面に記憶素子（図示しな
い）が配列されている。１［bit］の記憶素子は、素子
選択用のMIFETと情報蓄積用容量素子との直列回路で構
成されている。同様に図示しないが、半導体チップ20の
中央部には前記記憶素子が複数配置されたメモリセルア
レイが構成され、短辺側の夫々にはDRAMの周辺回路が配
置されている。DRAMの最も周辺部であって、記憶素子及
び周辺回路を構成する素子上には、層間絶縁膜22を介在
させて外部端子（ボンディングパッド）24が配列されて
いる。外部端子24は、半導体チップ20の短辺及び角部の
長辺に沿って配置されている。外部端子24は、半導体チ
ップ24の最上層として形成されたパッシベーション膜23
に形成された開口部からその表面が露出するように構成
されている。外部端子24は、DRAMの素子間を接続する配
線例えばアルミニウム配線と同一製造工程で形成されて
いる。
内蔵している。この半導体チップ20は、例えば15.22［m
m］×5.91［mm］の長方形で構成されている。半導体チ
ップ20は、第１図に示すように、単結晶珪素からなるｐ
型或はｎ型半導体基板21の主面に記憶素子（図示しな
い）が配列されている。１［bit］の記憶素子は、素子
選択用のMIFETと情報蓄積用容量素子との直列回路で構
成されている。同様に図示しないが、半導体チップ20の
中央部には前記記憶素子が複数配置されたメモリセルア
レイが構成され、短辺側の夫々にはDRAMの周辺回路が配
置されている。DRAMの最も周辺部であって、記憶素子及
び周辺回路を構成する素子上には、層間絶縁膜22を介在
させて外部端子（ボンディングパッド）24が配列されて
いる。外部端子24は、半導体チップ20の短辺及び角部の
長辺に沿って配置されている。外部端子24は、半導体チ
ップ24の最上層として形成されたパッシベーション膜23
に形成された開口部からその表面が露出するように構成
されている。外部端子24は、DRAMの素子間を接続する配
線例えばアルミニウム配線と同一製造工程で形成されて
いる。
この半導体チップ20の外部端子24は、ボンディングワ
イヤ３を介在させてインナーリード12に接続されてい
る。ボンディングワイヤ３は金（Au）或はAuで被覆した
Cuワイヤを使用する。ボンディングワイヤ３は、これに
限定されず、例えばCuワイヤやアルミニウムワイヤを使
用してもよい。ボンディングワイヤ３は、ウエッジ・ボ
ール・ボンディング法によって外部端子２、インナーリ
ード12の夫々に接続される。つまり、図示しないが、ボ
ンディングワイヤ３の一端側は、アーク電極でボールを
形成した後、超音波振動に熱圧着を併用してキャピラリ
で外部端子24に接続される。ボンディングワイヤ３の他
端側は、超音波振動に熱圧着を併用してキャピラリでイ
ンナーリード12に接続される。
イヤ３を介在させてインナーリード12に接続されてい
る。ボンディングワイヤ３は金（Au）或はAuで被覆した
Cuワイヤを使用する。ボンディングワイヤ３は、これに
限定されず、例えばCuワイヤやアルミニウムワイヤを使
用してもよい。ボンディングワイヤ３は、ウエッジ・ボ
ール・ボンディング法によって外部端子２、インナーリ
ード12の夫々に接続される。つまり、図示しないが、ボ
ンディングワイヤ３の一端側は、アーク電極でボールを
形成した後、超音波振動に熱圧着を併用してキャピラリ
で外部端子24に接続される。ボンディングワイヤ３の他
端側は、超音波振動に熱圧着を併用してキャピラリでイ
ンナーリード12に接続される。
前記タブ部11は、長方形の半導体チップ20を搭載する
ので約15.62［mm］×6.1［mm］の長方形で構成されてい
る。このタブ部11は、前記ボンディングワイヤ３の接続
位置の差を低減するために、インナーリード12に比べて
若干下げて構成されている。タブ部11はCuで構成され、
このタブ部11は例えば0.2［mm］程度の厚さで構成され
ている。また、タブ部11は鉄−ニッケル合金で構成して
もよい。
ので約15.62［mm］×6.1［mm］の長方形で構成されてい
る。このタブ部11は、前記ボンディングワイヤ３の接続
位置の差を低減するために、インナーリード12に比べて
若干下げて構成されている。タブ部11はCuで構成され、
このタブ部11は例えば0.2［mm］程度の厚さで構成され
ている。また、タブ部11は鉄−ニッケル合金で構成して
もよい。
タブ部11は、第３図（リードフレームの平面図）に示
すように、リードフレーム10の状態においてはインナー
リード12、アウターリード13及びタブ吊りリード14A〜1
4Fと一体に構成されている。つまり、インナーリード12
等はタブ部11と同一材料で構成されている。
すように、リードフレーム10の状態においてはインナー
リード12、アウターリード13及びタブ吊りリード14A〜1
4Fと一体に構成されている。つまり、インナーリード12
等はタブ部11と同一材料で構成されている。
前記リードフレーム10は、第３図に示すように、互い
に平行に延在する左右の外枠15と、外枠15と直交して連
結され互いに平行に延在する上下の内枠16とで囲まれた
領域内で１単位を構成している。つまり、リードフレー
ム10は、１単位の領域内にタブ部11、インナーリード1
2、アウターリード13、タブ部吊りリード14A〜14Fを構
成している。
に平行に延在する左右の外枠15と、外枠15と直交して連
結され互いに平行に延在する上下の内枠16とで囲まれた
領域内で１単位を構成している。つまり、リードフレー
ム10は、１単位の領域内にタブ部11、インナーリード1
2、アウターリード13、タブ部吊りリード14A〜14Fを構
成している。
タブ部11は、前記領域内の中央部に位置し、一方の短
辺をタブ吊りリード14Aを介して左側の外枠15に接続
し、対向する他方の短辺をタブ吊りリード14Bを介して
右側の外枠15に接続している。また、タブ部11は、上側
の一方の長辺をタブ吊りリード14C及び14Dを介して内枠
16と平行に延在する上側のタイバー17に接続し、下側の
他方の長辺をタブ吊りリード14E及び14Fを介して下側の
タイバー17に接続している。つまり、タブ吊りリード14
A〜14Fは合計６本設けられている。夫々のタイバー17は
外枠15に接続されている。インナーリード12及びアウタ
ーリード13は一体に構成され、タブ部11の夫々の長辺に
沿って一体に構成されたインナーリード12及びアウター
リード13が複数配列されている。アウターリード13は、
一端側を内枠16に接続し、他端側（インターリード12と
一体化される側）をタイバー17に接続している。アウタ
ーリード13は、第１図に示すように、半導体チップ20等
を樹脂封止部４で封止した後に、Ｊ形状に加工される。
外枠15には、その延在方向に沿ってリードフレーム10を
搬送するため、或は位置決めするための穴部18が複数設
けられている。
辺をタブ吊りリード14Aを介して左側の外枠15に接続
し、対向する他方の短辺をタブ吊りリード14Bを介して
右側の外枠15に接続している。また、タブ部11は、上側
の一方の長辺をタブ吊りリード14C及び14Dを介して内枠
16と平行に延在する上側のタイバー17に接続し、下側の
他方の長辺をタブ吊りリード14E及び14Fを介して下側の
タイバー17に接続している。つまり、タブ吊りリード14
A〜14Fは合計６本設けられている。夫々のタイバー17は
外枠15に接続されている。インナーリード12及びアウタ
ーリード13は一体に構成され、タブ部11の夫々の長辺に
沿って一体に構成されたインナーリード12及びアウター
リード13が複数配列されている。アウターリード13は、
一端側を内枠16に接続し、他端側（インターリード12と
一体化される側）をタイバー17に接続している。アウタ
ーリード13は、第１図に示すように、半導体チップ20等
を樹脂封止部４で封止した後に、Ｊ形状に加工される。
外枠15には、その延在方向に沿ってリードフレーム10を
搬送するため、或は位置決めするための穴部18が複数設
けられている。
アウターリード13（インナーリード12も同様）には、
第１図及び第２図に示すように、夫々機能が設けられて
いる。アウターリード13,Dはデータ入力信号用である。
アウターリード13,はリードライト指定入力信号用で
ある。アウターリード13,▲▼は行アドレススト
ローブ入力信号用である。アウターリード13,NCは空き
端子である。アウターリード13,A0〜A10はアドレス信号
用である。アウターリード13,▲▼は列アドレス
ストローブ入力信号用である。アウターリード13,Qはデ
ータ出力信号用である。アウターリード13,VCCは電源電
圧用例えば回路の動作電位５［Ｖ］用である。アウター
リード13,VSSは基準電圧用例えば回路の接地電位Ｏ
［Ｖ］用である。電源電圧用、基準電圧用のインナーリ
ード12には、複数のボンディングワイヤ３が接続される
所謂ダブル或はトリプルボンディングがなされている。
第１図及び第２図に示すように、夫々機能が設けられて
いる。アウターリード13,Dはデータ入力信号用である。
アウターリード13,はリードライト指定入力信号用で
ある。アウターリード13,▲▼は行アドレススト
ローブ入力信号用である。アウターリード13,NCは空き
端子である。アウターリード13,A0〜A10はアドレス信号
用である。アウターリード13,▲▼は列アドレス
ストローブ入力信号用である。アウターリード13,Qはデ
ータ出力信号用である。アウターリード13,VCCは電源電
圧用例えば回路の動作電位５［Ｖ］用である。アウター
リード13,VSSは基準電圧用例えば回路の接地電位Ｏ
［Ｖ］用である。電源電圧用、基準電圧用のインナーリ
ード12には、複数のボンディングワイヤ３が接続される
所謂ダブル或はトリプルボンディングがなされている。
前記タブ部11の表面に半導体チップ20を搭載するため
に塗布される接着剤１は、低応力のシリコーンゴム系接
着剤が使用されている。
に塗布される接着剤１は、低応力のシリコーンゴム系接
着剤が使用されている。
前記タブ部11、半導体チップ20、ボンディングワイヤ
３、インナーリード12及びタブ吊りリード14A〜14Fの一
部は、樹脂封止部４で封止されている。樹脂封止部４
は、低応力化を図るために、フェノール系硬化剤、シリ
コーンゴム及びフィラーが添加されたエポキシ系樹脂を
使用している。シリコーンゴムはエポキシ系樹脂の熱膨
張率を低下させる作用がある。フィラーは球形の酸化珪
素粒で形成されており、同様に熱膨張率を低下させる作
用がある。フィラーは例えば70〜75［重量％］程度エポ
キシ系樹脂内に添加される。
３、インナーリード12及びタブ吊りリード14A〜14Fの一
部は、樹脂封止部４で封止されている。樹脂封止部４
は、低応力化を図るために、フェノール系硬化剤、シリ
コーンゴム及びフィラーが添加されたエポキシ系樹脂を
使用している。シリコーンゴムはエポキシ系樹脂の熱膨
張率を低下させる作用がある。フィラーは球形の酸化珪
素粒で形成されており、同様に熱膨張率を低下させる作
用がある。フィラーは例えば70〜75［重量％］程度エポ
キシ系樹脂内に添加される。
このように構成される樹脂封止型半導体装置は、第１
図及び第２図に示すように、タブ部11の中央部分に開口
部（貫通穴）11Aが設けられている。この開口部11Aはタ
ブ部11の形状と実質的に相似形状で構成されている。タ
ブ部11は前述のように長方形で構成されているので、開
口部11Aは長方形で構成されている。開口部11Aの断面形
状は、タブ部11の表面側の開口サイズが大きく、タブ部
11の裏側の開口サイズが小さい段差形状で構成されてい
る。また、開口部11Aの断面形状は、タブ部11の表面側
の開口サイズが大きく、タブ部11の裏面側の開口サイズ
が小さいテーパ形状、或は実質的に方形状（開口部11A
の側壁が略垂直）で構成してもよい。
図及び第２図に示すように、タブ部11の中央部分に開口
部（貫通穴）11Aが設けられている。この開口部11Aはタ
ブ部11の形状と実質的に相似形状で構成されている。タ
ブ部11は前述のように長方形で構成されているので、開
口部11Aは長方形で構成されている。開口部11Aの断面形
状は、タブ部11の表面側の開口サイズが大きく、タブ部
11の裏側の開口サイズが小さい段差形状で構成されてい
る。また、開口部11Aの断面形状は、タブ部11の表面側
の開口サイズが大きく、タブ部11の裏面側の開口サイズ
が小さいテーパ形状、或は実質的に方形状（開口部11A
の側壁が略垂直）で構成してもよい。
この開口部11Aの寸法は、第４図（開口部の寸法と樹
脂封止部に生じる応力との関係を示す図）に基づいて設
定される。第４図に示す横軸は、ベーパフェイズリフロ
ー工程中に発生する水蒸気圧Ｐによる応力が最大となる
部分（タブ部11の長辺の中央部分）における開口部11A
の寸法（タブ部11の短辺の寸法に対する開口部11Aの同
一方向における寸法）Ａ［mm］を示している。縦軸は樹
脂封止部４に作用する応力［Kgf/mm2］を示している。
脂封止部に生じる応力との関係を示す図）に基づいて設
定される。第４図に示す横軸は、ベーパフェイズリフロ
ー工程中に発生する水蒸気圧Ｐによる応力が最大となる
部分（タブ部11の長辺の中央部分）における開口部11A
の寸法（タブ部11の短辺の寸法に対する開口部11Aの同
一方向における寸法）Ａ［mm］を示している。縦軸は樹
脂封止部４に作用する応力［Kgf/mm2］を示している。
第４図に示す応力σａは水蒸気圧Ｐによってタブ部11
の長辺の角部の樹脂封止部４に生じる内部応力である。
応力σｂはタブ部11に設けられた開口部11Aの角部の樹
脂封止部４に生じる内部応力である。応力σｃは前記開
口部11A内の樹脂封止部４に生じる内部応力である。応
力τは前記開口部11Aの角部の樹脂封止部４に生じる切
断応力である。第４図に示す夫々の応力σａ〜σc,τ
は、水蒸気圧Ｐが10気圧の場合の値である。
の長辺の角部の樹脂封止部４に生じる内部応力である。
応力σｂはタブ部11に設けられた開口部11Aの角部の樹
脂封止部４に生じる内部応力である。応力σｃは前記開
口部11A内の樹脂封止部４に生じる内部応力である。応
力τは前記開口部11Aの角部の樹脂封止部４に生じる切
断応力である。第４図に示す夫々の応力σａ〜σc,τ
は、水蒸気圧Ｐが10気圧の場合の値である。
本発明者の基礎研究の結果、第４図に示す応力が約８
［Kgf/mm2］に達すると樹脂封止部４特に開口部11A内の
樹脂が切断されるので、実際の製品には安定性を見込ん
で応力を半分の４［Kgf/mm2］以下に抑えている。この
ような条件の下において、応力σb,σｃ及びτに基づ
き、開口部11A内の樹脂が切断されずに、しかも水蒸気
圧Ｐに抗して開口部11Aでタブ部11の裏面から樹脂が剥
がれることを抑えるためには、開口部11の寸法Ａは0.8
〜3.7［mm］に設定する必要がある。この開口部11Aの寸
法Ａは、タブ部11の短辺方向の寸法に対して13〜60
［％］の寸法である。この開口部11Aの最大の応力が発
生する部分での寸法Ａが設定されると、この寸法Ａに基
づいて半導体チップ20と均一な接着面積が得られるよう
に開口部11Aの形状が設定される。つまり、前記のよう
に、開口部11Aの形状はタブ部11の形状の相似形で構成
されている。本発明者の基礎研究の結果、寸法Ａが0.3
〜0.4［mm］以下の細い開口部11A（細長いスリット）を
タブ部11に設けた場合には、開口部11A内の樹脂が切断
される事実が多発した。
［Kgf/mm2］に達すると樹脂封止部４特に開口部11A内の
樹脂が切断されるので、実際の製品には安定性を見込ん
で応力を半分の４［Kgf/mm2］以下に抑えている。この
ような条件の下において、応力σb,σｃ及びτに基づ
き、開口部11A内の樹脂が切断されずに、しかも水蒸気
圧Ｐに抗して開口部11Aでタブ部11の裏面から樹脂が剥
がれることを抑えるためには、開口部11の寸法Ａは0.8
〜3.7［mm］に設定する必要がある。この開口部11Aの寸
法Ａは、タブ部11の短辺方向の寸法に対して13〜60
［％］の寸法である。この開口部11Aの最大の応力が発
生する部分での寸法Ａが設定されると、この寸法Ａに基
づいて半導体チップ20と均一な接着面積が得られるよう
に開口部11Aの形状が設定される。つまり、前記のよう
に、開口部11Aの形状はタブ部11の形状の相似形で構成
されている。本発明者の基礎研究の結果、寸法Ａが0.3
〜0.4［mm］以下の細い開口部11A（細長いスリット）を
タブ部11に設けた場合には、開口部11A内の樹脂が切断
される事実が多発した。
このように、樹脂封止型半導体装置において、タブ部
11の中央部に、前記樹脂が切断されずに、前記タブ部11
の裏面から樹脂が剥がれることを抑える開口部11Aを設
けることにより、ベーパーフェイズリフロー工程（例え
ば、230［℃］のフロンガス雰囲気中、90［sec］）中
に、タブ部11の裏面と樹脂との界面に付着する水分で水
蒸気圧Ｐが発生しても、タブ部11の裏面から樹脂が剥が
れることを低減することができるので、樹脂封止部４の
クラックの発生を防止することができる。この結果、樹
脂封止型半導体装置の耐湿性を向上することができる。
また、樹脂封止型半導体装置は、半導体チップ20を樹脂
封止部４で封止する組立工程において、歩留りを向上す
ることができる。
11の中央部に、前記樹脂が切断されずに、前記タブ部11
の裏面から樹脂が剥がれることを抑える開口部11Aを設
けることにより、ベーパーフェイズリフロー工程（例え
ば、230［℃］のフロンガス雰囲気中、90［sec］）中
に、タブ部11の裏面と樹脂との界面に付着する水分で水
蒸気圧Ｐが発生しても、タブ部11の裏面から樹脂が剥が
れることを低減することができるので、樹脂封止部４の
クラックの発生を防止することができる。この結果、樹
脂封止型半導体装置の耐湿性を向上することができる。
また、樹脂封止型半導体装置は、半導体チップ20を樹脂
封止部４で封止する組立工程において、歩留りを向上す
ることができる。
また、樹脂封止型半導体装置は、前述のように、耐湿
性を向上することができるので、防湿梱包及びその作業
を廃止することができる。
性を向上することができるので、防湿梱包及びその作業
を廃止することができる。
前記タブ部11の表面には、第１図乃至第３図に示すよ
うに、溝部11B及び11Cが設けられている。溝部11Bは、
タブ部11の表面の開口部11Aの外周に沿った部分に構成
されている。溝部11Cは、溝部11Bよりも外周であって、
タブ部11の内周に沿った部分に構成されている。この溝
部11B、11Cの夫々は、例えば、タブ部11の厚さの約半分
（0.1［mm］）程度の深さで、約0.1〜0.2［mm］程度の
幅寸法で構成されている。溝部11B、11Cの夫々は、タブ
部11の表面に塗布される接着剤１の一部を溜めることが
できるように構成されており、タブ部11の表面から接着
剤１がタブ部11の側面或はタブ部11の裏面に流出するこ
とを防止するように構成されている。
うに、溝部11B及び11Cが設けられている。溝部11Bは、
タブ部11の表面の開口部11Aの外周に沿った部分に構成
されている。溝部11Cは、溝部11Bよりも外周であって、
タブ部11の内周に沿った部分に構成されている。この溝
部11B、11Cの夫々は、例えば、タブ部11の厚さの約半分
（0.1［mm］）程度の深さで、約0.1〜0.2［mm］程度の
幅寸法で構成されている。溝部11B、11Cの夫々は、タブ
部11の表面に塗布される接着剤１の一部を溜めることが
できるように構成されており、タブ部11の表面から接着
剤１がタブ部11の側面或はタブ部11の裏面に流出するこ
とを防止するように構成されている。
このように、樹脂封止型半導体装置において、タブ部
11の表面に、前記接着剤１がタブ部11の表面から流出す
ることを防止する溝部11B、11Cの夫々を設けることによ
り、タブ部11の側面やタブ部11の裏面と樹脂との接着性
を高めることができるので、タブ部11の裏面からの樹脂
の剥がれを低減し、よりクラックの発生を防止すること
ができる。また、タブ部11の表面に溝部11B、11Cの夫々
を設け、さらにタブ部11の中央部に前記開口部11Aを設
けることにより、前述のクラックの発生をより効果的に
防止することができる。なお、基本的には、タブ部11の
表面に溝部11B、11Cのいずれか一方を設けておけばよ
い。
11の表面に、前記接着剤１がタブ部11の表面から流出す
ることを防止する溝部11B、11Cの夫々を設けることによ
り、タブ部11の側面やタブ部11の裏面と樹脂との接着性
を高めることができるので、タブ部11の裏面からの樹脂
の剥がれを低減し、よりクラックの発生を防止すること
ができる。また、タブ部11の表面に溝部11B、11Cの夫々
を設け、さらにタブ部11の中央部に前記開口部11Aを設
けることにより、前述のクラックの発生をより効果的に
防止することができる。なお、基本的には、タブ部11の
表面に溝部11B、11Cのいずれか一方を設けておけばよ
い。
樹脂封止工程において、第２図に示す前記樹脂封止部
４を形成するための図示しない樹脂の流入口（レジンゲ
ート）4Aは、タブ部11の対向する短辺のうちの一方（或
は両面）の短辺の中央部に配置されるようになってい
る。この短辺の中央部つまり半導体チップ20の短辺の中
央部に相当する部分は、外部端子24を配置せず、ボンデ
ィングワイヤ３が存在しない領域である。流入口4Aから
流入される樹脂は、タブ部11の一方の短辺の中央部から
タブ部11の表面側及び裏面側に分流され、タブ部11の長
辺に沿って流れるようになっている。流入口4Aは、樹脂
封止部４が前述のように低応力にするために粘度を高く
しているので、樹脂の流入でボンディングワイヤ３間シ
ョートを生じないようにかつ均一に樹脂を封入できるよ
うに、短辺の中央部に配置されている。このように構成
される樹脂封止型半導体装置においては、リードフレー
ム10の切断成型時に切断工具で樹脂封止部４にクラック
を生じないように、流入口4Aとタブ部11の一方の短辺を
支持するタブ吊りリード14Aとをずらして配置する。つ
まり、タブ吊りリード14Aは、タブ部11の一方の短辺の
中央（流入口4Aが存在する位置）からずらした位置に配
置される。タブ吊りリード14Aは、半導体チップ20の大
型化によって、タブ部11の一方の短辺と外枠15との間に
余裕がないので、実質的にストレートな形状で構成され
ている。
４を形成するための図示しない樹脂の流入口（レジンゲ
ート）4Aは、タブ部11の対向する短辺のうちの一方（或
は両面）の短辺の中央部に配置されるようになってい
る。この短辺の中央部つまり半導体チップ20の短辺の中
央部に相当する部分は、外部端子24を配置せず、ボンデ
ィングワイヤ３が存在しない領域である。流入口4Aから
流入される樹脂は、タブ部11の一方の短辺の中央部から
タブ部11の表面側及び裏面側に分流され、タブ部11の長
辺に沿って流れるようになっている。流入口4Aは、樹脂
封止部４が前述のように低応力にするために粘度を高く
しているので、樹脂の流入でボンディングワイヤ３間シ
ョートを生じないようにかつ均一に樹脂を封入できるよ
うに、短辺の中央部に配置されている。このように構成
される樹脂封止型半導体装置においては、リードフレー
ム10の切断成型時に切断工具で樹脂封止部４にクラック
を生じないように、流入口4Aとタブ部11の一方の短辺を
支持するタブ吊りリード14Aとをずらして配置する。つ
まり、タブ吊りリード14Aは、タブ部11の一方の短辺の
中央（流入口4Aが存在する位置）からずらした位置に配
置される。タブ吊りリード14Aは、半導体チップ20の大
型化によって、タブ部11の一方の短辺と外枠15との間に
余裕がないので、実質的にストレートな形状で構成され
ている。
タブ部11の他方の短辺は、実質的に同一形状のタブ吊
りリード14Bで支持されている。タブ吊りリード14Bは、
タブ吊りリード14Aに対して原点（方形状のタブ部11の
２つの対角線が交差する点）対称となる位置に配置され
ている。すなわち、タブ吊りリード14Bは、タブ吊りリ
ード14Aが一方の短辺の中央からずれた位置に配置され
ているので、樹脂の流入の際にタブ部11が回転しないよ
うに構成されている。
りリード14Bで支持されている。タブ吊りリード14Bは、
タブ吊りリード14Aに対して原点（方形状のタブ部11の
２つの対角線が交差する点）対称となる位置に配置され
ている。すなわち、タブ吊りリード14Bは、タブ吊りリ
ード14Aが一方の短辺の中央からずれた位置に配置され
ているので、樹脂の流入の際にタブ部11が回転しないよ
うに構成されている。
また、同様に、タブ部11を支持するタブ吊りリード14
C〜14Fは、タブ部11の回転をも防止できるように構成さ
れている。
C〜14Fは、タブ部11の回転をも防止できるように構成さ
れている。
このように、樹脂封止型半導体装置において、長方形
のタブ部11の対向する短辺のうち、一方の短辺の中央か
ら樹脂を流入させ、一方の短辺の中央からずらした位置
にタブ吊りリード（第１）14Aを設け、他方の短辺の中
央からずらした位置でかつ前記タブ吊りリード14Aに対
して原点対称となる位置にタブ吊りリード（第２）14B
を設けたことにより、タブ部11の回転を抑える位置にタ
ブ吊りリード14A、14Bの夫々を配置したので、樹脂の流
入の際にタブ部11が回転することを防止することができ
る。
のタブ部11の対向する短辺のうち、一方の短辺の中央か
ら樹脂を流入させ、一方の短辺の中央からずらした位置
にタブ吊りリード（第１）14Aを設け、他方の短辺の中
央からずらした位置でかつ前記タブ吊りリード14Aに対
して原点対称となる位置にタブ吊りリード（第２）14B
を設けたことにより、タブ部11の回転を抑える位置にタ
ブ吊りリード14A、14Bの夫々を配置したので、樹脂の流
入の際にタブ部11が回転することを防止することができ
る。
また、前述のように、樹脂封止型半導体装置は、第２
図及び第３図に示すように、前記長方形のタブ部11（或
は半導体チップ20）の対向する夫々の長辺に沿って、複
数本のインナーリード12及びアウタリード13を配列させ
ている。換言すれば、インナーリード12及びアウターリ
ード13は、タブ部11の長辺の寸法に規定された領域内に
配置されている。
図及び第３図に示すように、前記長方形のタブ部11（或
は半導体チップ20）の対向する夫々の長辺に沿って、複
数本のインナーリード12及びアウタリード13を配列させ
ている。換言すれば、インナーリード12及びアウターリ
ード13は、タブ部11の長辺の寸法に規定された領域内に
配置されている。
このように構成される樹脂封止型半導体装置は、タブ
部11の長辺の端部で長辺側から短辺側に複数本のインナ
ーリードを引き回すことがなくなるので、長辺方向のサ
イズに余裕ができ、４［Mbit］の大容量を有するDRAMを
内蔵する大型の半導体チップ20を搭載することができ
る。
部11の長辺の端部で長辺側から短辺側に複数本のインナ
ーリードを引き回すことがなくなるので、長辺方向のサ
イズに余裕ができ、４［Mbit］の大容量を有するDRAMを
内蔵する大型の半導体チップ20を搭載することができ
る。
（実 施 例 II） 本実施例IIは、樹脂封止型半導体装置の樹脂封止部の
最ともクンラックが発生し易い部分をさらに補強した、
本発明の第２実施例である。
最ともクンラックが発生し易い部分をさらに補強した、
本発明の第２実施例である。
本発明の実施例IIであるSO（SOJ）型の樹脂封止型半
導体装置を第５図（部分断面平面図）で示す。
導体装置を第５図（部分断面平面図）で示す。
本実施例の樹脂封止型半導体装置は、第５図に示すよ
うに、長方形のタブ部11の夫々の長辺の中央部に、タブ
吊りリード14G、14の夫々が設けられている。このタブ
吊りリード14G、14Hの夫々は、タブ部11の長辺と２個所
で接続しかつタイバー17と１個所で接続されるＹ字形状
で構成されている。このタブ吊りリード14G、14Hの夫々
のＹ字形状部分は、タブ部11の表面側の樹脂と裏面側の
樹脂とを一体に構成できるように開口されている。つま
り、タブ吊りリード14G、14Hの夫々は、樹脂封止部４の
樹脂が切断されずに、タブ部11の裏面から樹脂が剥がれ
ることを抑えるように構成されている。このタブ部11の
長辺部分は、前述の水蒸気圧に基づく応力が最大となる
部分である。
うに、長方形のタブ部11の夫々の長辺の中央部に、タブ
吊りリード14G、14の夫々が設けられている。このタブ
吊りリード14G、14Hの夫々は、タブ部11の長辺と２個所
で接続しかつタイバー17と１個所で接続されるＹ字形状
で構成されている。このタブ吊りリード14G、14Hの夫々
のＹ字形状部分は、タブ部11の表面側の樹脂と裏面側の
樹脂とを一体に構成できるように開口されている。つま
り、タブ吊りリード14G、14Hの夫々は、樹脂封止部４の
樹脂が切断されずに、タブ部11の裏面から樹脂が剥がれ
ることを抑えるように構成されている。このタブ部11の
長辺部分は、前述の水蒸気圧に基づく応力が最大となる
部分である。
この樹脂封止型半導体装置は、タブ吊りリード14A、1
4B、14G、14Hの合計４本を有している。
4B、14G、14Hの合計４本を有している。
このように構成される樹脂封止型半導体装置は、前記
実施例Ｉと同様に、タブ部11の裏面からの樹脂の剥がれ
を低減し、樹脂封止部４のクラックの発生を防止するこ
とができると共に、樹脂封止部４にクラックが発生した
場合でもそのクラックが樹脂封止部４の外表面に達する
ことを防止することができる。
実施例Ｉと同様に、タブ部11の裏面からの樹脂の剥がれ
を低減し、樹脂封止部４のクラックの発生を防止するこ
とができると共に、樹脂封止部４にクラックが発生した
場合でもそのクラックが樹脂封止部４の外表面に達する
ことを防止することができる。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
例えば、本発明は、４［Mbit］の大容量を有するDRAM
に限定されず、１［Mbit］の大容量や16［Mbit］或はそ
れ以上の大容量を有するDRAMを搭載する樹脂封止型半導
体装置に適用することができる。
に限定されず、１［Mbit］の大容量や16［Mbit］或はそ
れ以上の大容量を有するDRAMを搭載する樹脂封止型半導
体装置に適用することができる。
また、本発明は、SO型の樹脂封止型半導体装置に限定
されず、DILP型等の樹脂封止型半導体装置に適用するこ
とができる。
されず、DILP型等の樹脂封止型半導体装置に適用するこ
とができる。
また、本発明は、DRAMに限定されず、SRAMを内蔵する
半導体チップを封止する樹脂封止型半導体装置に適用す
ることができる。
半導体チップを封止する樹脂封止型半導体装置に適用す
ることができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
樹脂封止型半導体装置において、インナーリードの引
き回しをなくし、大型の半導体チップを搭載することが
できる。
き回しをなくし、大型の半導体チップを搭載することが
できる。
第１図は、本発明の実施例ＩであるSO型の樹脂封止型半
導体装置の要部断面図、 第２図は、前記第１図に示す樹脂封止型半導体装置の部
分断面平面図、 第３図は、前記樹脂封止型半導体装置で使用されるリー
ドフレームの平面図、 第４図は、前記樹脂封止型半導体装置のタブ部に設けた
開口部の寸法と樹脂封止部に生じる応力との関係を示す
図、 第５図は、本発明の実施例IIであるSO型の樹脂封止型半
導体装置の部分断面平面図である。 図中、１……接着剤、３……ボンディングワイヤ、４…
…樹脂封止部、4A……流入口、10……リードフレーム、
11……タブ部、11A……開口部、11B,11C……溝部、12…
…インナーリード、13……アウターリード、14A〜14H…
…タブ吊りリード、20……半導体チップ、24……外部端
子である。
導体装置の要部断面図、 第２図は、前記第１図に示す樹脂封止型半導体装置の部
分断面平面図、 第３図は、前記樹脂封止型半導体装置で使用されるリー
ドフレームの平面図、 第４図は、前記樹脂封止型半導体装置のタブ部に設けた
開口部の寸法と樹脂封止部に生じる応力との関係を示す
図、 第５図は、本発明の実施例IIであるSO型の樹脂封止型半
導体装置の部分断面平面図である。 図中、１……接着剤、３……ボンディングワイヤ、４…
…樹脂封止部、4A……流入口、10……リードフレーム、
11……タブ部、11A……開口部、11B,11C……溝部、12…
…インナーリード、13……アウターリード、14A〜14H…
…タブ吊りリード、20……半導体チップ、24……外部端
子である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 邦彦 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 崎元 正教 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭60−107851（ＪＰ，Ａ) 実開 昭60−109336（ＪＰ，Ｕ)
Claims (6)
- 【請求項１】長方形のタブ部表面に長方形の半導体チッ
プを搭載し、前記タブ部、半導体チップ及び複数本のリ
ードのインナーリードを樹脂で封止する樹脂封止型半導
体装置において、前記長方形のタブ部の短辺にその中央
部からずらしてタブ吊りリードを配置し、前記長方形の
タブ部の対向する夫々の長辺に沿って、全てインナーリ
ード及びアウターリードを配列させ、半導体チップの外
部端子と前記長辺に沿って配列させたインナーリードと
をボンディングワイヤによって接続したことを特徴とす
る樹脂封止型半導体装置。 - 【請求項２】前記半導体チップは、短辺周辺及び角部の
長辺周辺にインナーリードと接続される外部端子が配列
されていることを特徴とする特許請求の範囲第１項記載
の樹脂封止型半導体装置。 - 【請求項３】前記半導体チップは、DRAM或はSRAMを内蔵
していることを特徴とする特許請求の範囲第１項又は第
２項に記載の樹脂封止型半導体装置。 - 【請求項４】長方形のタブ部表面に長方形の半導体チッ
プを搭載し、前記タブ部、半導体チップ及び複数本のリ
ードのインナーリードを樹脂で封止する樹脂封止型半導
体装置の製造方法において、前記長方形のタブ部の短辺
にその中央部からずらしてタブ吊りリードを配置し、前
記長方形のタブ部の対向する夫々の長辺に沿って、全て
のインナーリード及びアウターリードを配列させたリー
ドフレームに、半導体チップを搭載し、半導体チップの
外部端子と前記長辺に沿って配列させたインナーリード
とをボンディングワイヤによって接続し、前記短辺中央
部から封止樹脂を注入して樹脂封止を行なうことを特徴
とする樹脂封止型半導体装置の製造方法。 - 【請求項５】前記半導体チップ、短辺周辺及び角部の長
辺周辺にインナーリードと接続される外部端子が配列さ
れていることを特徴とする特許請求の範囲第４項記載の
樹脂封止型半導体装置の製造方法。 - 【請求項６】前記半導体チップは、DRAM或はSRAMを内蔵
していることを特徴とする特許請求の範囲第４項又は第
５項に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62235904A JP2601838B2 (ja) | 1987-09-19 | 1987-09-19 | 樹脂封止型半導体装置及びその製造方法 |
| KR1019880005939A KR970003909B1 (ko) | 1987-05-27 | 1988-05-20 | 수지 봉지형 반도체 장치와 그것에 사용되는 리이드 프레임 및 그것을 실장한 반도체 장치 |
| US07/653,244 US5150193A (en) | 1987-05-27 | 1991-02-11 | Resin-encapsulated semiconductor device having a particular mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62235904A JP2601838B2 (ja) | 1987-09-19 | 1987-09-19 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6480054A JPS6480054A (en) | 1989-03-24 |
| JP2601838B2 true JP2601838B2 (ja) | 1997-04-16 |
Family
ID=16992957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62235904A Expired - Fee Related JP2601838B2 (ja) | 1987-05-27 | 1987-09-19 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601838B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560805B2 (ja) * | 1988-10-06 | 1996-12-04 | 三菱電機株式会社 | 半導体装置 |
| JP2501953B2 (ja) * | 1991-01-18 | 1996-05-29 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107851A (ja) * | 1983-11-17 | 1985-06-13 | Toshiba Corp | プラスチツクパツケ−ジ用リ−ドフレ−ム |
| JPS60109336U (ja) * | 1983-12-27 | 1985-07-25 | 日本電気株式会社 | 半導体装置用リ−ドフレ−ム |
-
1987
- 1987-09-19 JP JP62235904A patent/JP2601838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6480054A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3768744B2 (ja) | 半導体装置およびその製造方法 | |
| EP0461639B1 (en) | Plastic-molded-type semiconductor device | |
| JP2567961B2 (ja) | 半導体装置及びリ−ドフレ−ム | |
| US5776800A (en) | Paddleless molded plastic semiconductor chip package | |
| JP3781913B2 (ja) | マルチチップパッケージ | |
| US5418189A (en) | Integrated circuit device and method to prevent cracking during surface mount | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| US6673650B2 (en) | Multi chip semiconductor package and method of construction | |
| JP2763004B2 (ja) | 半導体装置 | |
| JP2891692B1 (ja) | 半導体装置 | |
| JP2702219B2 (ja) | 半導体装置及びその製造方法 | |
| US20020149103A1 (en) | Multi-chip semiconductor package | |
| JP2601838B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100202760B1 (ko) | 반도체장치 | |
| JP2943781B2 (ja) | 半導体メモリ | |
| JPH0485837A (ja) | 半導体装置 | |
| JPS6070755A (ja) | 半導体装置 | |
| JPH03194954A (ja) | 半導体装置及びそれを実装した電子装置 | |
| JPH05283606A (ja) | 半導体装置 | |
| JPH0231454A (ja) | 半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2801319B2 (ja) | 半導体装置 | |
| JP2630299B2 (ja) | 半導体装置 | |
| JP2859360B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
| JP2748940B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |