JP2600349B2 - Ａｐｃ回路内蔵型集積回路 - Google Patents
Ａｐｃ回路内蔵型集積回路Info
- Publication number
- JP2600349B2 JP2600349B2 JP63304885A JP30488588A JP2600349B2 JP 2600349 B2 JP2600349 B2 JP 2600349B2 JP 63304885 A JP63304885 A JP 63304885A JP 30488588 A JP30488588 A JP 30488588A JP 2600349 B2 JP2600349 B2 JP 2600349B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- semiconductor laser
- apc
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、光通信等に利用するAPC（Auto−matic Pow
er Control）回路を内蔵したAPC回路内蔵型集積回路に
関する。
er Control）回路を内蔵したAPC回路内蔵型集積回路に
関する。
従来の技術 第３図は、従来のAPC回路の構成を示している。
第３図において、１は、半導体レーザ（LD）であり、
この半導体レーザ１には、トランジスタQ1のベース電位
VBと、抵抗R1により決定されるバイアス電流IB IB＝（VB−VBE−VEE）/R1 （但し、VEEは電源電圧、VBEはトランジスタQ1のベース
エミッタ間電圧）が流れ、したがって、半導体レーザ１
はパワーＰ（＝η・IB:ηは比例定数）の光を出力す
る。
この半導体レーザ１には、トランジスタQ1のベース電位
VBと、抵抗R1により決定されるバイアス電流IB IB＝（VB−VBE−VEE）/R1 （但し、VEEは電源電圧、VBEはトランジスタQ1のベース
エミッタ間電圧）が流れ、したがって、半導体レーザ１
はパワーＰ（＝η・IB:ηは比例定数）の光を出力す
る。
２は、半導体レーザ１の出力パワーＰに比例したモニ
タ電流I1（＝βP:βは比例係数）が流れるフォトダイオ
ード（PD）、U3は、参照電圧Vref3とモニタ電流I1と抵
抗R6により決定される電圧 Vref3−R6・I1 を出力する差動増幅器である。
タ電流I1（＝βP:βは比例係数）が流れるフォトダイオ
ード（PD）、U3は、参照電圧Vref3とモニタ電流I1と抵
抗R6により決定される電圧 Vref3−R6・I1 を出力する差動増幅器である。
R5、R4、U2は反転増幅器３を構成する抵抗、差動増幅
器であり、そのゲインは−R4/R5である。R3、R2、U1は
反転増幅器４を構成する抵抗、差動増幅器であり、その
ゲインは−R2/R3である。
器であり、そのゲインは−R4/R5である。R3、R2、U1は
反転増幅器４を構成する抵抗、差動増幅器であり、その
ゲインは−R2/R3である。
次に、上記従来例の動作を説明する。
第３図において、温度変動や電源電圧VEEの変動等に
より、半導体レーザ１の出力パワーＰが例えばΔＰだけ
大きくなると、フォトダイオード２のモニタ電流I1がβ
・ΔＰだけ大きくなり、差動増幅器U3の出力電圧は、R6
・β・ΔＰだけ下がる。
より、半導体レーザ１の出力パワーＰが例えばΔＰだけ
大きくなると、フォトダイオード２のモニタ電流I1がβ
・ΔＰだけ大きくなり、差動増幅器U3の出力電圧は、R6
・β・ΔＰだけ下がる。
したがって、反転増幅器３の差動増幅器U2の出力電圧
は、R6・β・ΔＰ・R4/R5だけ上がり、また、反転増幅
器４の差動増幅器U1の出力電圧は、R6・β・ΔＰ・R4・
R2/R5・R3だけ下がる。
は、R6・β・ΔＰ・R4/R5だけ上がり、また、反転増幅
器４の差動増幅器U1の出力電圧は、R6・β・ΔＰ・R4・
R2/R5・R3だけ下がる。
したがって、トランジスタQ1のベース電位及びエミッ
タ電位も同様にR6・β・ΔＰ・R4・R2/R5・R3だけ下が
り、バイアス電流IBは、R6・β・ΔＰ・R4・R2/R5・R3
・R1だけ下がり、半導体レーザ１の出力パワーＰは、R6
・β・ΔＰ・R4・R2・η/R5・R3・R1だけ下がる。した
がって第３図に示した回路は負帰還回路として動作し、
上式のΔＰの係数が１より極めて大きければ半導体レー
ザ１の出力パワーを一定に保つように動作する。
タ電位も同様にR6・β・ΔＰ・R4・R2/R5・R3だけ下が
り、バイアス電流IBは、R6・β・ΔＰ・R4・R2/R5・R3
・R1だけ下がり、半導体レーザ１の出力パワーＰは、R6
・β・ΔＰ・R4・R2・η/R5・R3・R1だけ下がる。した
がって第３図に示した回路は負帰還回路として動作し、
上式のΔＰの係数が１より極めて大きければ半導体レー
ザ１の出力パワーを一定に保つように動作する。
発明が解決しようとする課題 しかしながら、上記従来のAPC回路では、差動増幅器U
1〜U3を用いているので、トランジスタの数が多くな
り、したがって、光素子と電子回路をモノリシックに集
積したOE（Opto−Elec−tronics）IC回路で簡単に構成
することができないという問題点がある。
1〜U3を用いているので、トランジスタの数が多くな
り、したがって、光素子と電子回路をモノリシックに集
積したOE（Opto−Elec−tronics）IC回路で簡単に構成
することができないという問題点がある。
本発明は上記従来の問題点に鑑み、OEIC回路で簡単に
構成することができるAPC回路内蔵型集積回路を提供す
ることを目的とする。
構成することができるAPC回路内蔵型集積回路を提供す
ることを目的とする。
課題を解決するための手段 本発明は上記目的を達成するために、フォトダイオー
ドのモニタ電流を増幅するカレントミラー回路を設け、
このカレントミラー回路により増幅された電流が大きく
なるにつれて、半導体レーザに印加されるバイアス電流
が小さくなるように電流変換するものである。
ドのモニタ電流を増幅するカレントミラー回路を設け、
このカレントミラー回路により増幅された電流が大きく
なるにつれて、半導体レーザに印加されるバイアス電流
が小さくなるように電流変換するものである。
作 用 本発明は上記構成により、カレントミラー回路の素子
数が少ないので、モノリシックに集積したOEIC回路で簡
単に構成することができる。
数が少ないので、モノリシックに集積したOEIC回路で簡
単に構成することができる。
実施例 以下、図面を参照して本発明の実施例を説明する。第
１図は、本発明に係るAPC回路の一実施例を示す回路
図、第２図は、第１図のAPC回路と半導体レーザ駆動回
路を内蔵したAPC回路内蔵型集積回路を示す回路図であ
り、第３図に示す構成部材と同一のものには同一の参照
符号を付す。
１図は、本発明に係るAPC回路の一実施例を示す回路
図、第２図は、第１図のAPC回路と半導体レーザ駆動回
路を内蔵したAPC回路内蔵型集積回路を示す回路図であ
り、第３図に示す構成部材と同一のものには同一の参照
符号を付す。
第１図において、１は、半導体レーザ（LD）であり、
この半導体レーザ１には、トランジスタQ1のベース電位
VBと、抵抗R1により決定されるバイアス電流IB IB＝（VB−VBE−VEE）/R1 （但し、VEEは電源電圧、VBEはトランジスタQ1のベース
エミッタ間電圧）が流れ、したがって、半導体レーザ１
はパワーＰ（＝η・IB・ηは比例定数）の光を出力す
る。
この半導体レーザ１には、トランジスタQ1のベース電位
VBと、抵抗R1により決定されるバイアス電流IB IB＝（VB−VBE−VEE）/R1 （但し、VEEは電源電圧、VBEはトランジスタQ1のベース
エミッタ間電圧）が流れ、したがって、半導体レーザ１
はパワーＰ（＝η・IB・ηは比例定数）の光を出力す
る。
２は、半導体レーザ１の出力パワーＰに比例したモニ
タ電流I1（＝βP:βは比例係数）が流れるフォトダイオ
ード（PD）、D1は、アノードがフォトダイオード２のア
ノードに接続されたダイオードである。
タ電流I1（＝βP:βは比例係数）が流れるフォトダイオ
ード（PD）、D1は、アノードがフォトダイオード２のア
ノードに接続されたダイオードである。
６は、カレントミラー回路であり、このカレントミラ
ー回路６は、ベースがダイオードD1のカソードに接続さ
れ、コレクタが抵抗R15を介して接地されたトランジス
タQ5と、ベースがトランジスタQ5のエミッタに接続さ
れ、コレクタがダイオードD1のカソードに接続され、エ
ミッタが抵抗R14を介して電源電圧VEEに接続されたトラ
ンジスタQ4と、ベースがトランジスタQ5のエミッタに接
続され、コレクタが抵抗R12を介してトランジスタQ2の
エミッタに接続され、エミッタが抵抗R13を介して電源
電圧VEEに接続されたトランジスタQ3より構成されてい
る。
ー回路６は、ベースがダイオードD1のカソードに接続さ
れ、コレクタが抵抗R15を介して接地されたトランジス
タQ5と、ベースがトランジスタQ5のエミッタに接続さ
れ、コレクタがダイオードD1のカソードに接続され、エ
ミッタが抵抗R14を介して電源電圧VEEに接続されたトラ
ンジスタQ4と、ベースがトランジスタQ5のエミッタに接
続され、コレクタが抵抗R12を介してトランジスタQ2の
エミッタに接続され、エミッタが抵抗R13を介して電源
電圧VEEに接続されたトランジスタQ3より構成されてい
る。
このカレントミラー回路６においては、トランジスタ
Q3、Q4のエミッタ電位がほぼ等しいので、トランジスタ
Q3、Q4のそれぞれのコレクタ電流I2、I1は、抵抗R13、R
14の電圧降下が等しくなるような比、すなわち、I2≒R1
4・I1/R13となる。
Q3、Q4のエミッタ電位がほぼ等しいので、トランジスタ
Q3、Q4のそれぞれのコレクタ電流I2、I1は、抵抗R13、R
14の電圧降下が等しくなるような比、すなわち、I2≒R1
4・I1/R13となる。
７は、電流変換回路を示し、この電流変換回路７は、
ベースにベース電圧Ｖc/ONが供給され、コレクタが接地
され、エミッタが抵抗R12を介してトランジスタQ1のベ
ースとトランジスタQ3のコレクタに接続されたトランジ
スタQ2と、前述したトランジスタQ1及び抵抗R1より構成
されている。
ベースにベース電圧Ｖc/ONが供給され、コレクタが接地
され、エミッタが抵抗R12を介してトランジスタQ1のベ
ースとトランジスタQ3のコレクタに接続されたトランジ
スタQ2と、前述したトランジスタQ1及び抵抗R1より構成
されている。
この電流変換回路７は、トランジスタQ3のコレクタ電
流I2を次の式 IB＝（ＶC/ON−2VBE−R12・I2−VEE）/R1 により、半導体レーザ１のバイアス電流（トランジスタ
Q1のコレクタ電流）IBに変換する。
流I2を次の式 IB＝（ＶC/ON−2VBE−R12・I2−VEE）/R1 により、半導体レーザ１のバイアス電流（トランジスタ
Q1のコレクタ電流）IBに変換する。
次に、上記実施例の動作を説明する。
第１図において、温度変動や電源電圧VEEの変動等に
より、半導体レーザ１の出力パワーＰが例えばΔＰだけ
大きくなると、フォトダイオード２のモニタ電流I1がβ
・ΔＰだけ大きくなり、トランジスタQ3のコレクタ電流
I2は、β・ΔＰ・R14/R13だけ大きくなる。
より、半導体レーザ１の出力パワーＰが例えばΔＰだけ
大きくなると、フォトダイオード２のモニタ電流I1がβ
・ΔＰだけ大きくなり、トランジスタQ3のコレクタ電流
I2は、β・ΔＰ・R14/R13だけ大きくなる。
したがって、半導体レーザ１のバイアス電流（トラン
ジスタQ1のコレクタ電流）IBは、β・ΔＰ・R14・R12/R
13・R1だけ小さくなり、半導体レーザ１の出力パワーＰ
は、β・ΔＰ・R14・R12・η/R13・R1だけ下がる。した
がって第１図に示した回路は負帰還回路として動作し、
上式のΔＰの係数が１より極めて大きければ半導体レー
ザ１の出力パワーを一定に保つ。
ジスタQ1のコレクタ電流）IBは、β・ΔＰ・R14・R12/R
13・R1だけ小さくなり、半導体レーザ１の出力パワーＰ
は、β・ΔＰ・R14・R12・η/R13・R1だけ下がる。した
がって第１図に示した回路は負帰還回路として動作し、
上式のΔＰの係数が１より極めて大きければ半導体レー
ザ１の出力パワーを一定に保つ。
尚、抵抗R15とトランジスタQ5は、トランジスタQ3、Q
4にベース電流を供給することにより、I2:I1の比がR14:
R13の比からずれる誤差を小さくする役割を果たし、ま
た、ダイオードD1は、フォトダイオード２に印加される
逆バイアス電圧を小さくする役割を果たす。
4にベース電流を供給することにより、I2:I1の比がR14:
R13の比からずれる誤差を小さくする役割を果たし、ま
た、ダイオードD1は、フォトダイオード２に印加される
逆バイアス電圧を小さくする役割を果たす。
したがって、上記実施例によれば、数個のトランジス
タQ1〜Q5と数個の抵抗R1、R12〜R15により構成すること
ができるので、光素子（半導体レーザ１及びフォトダイ
オード２）と上記回路をOEIC回路で簡単に構成すること
ができる。
タQ1〜Q5と数個の抵抗R1、R12〜R15により構成すること
ができるので、光素子（半導体レーザ１及びフォトダイ
オード２）と上記回路をOEIC回路で簡単に構成すること
ができる。
尚、電流変換部７は、 という温度特性を有し、トランジスタQ1のベースエミッ
タ間電圧VBEの温度特性∂VBE/∂Ｔは通常−2mV/℃程度
であるので、抵抗R1の値を適当に設定することにより、
∂IB/∂Ｔの値を＋0.1〜0.5mA/℃程度にすることができ
る。
タ間電圧VBEの温度特性∂VBE/∂Ｔは通常−2mV/℃程度
であるので、抵抗R1の値を適当に設定することにより、
∂IB/∂Ｔの値を＋0.1〜0.5mA/℃程度にすることができ
る。
また、半導体レーザ１の閾値電流の温度特性は、通常
同程度（＋0.1〜0.5mA/℃）であるので、APCループのゲ
インβ・R14・R12・η/R13・R1が小さくても、上記実施
例によれば、温度変動に対する半導体レーザ１の出力パ
ワーＰの変動を小さく抑えることができる。
同程度（＋0.1〜0.5mA/℃）であるので、APCループのゲ
インβ・R14・R12・η/R13・R1が小さくても、上記実施
例によれば、温度変動に対する半導体レーザ１の出力パ
ワーＰの変動を小さく抑えることができる。
特に、上記半導体レーザ１とAPC回路をモノリシック
に集積化した場合、半導体レーザ１とトランジスタQ1〜
Q5の温度上昇が殆ど同じとなるので、上記温度特性のキ
ャンセル効果が大きいという利点がある。
に集積化した場合、半導体レーザ１とトランジスタQ1〜
Q5の温度上昇が殆ど同じとなるので、上記温度特性のキ
ャンセル効果が大きいという利点がある。
第２図において、一点鎖線で示す右方の回路がAPC回
路を示し、左方の回路が半導体レーザ駆動回路８を示
す。
路を示し、左方の回路が半導体レーザ駆動回路８を示
す。
尚、このAPC回路は、半導体レーザ１のカソードとバ
イアス電流駆動用のトランジスタQ1のコレクタが抵抗R1
6とダイオードD2を介して接続されている場合を除いて
第１図のAPC回路と略同一であり、この場合には、半導
体レーザ１にサージ電流や逆バイアス電圧が誤って印加
されても、半導体レーザ１の破壊を防止することができ
る。
イアス電流駆動用のトランジスタQ1のコレクタが抵抗R1
6とダイオードD2を介して接続されている場合を除いて
第１図のAPC回路と略同一であり、この場合には、半導
体レーザ１にサージ電流や逆バイアス電圧が誤って印加
されても、半導体レーザ１の破壊を防止することができ
る。
第２図において、T1、T2は、データに応じたディジタ
ルパルスが差動入力する端子、T3は、半導体レーザ１に
流れるパルス電流の振幅制御用端子、T4は、トランジス
タQ1のエミッタと抵抗R1の間に接続され、半導体レーザ
１に流れるバイアス電流をモニタするための端子、T5
は、電源電圧VEEの端子、T6は、トランジスタQ1のベー
スに接続された端子、T7は、抵抗R12とトランジスタQ3
のコレクタの間に接続された端子であり、この端子T6、
T7が短絡されると、第１図に示すAPC回路と同一の回路
となる。
ルパルスが差動入力する端子、T3は、半導体レーザ１に
流れるパルス電流の振幅制御用端子、T4は、トランジス
タQ1のエミッタと抵抗R1の間に接続され、半導体レーザ
１に流れるバイアス電流をモニタするための端子、T5
は、電源電圧VEEの端子、T6は、トランジスタQ1のベー
スに接続された端子、T7は、抵抗R12とトランジスタQ3
のコレクタの間に接続された端子であり、この端子T6、
T7が短絡されると、第１図に示すAPC回路と同一の回路
となる。
また、T8は、トランジスタQ4のエミッタと抵抗R14の
間に接続され、フォトダイオード２のモニタ電流に応じ
た電流を取り出すことにより半導体レーザ１の出力パワ
ーＰをモニタするための端子、T9は、トランジスタQ2の
ベース電圧ＶC/ONの入力端子、T10は接地用端子であ
る。
間に接続され、フォトダイオード２のモニタ電流に応じ
た電流を取り出すことにより半導体レーザ１の出力パワ
ーＰをモニタするための端子、T9は、トランジスタQ2の
ベース電圧ＶC/ONの入力端子、T10は接地用端子であ
る。
半導体レーザ駆動回路８は、トランジスタQ6、Q8とダ
イオードD13、D4により構成され、端子T1、T2を介して
差動入力したディジタルパルスをレベルシフトするレベ
ルシフト回路と、トランジスタQ7、Q9と抵抗R17、R19に
より構成され、レベルシフト回路からの信号に応じて半
導体レーザ１のパルス電流をスイッチングする電流切換
回路と、トランジスタQ10と抵抗R18により構成され、端
子T3の電圧に応じて半導体レーザ１のパルス電流の振幅
を制御する回路を備えている。
イオードD13、D4により構成され、端子T1、T2を介して
差動入力したディジタルパルスをレベルシフトするレベ
ルシフト回路と、トランジスタQ7、Q9と抵抗R17、R19に
より構成され、レベルシフト回路からの信号に応じて半
導体レーザ１のパルス電流をスイッチングする電流切換
回路と、トランジスタQ10と抵抗R18により構成され、端
子T3の電圧に応じて半導体レーザ１のパルス電流の振幅
を制御する回路を備えている。
次に、上記実施例の動作を説明する。
第２図において、端子T1、T2を介して差動入力したデ
ィジタルパルスがレベルシフトされ、電流切換回路をス
イッチングすると、データに応じたパルス電流が半導体
レーザ１に流れる。
ィジタルパルスがレベルシフトされ、電流切換回路をス
イッチングすると、データに応じたパルス電流が半導体
レーザ１に流れる。
この場合、端子T1、T2を介して差動入力したディジタ
ルパルスをレベルシフトするので、入力した信号がECL
レベルであっても、トランジスタQ9のコレクタベース間
電圧VCBをOV以上に維持することができ、したがって、
電流切換回路を高速でスイッチングすることができる。
ルパルスをレベルシフトするので、入力した信号がECL
レベルであっても、トランジスタQ9のコレクタベース間
電圧VCBをOV以上に維持することができ、したがって、
電流切換回路を高速でスイッチングすることができる。
また、端子T3を介してトランジスタQ10のベースに印
加する電圧に応じて半導体レーザ１のパルス電流の振幅
を制御することができ、端子T4からの電流により半導体
レーザ１のバイアス電流をモニタすることができ、端子
T6、T7の間をスイッチで切り換えることにより半導体レ
ーザ１の出力を自動的に又は手動で選択的に制御するこ
とができ、端子T8からの電流により半導体レーザ１の出
力をモニタすることができる。
加する電圧に応じて半導体レーザ１のパルス電流の振幅
を制御することができ、端子T4からの電流により半導体
レーザ１のバイアス電流をモニタすることができ、端子
T6、T7の間をスイッチで切り換えることにより半導体レ
ーザ１の出力を自動的に又は手動で選択的に制御するこ
とができ、端子T8からの電流により半導体レーザ１の出
力をモニタすることができる。
発明の効果 以上説明したように、本発明は、フォトダイオードの
モニタ電流を増幅するカレントミラー回路を設け、この
カレントミラー回路により増幅された電流が大きくなる
につれて、半導体レーザに印加されるバイアス電流が小
さくなるように電流変換するので、回路の素子数が少な
くなり、したがって、モノリシックに集積したOEIC回路
で簡単に構成することができる。
モニタ電流を増幅するカレントミラー回路を設け、この
カレントミラー回路により増幅された電流が大きくなる
につれて、半導体レーザに印加されるバイアス電流が小
さくなるように電流変換するので、回路の素子数が少な
くなり、したがって、モノリシックに集積したOEIC回路
で簡単に構成することができる。
第１図は、本発明に係るAPC回路の一実施例を示す回路
図、第２図は、第１図のAPC回路と半導体レーザ駆動回
路を内蔵したAPC回路内蔵型集積回路を示す回路図、第
３図は、従来のAPC回路を示す回路図である。 １……半導体レーザ（LD）、２……フォトダイオード
（PD）、６……カレントミラー回路、７……電流変換回
路、８……半導体レーザ駆動回路、Q1……バイアス電流
駆動用トランジスタ、D2……ダイオード、T4……バイア
ス電流モニタ用端子、T5……電源端子、T6,T7……自動
／手動切換用端子、T10……接地用端子。
図、第２図は、第１図のAPC回路と半導体レーザ駆動回
路を内蔵したAPC回路内蔵型集積回路を示す回路図、第
３図は、従来のAPC回路を示す回路図である。 １……半導体レーザ（LD）、２……フォトダイオード
（PD）、６……カレントミラー回路、７……電流変換回
路、８……半導体レーザ駆動回路、Q1……バイアス電流
駆動用トランジスタ、D2……ダイオード、T4……バイア
ス電流モニタ用端子、T5……電源端子、T6,T7……自動
／手動切換用端子、T10……接地用端子。
Claims (4)
- 【請求項１】半導体レーザ、前記半導体レーザの光出力
に応じたモニタ電流を出力するフォトダイオード、前記
フォトダイオードの出力電流をベース電流とする第１の
トランジスタおよび第１のトランジスタのエミッタ電流
をベース電流とする第２および第３のトランジスタを具
備するカレントミラー回路、および前記カレントミラー
回路により増幅された電流が大きくなるにつれて、前記
半導体レーザに印加されるバイアス電流が小さくなるよ
うに電流変換する電流変換回路を有するAPC回路部と、
データに応じた駆動電流を前記半導体レーザに供給する
回路部とをモノリシックに集積したAPC回路内蔵型集積
回路。 - 【請求項２】電流変換回路の温度特性と半導体レーザの
閾値電流の温度特性を略等しくした請求項１記載のAPC
回路内蔵型集積回路。 - 【請求項３】半導体レーザのアノードが接地され、前記
半導体レーザのカソードがバイアス電流駆動用トランジ
スタのコレクタに接続され、前記バイアス電流駆動用ト
ランジスタのエミッタに電源電圧が印加される請求項１
および請求項２のいずれかに記載のAPC回路内蔵型集積
回路。 - 【請求項４】半導体レーザに印加されるバイアス電流が
流れる回路の結線の一部を切断し、切断された各端部に
外部接続端子を接続した請求項１乃至請求項３のいずれ
かに記載のAPC回路内蔵型集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304885A JP2600349B2 (ja) | 1988-12-01 | 1988-12-01 | Ａｐｃ回路内蔵型集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304885A JP2600349B2 (ja) | 1988-12-01 | 1988-12-01 | Ａｐｃ回路内蔵型集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151089A JPH02151089A (ja) | 1990-06-11 |
| JP2600349B2 true JP2600349B2 (ja) | 1997-04-16 |
Family
ID=17938450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304885A Expired - Fee Related JP2600349B2 (ja) | 1988-12-01 | 1988-12-01 | Ａｐｃ回路内蔵型集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600349B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738607B2 (ja) * | 1991-06-27 | 1998-04-08 | 三菱電機株式会社 | 発光素子駆動回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115383A (en) * | 1979-02-27 | 1980-09-05 | Mitsubishi Electric Corp | Bias circuit for laser diode |
| JPS6126278A (ja) * | 1984-07-14 | 1986-02-05 | Matsushita Electric Ind Co Ltd | 光電子集積回路 |
| JPS6142981A (ja) * | 1984-08-07 | 1986-03-01 | Matsushita Electric Ind Co Ltd | 光電子集積回路素子 |
| JPS62206893A (ja) * | 1986-03-07 | 1987-09-11 | Toshiba Corp | 半導体レ−ザのバイアス電流源 |
-
1988
- 1988-12-01 JP JP63304885A patent/JP2600349B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02151089A (ja) | 1990-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484331A (en) | Regulator for bias current of semiconductor laser diode | |
| JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| JPS6136407B2 (ja) | ||
| KR950007489B1 (ko) | 반도체레이저소자 구동회로 | |
| US5517103A (en) | Reference current source for low supply voltage operation | |
| JP2600349B2 (ja) | Ａｐｃ回路内蔵型集積回路 | |
| JPH10270784A (ja) | Ｌｄ駆動回路 | |
| JPH0837331A (ja) | 半導体レーザ制御装置 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JPH0563273A (ja) | レーザーダイオード駆動回路 | |
| JPH07212158A (ja) | 関数発生回路 | |
| JP5255533B2 (ja) | 受光回路 | |
| JPH05211364A (ja) | レーザダイオードの光出力制御回路 | |
| JPH05129706A (ja) | 半導体レーザ駆動制御回路 | |
| JPH0156546B2 (ja) | ||
| JP2002064242A (ja) | レーザダイオード駆動方法および回路 | |
| JPH06140700A (ja) | 半導体発光素子駆動回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JPS6156636B2 (ja) | ||
| JP2777497B2 (ja) | 直結型演算増幅器 | |
| JP2710487B2 (ja) | 半導体発光素子駆動回路 | |
| JPH03214935A (ja) | レーザダイオード駆動回路 | |
| JP2934302B2 (ja) | 光信号発生回路 | |
| JPH08306998A (ja) | 発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |