JP2587046B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2587046B2 JP2587046B2 JP62011299A JP1129987A JP2587046B2 JP 2587046 B2 JP2587046 B2 JP 2587046B2 JP 62011299 A JP62011299 A JP 62011299A JP 1129987 A JP1129987 A JP 1129987A JP 2587046 B2 JP2587046 B2 JP 2587046B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- input
- handler
- output control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、ICカード等のカードに対して情報の入出力
を行う電子装置に関する。
を行う電子装置に関する。
[従来の技術] ICカードは従来の磁気カードよりも大きな記憶容量を
有し、内部にCPUを有するインテリジェント化された構
造を有しているので、より柔軟なアプリケーションが可
能であるという理由で、現行の磁気カードに代わる媒体
として注目されている。
有し、内部にCPUを有するインテリジェント化された構
造を有しているので、より柔軟なアプリケーションが可
能であるという理由で、現行の磁気カードに代わる媒体
として注目されている。
[発明が解決しようとする問題点] ところが現在のところICカードのハードウエア構成で
は、記憶手段としてEPROMおよびEEPROMの2種類が用い
られていること、またその記憶容量も2KB,8KBさらに大
容量のものが考えられている状況であること、またソフ
トウエア的に見ると種々のメモリ管理方式、処理シーケ
ンス、情報入出力のための通信プロトコルなどが存在す
ることなどによって標準化が速やかに実施されることは
困難である。
は、記憶手段としてEPROMおよびEEPROMの2種類が用い
られていること、またその記憶容量も2KB,8KBさらに大
容量のものが考えられている状況であること、またソフ
トウエア的に見ると種々のメモリ管理方式、処理シーケ
ンス、情報入出力のための通信プロトコルなどが存在す
ることなどによって標準化が速やかに実施されることは
困難である。
従ってこのままの状況が続けば取引き装置とICカード
の間に情報入出力装置としてICカードリーダを有する互
換性を確保できなくなったり、あるいは互換性の確保の
ために取引き装置側にカードメーカ別、ハードウエア別
あるいは用いているソフトウエア別に様々な入出力制御
プログラムを用意しなければ各種のカードに対する対応
が不可能になるという問題がある。
の間に情報入出力装置としてICカードリーダを有する互
換性を確保できなくなったり、あるいは互換性の確保の
ために取引き装置側にカードメーカ別、ハードウエア別
あるいは用いているソフトウエア別に様々な入出力制御
プログラムを用意しなければ各種のカードに対する対応
が不可能になるという問題がある。
[問題点を解決するための手段] 上記の問題を解決するため本発明においては、カード
に対して情報の入出力を行う電子装置において、 記憶手段と、 複数の入出力制御プログラムを記憶した第1のカード
内の所望の入出力制御プログラムを指示する入力手段
と、 カードの情報の入出力を行う場合に、前記入力手段か
らの指示に応答して、電子装置に装着された第1のカー
ドの複数の入出力制御プログラムから所望の入出力制御
プログラムを読み出して、前記記憶手段に記憶させる第
1の制御手段と、 前記第1の制御手段により前記記憶手段に記憶された
入出力制御プログラムに従って、次に装着される第2の
カードに記憶された情報の入出力処理を行う第2の制御
手段と を有する構成を採用した。
に対して情報の入出力を行う電子装置において、 記憶手段と、 複数の入出力制御プログラムを記憶した第1のカード
内の所望の入出力制御プログラムを指示する入力手段
と、 カードの情報の入出力を行う場合に、前記入力手段か
らの指示に応答して、電子装置に装着された第1のカー
ドの複数の入出力制御プログラムから所望の入出力制御
プログラムを読み出して、前記記憶手段に記憶させる第
1の制御手段と、 前記第1の制御手段により前記記憶手段に記憶された
入出力制御プログラムに従って、次に装着される第2の
カードに記憶された情報の入出力処理を行う第2の制御
手段と を有する構成を採用した。
[作用] 上記の構成によれば、入力手段からの指示に応答し
て、電子装置に装着された第1のカードの複数の入出力
制御プログラムから所望の入出力制御プログラムを読み
出して記憶手段に記憶し、その入出力制御プログラムに
従って、次に装着される第2のカードに記憶された情報
の入出力処理を行うことができる。
て、電子装置に装着された第1のカードの複数の入出力
制御プログラムから所望の入出力制御プログラムを読み
出して記憶手段に記憶し、その入出力制御プログラムに
従って、次に装着される第2のカードに記憶された情報
の入出力処理を行うことができる。
[実施例] 以下、図面に示す実施例に基づいて本発明を詳細に説
明する。
明する。
第1図は本発明を採用した電子装置の実施例の構造を
示している。ここではICカードを用いる種々の取引き装
置に共通した構成を示している。
示している。ここではICカードを用いる種々の取引き装
置に共通した構成を示している。
図において符号1はCPUおよびメモリを収納したICカ
ードで、ICカード1はコネクタなどの接続手段を介して
リーダライタ23に装着される。リーダライタはICカード
の装着部およびデータ入出力のためのバッファアンプな
どから構成されるハードウエア的な回路で、PIO(プロ
グラマブル入出力ポート)素子などから構成されたリー
ダライタコントローラ22によってその情報入出力を制御
される。
ードで、ICカード1はコネクタなどの接続手段を介して
リーダライタ23に装着される。リーダライタはICカード
の装着部およびデータ入出力のためのバッファアンプな
どから構成されるハードウエア的な回路で、PIO(プロ
グラマブル入出力ポート)素子などから構成されたリー
ダライタコントローラ22によってその情報入出力を制御
される。
リーダライタコントローラ22はデータバス16を介して
図の上方に示された処理システムに接続される。
図の上方に示された処理システムに接続される。
この処理システム全体の処理はマイクロプロセッサな
どから構成されたCPU15によって制御される。CPU15のデ
ータバスにはCPU15の制御プログラムを格納したROM17、
CPU15の情報処理のためのフリーエリアとして用いられ
るRAM18、CRTなどから構成された表示装置19、キーボー
ドなどから構成された入力装置20および処理結果を出力
するための各種印字方式を有する印字装置21が接続され
る。
どから構成されたCPU15によって制御される。CPU15のデ
ータバスにはCPU15の制御プログラムを格納したROM17、
CPU15の情報処理のためのフリーエリアとして用いられ
るRAM18、CRTなどから構成された表示装置19、キーボー
ドなどから構成された入力装置20および処理結果を出力
するための各種印字方式を有する印字装置21が接続され
る。
第2図は第1図のICカード1の構造を示している。IC
カード1内部にはCPU2、およびEPROMないしEEPROMなど
から構成されたメモリ3が収納されている。CPU2は一体
化された入出力ポートを有し、この入出力ポートを介し
て符号4〜9で示す6個の入出力端子が導出されてい
る。
カード1内部にはCPU2、およびEPROMないしEEPROMなど
から構成されたメモリ3が収納されている。CPU2は一体
化された入出力ポートを有し、この入出力ポートを介し
て符号4〜9で示す6個の入出力端子が導出されてい
る。
ここで符号4はグランド端子、5はCPU2およびメモリ
3に対する電源供給を行なう電源端子、6はメモリ3に
対する書き込みに必要な電圧を供給する電源端子、7は
CPU2をリセットさせ、所定の動作を最初から実行させる
ためのリセット端子、8および9は予備端子となってい
る。
3に対する電源供給を行なう電源端子、6はメモリ3に
対する書き込みに必要な電圧を供給する電源端子、7は
CPU2をリセットさせ、所定の動作を最初から実行させる
ためのリセット端子、8および9は予備端子となってい
る。
本実施例では各種の方式の異なるICカードを接続して
情報の入出力を行なうために、各種の異なるICカードの
ための入出力制御プログラム(ハンドラ)を、取引き装
置側に用意するのではなく、各種の異なるICカードに特
有な制御プログラムをICカード側に用意し、これを必要
に応じて取引き装置側にロードして用いる構成を採用し
ている。これによってソフトウエア的な互換性を保つこ
とができるが、さらにハードウエア的な互換性を確保す
るためにはリーダライタ23のコネクタ構造、電源電圧供
給部の構成などを異ならせた複数のICカード装着スロッ
トを設ける。カード装着部の構造が同一である場合には
ピン配置を異ならせるなどの対策によってリーダライタ
部が異なるハードウエア構成を有するICカードを装着で
きるようにしておく。
情報の入出力を行なうために、各種の異なるICカードの
ための入出力制御プログラム(ハンドラ)を、取引き装
置側に用意するのではなく、各種の異なるICカードに特
有な制御プログラムをICカード側に用意し、これを必要
に応じて取引き装置側にロードして用いる構成を採用し
ている。これによってソフトウエア的な互換性を保つこ
とができるが、さらにハードウエア的な互換性を確保す
るためにはリーダライタ23のコネクタ構造、電源電圧供
給部の構成などを異ならせた複数のICカード装着スロッ
トを設ける。カード装着部の構造が同一である場合には
ピン配置を異ならせるなどの対策によってリーダライタ
部が異なるハードウエア構成を有するICカードを装着で
きるようにしておく。
前述のように各ICカードに特有な入出力プログラム
は、情報の入出力時にICカード1側から供給する。第3
図、第4図はこの様子を示している。
は、情報の入出力時にICカード1側から供給する。第3
図、第4図はこの様子を示している。
第3図はROM17、RAM18から構成されるCPU15のメモリ
空間を示したものである。第3図はICカード1側から入
出力制御プログラムを読み出す前の状態を示しており、
図において符号10は取引き装置本体の制御を行なうプロ
グラムエリア、符号11は各種ICカードに共通な基本ハン
ドラ、すなわち入出力制御プログラム格納エリア、12は
ICカードを用いて行なう各種のアプリケーションを制御
するためのプログラムエリア、そのあとはRAM18によっ
て構成されるフリーエリアとなっている。
空間を示したものである。第3図はICカード1側から入
出力制御プログラムを読み出す前の状態を示しており、
図において符号10は取引き装置本体の制御を行なうプロ
グラムエリア、符号11は各種ICカードに共通な基本ハン
ドラ、すなわち入出力制御プログラム格納エリア、12は
ICカードを用いて行なう各種のアプリケーションを制御
するためのプログラムエリア、そのあとはRAM18によっ
て構成されるフリーエリアとなっている。
特定のICカードに対して情報の入出力を行なう場合、
後述する制御プログラムによってICカード1側からその
ICカードに特有なハンドラ、すなわち情報入出力制御プ
ログラムが制御される。このハンドラは第4図に符号13
で示されるようにフリーエリアの先頭部分にロードされ
る。この特定のハンドラのロードはICカード1からメモ
リエリア11に格納された基本ハンドラによって読み出さ
れる。
後述する制御プログラムによってICカード1側からその
ICカードに特有なハンドラ、すなわち情報入出力制御プ
ログラムが制御される。このハンドラは第4図に符号13
で示されるようにフリーエリアの先頭部分にロードされ
る。この特定のハンドラのロードはICカード1からメモ
リエリア11に格納された基本ハンドラによって読み出さ
れる。
第5図は取引き装置のCPU15が用いるICカードに対す
る情報の入出力のための基本ハンドラのプログラム手順
を示している。この手順は第3図、第4図のメモリマッ
プに応じてROM17に格納される。第5図の手順では特定
のICカードに対する情報入出力を行なう場合、目的のIC
カードにハンドラを全て収納できない場合を考えて、目
的のICカードの他にそのICカードのハンドラを格納した
もう1つのICカードを用意し、これらを差し換えて用い
るものとする。第5図では目的のICカードをA、ハンド
ラを格納したICカードをBによって示している。第5図
のステップS1においては、CPU15はリーダライタコント
ローラ22を介してリーダライタ23を制御し、ICカード1
のリセット端子にリセット信号を入力する。
る情報の入出力のための基本ハンドラのプログラム手順
を示している。この手順は第3図、第4図のメモリマッ
プに応じてROM17に格納される。第5図の手順では特定
のICカードに対する情報入出力を行なう場合、目的のIC
カードにハンドラを全て収納できない場合を考えて、目
的のICカードの他にそのICカードのハンドラを格納した
もう1つのICカードを用意し、これらを差し換えて用い
るものとする。第5図では目的のICカードをA、ハンド
ラを格納したICカードをBによって示している。第5図
のステップS1においては、CPU15はリーダライタコント
ローラ22を介してリーダライタ23を制御し、ICカード1
のリセット端子にリセット信号を入力する。
このリセット信号に応じて目的のICカードAはリセッ
ト時の初期データが出力される。この時の周波数および
伝送速度は4.9125 MHzおよび9600 BPSのICカードにおい
て良く知られたものとし、各種のカードで用いられてい
るキャラクラ形式に合わせてステップS2において受信、
デコードされる。
ト時の初期データが出力される。この時の周波数および
伝送速度は4.9125 MHzおよび9600 BPSのICカードにおい
て良く知られたものとし、各種のカードで用いられてい
るキャラクラ形式に合わせてステップS2において受信、
デコードされる。
このステップS2のデコードによって装着されたICカー
ドの形式がわかるため、これに基づきステップS3で情報
入出力に用いるべき適切なハンドラを選定する。前記の
ようにこのハンドラは目的のカードと異なるICカードに
記憶されているので、ステップS4において表示装置19あ
るいは印字装置21などを用いてカードの差し換えを操作
者に指示する。この時ハンドラを収納したカードが複数
にわたる場合には、適したカードを装着させるよう表示
を行なう。
ドの形式がわかるため、これに基づきステップS3で情報
入出力に用いるべき適切なハンドラを選定する。前記の
ようにこのハンドラは目的のカードと異なるICカードに
記憶されているので、ステップS4において表示装置19あ
るいは印字装置21などを用いてカードの差し換えを操作
者に指示する。この時ハンドラを収納したカードが複数
にわたる場合には、適したカードを装着させるよう表示
を行なう。
操作者がハンドラを格納したICカードBを収納する
と、ステップS5においてこのカードに対してリセット信
号を送出し、これに基づいてカードBはリセット時の初
期データを出力する。このデータはステップS6で前記同
様にデコードされ、ステップS7で受信したデータに誤り
がないかどうかなどのチェックを行ない、ステップS8で
ICカードBに対してハンドラの送信要求を行なう。
と、ステップS5においてこのカードに対してリセット信
号を送出し、これに基づいてカードBはリセット時の初
期データを出力する。このデータはステップS6で前記同
様にデコードされ、ステップS7で受信したデータに誤り
がないかどうかなどのチェックを行ない、ステップS8で
ICカードBに対してハンドラの送信要求を行なう。
これによってICカードBからICカードAの情報入出力
に必要なハンドラが送信される。このハンドラのデータ
はステップS9で受信され、第4図に符号13で示したよう
にRAM18のフリーエリアの先頭部分にロードされる。
に必要なハンドラが送信される。このハンドラのデータ
はステップS9で受信され、第4図に符号13で示したよう
にRAM18のフリーエリアの先頭部分にロードされる。
ステップS10ではロードされたハンドラを起動し、ス
テップS11において再び差し換えられた目的ICカードの
プロトコルに基づく情報入出力を行なう。
テップS11において再び差し換えられた目的ICカードの
プロトコルに基づく情報入出力を行なう。
以上の構成によれば、取引き装置側に多数のハンドラ
を用意することなく、各種の異なるICカードに対して情
報の入出力を行なうことができる。しかも本実施例では
ハンドラのプログラムが目的ICカードではなく、ハンド
ラ格納のためのICカードに収納されているため、目的IC
カードのメモリ領域を圧迫する問題がない。
を用意することなく、各種の異なるICカードに対して情
報の入出力を行なうことができる。しかも本実施例では
ハンドラのプログラムが目的ICカードではなく、ハンド
ラ格納のためのICカードに収納されているため、目的IC
カードのメモリ領域を圧迫する問題がない。
以上では、目的ICカードの種別ごとにハンドラを格納
したICカードを用いる構成を示したが、カードのタイプ
別のハンドラが各々2KB程度の大きさであり、第5図の
ハンドラ収納用のICカードに3、4種類のICカードのハ
ンドラを全て収納できることが考えられる。このような
場合には第6図のような手順によって、カードの差し換
えの手間を少なくすることができる。
したICカードを用いる構成を示したが、カードのタイプ
別のハンドラが各々2KB程度の大きさであり、第5図の
ハンドラ収納用のICカードに3、4種類のICカードのハ
ンドラを全て収納できることが考えられる。このような
場合には第6図のような手順によって、カードの差し換
えの手間を少なくすることができる。
第6図の手順では、まずハンドラを収納したICカード
Bから、ステップS12〜S16に示した手順でハンドラを呼
び出す。ステップS12〜S16の手順は第5図のステップS5
〜S9の手順に相当するものである。この時目的ICカード
の種別はICカードAの外面の表示などから判定し、手動
によって入力装置20からICカードB内のいずれのハンド
ラをロードするかを指示するようにするとよい。
Bから、ステップS12〜S16に示した手順でハンドラを呼
び出す。ステップS12〜S16の手順は第5図のステップS5
〜S9の手順に相当するものである。この時目的ICカード
の種別はICカードAの外面の表示などから判定し、手動
によって入力装置20からICカードB内のいずれのハンド
ラをロードするかを指示するようにするとよい。
以降、ステップS16〜S18においてロードしたハンドラ
を用いて差し換えられた目的ICカードAに対する情報の
入出力を行なう。
を用いて差し換えられた目的ICカードAに対する情報の
入出力を行なう。
第5図、第6図の例ではカードの差し換えを行なう必
要があるが、ハンドラを収納したICカードB専用のスロ
ットを設けておいて、ここに常時ICカードBを収容して
おくようにすれば差し換えの手間をなくすことができ
る。
要があるが、ハンドラを収納したICカードB専用のスロ
ットを設けておいて、ここに常時ICカードBを収容して
おくようにすれば差し換えの手間をなくすことができ
る。
また、目的のICカードAに充分なメモリ容量がある場
合には、ハンドラ収納用のICカードBを用いることなく
目的のICカードAの所定のメモリ領域にそのカードに特
有なハンドラを収納するようにし、このハンドラを取引
き装置側にロードして用いるようにしても構わない。
合には、ハンドラ収納用のICカードBを用いることなく
目的のICカードAの所定のメモリ領域にそのカードに特
有なハンドラを収納するようにし、このハンドラを取引
き装置側にロードして用いるようにしても構わない。
[発明の効果] 以上の説明から明らかなように、本発明によれば、カ
ードに対して情報の入出力を行う電子装置において、記
憶手段と、複数の入出力制御プログラムを記憶した第1
のカード内の所望の入出力制御プログラムを指示する入
力手段と、カードの情報の入出力を行う場合に、前記入
力手段からの指示に応答して、電子装置に装着された第
1のカードの複数の入出力制御プログラムから所望の入
出力制御プログラムを読み出して、前記記憶手段に記憶
させる第1の制御手段と、前記第1の制御手段により前
記記憶手段に記憶された入出力制御プログラムに従っ
て、次に装着される第2のカードに記憶された情報の入
出力処理を行う第2の制御手段とを有する構成を採用し
たので、第2のカードに記憶された情報の入出力処理を
行う前に、第1のカードに記憶された複数の入出力制御
プログラムから必要な入出力制御プログラムを選択指示
して記憶手段に記憶させておくことで、この入出力制御
プログラムに従って第2のカードの情報の入出力処理を
行うことができ、電子装置のメモリ容量を圧迫すること
なく、1枚の第1のカードを用いて複数種類の第2のカ
ードを簡単に取り扱うことができる。
ードに対して情報の入出力を行う電子装置において、記
憶手段と、複数の入出力制御プログラムを記憶した第1
のカード内の所望の入出力制御プログラムを指示する入
力手段と、カードの情報の入出力を行う場合に、前記入
力手段からの指示に応答して、電子装置に装着された第
1のカードの複数の入出力制御プログラムから所望の入
出力制御プログラムを読み出して、前記記憶手段に記憶
させる第1の制御手段と、前記第1の制御手段により前
記記憶手段に記憶された入出力制御プログラムに従っ
て、次に装着される第2のカードに記憶された情報の入
出力処理を行う第2の制御手段とを有する構成を採用し
たので、第2のカードに記憶された情報の入出力処理を
行う前に、第1のカードに記憶された複数の入出力制御
プログラムから必要な入出力制御プログラムを選択指示
して記憶手段に記憶させておくことで、この入出力制御
プログラムに従って第2のカードの情報の入出力処理を
行うことができ、電子装置のメモリ容量を圧迫すること
なく、1枚の第1のカードを用いて複数種類の第2のカ
ードを簡単に取り扱うことができる。
第1図は本発明を採用したICカード取引き装置の構造を
示したブロック図、第2図は第1図のICカードの構造を
示した説明図、第3図、第4図は第1図のCPUのメモリ
マップを示した説明図、第5図、第6図はそれぞれ本発
明による異なる情報入出力制御手順を示したフローチャ
ート図である。 1……ICカード、2……CPU 3……メモリ、15……CPU 18……RAM 22……リーダライタコントローラ 23……リーダライタ
示したブロック図、第2図は第1図のICカードの構造を
示した説明図、第3図、第4図は第1図のCPUのメモリ
マップを示した説明図、第5図、第6図はそれぞれ本発
明による異なる情報入出力制御手順を示したフローチャ
ート図である。 1……ICカード、2……CPU 3……メモリ、15……CPU 18……RAM 22……リーダライタコントローラ 23……リーダライタ
Claims (1)
- 【請求項1】カードに対して情報の入出力を行う電子装
置において、 記憶手段と、 複数の入出力制御プログラムを記憶した第1のカード内
の所望の入出力制御プログラムを指示する入力手段と、 カードの情報の入出力を行う場合に、前記入力手段から
の指示に応答して、電子装置に装着された第1のカード
の複数の入出力制御プログラムから所望の入出力制御プ
ログラムを読み出して、前記記憶手段に記憶させる第1
の制御手段と、 前記第1の制御手段により前記記憶手段に記憶された入
出力制御プログラムに従って、次に装着される第2のカ
ードに記憶された情報の入出力処理を行う第2の制御手
段と を有する電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62011299A JP2587046B2 (ja) | 1987-01-22 | 1987-01-22 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62011299A JP2587046B2 (ja) | 1987-01-22 | 1987-01-22 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63180187A JPS63180187A (ja) | 1988-07-25 |
JP2587046B2 true JP2587046B2 (ja) | 1997-03-05 |
Family
ID=11774114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62011299A Expired - Lifetime JP2587046B2 (ja) | 1987-01-22 | 1987-01-22 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2587046B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237575A (ja) * | 1984-05-09 | 1985-11-26 | Omron Tateisi Electronics Co | Icカ−ドシステム |
JPS60231285A (ja) * | 1984-05-02 | 1985-11-16 | Seiko Epson Corp | メモリカ−ドとの通信方法 |
JPS61129791A (ja) * | 1984-11-26 | 1986-06-17 | Toppan Printing Co Ltd | プログラム格納用外部記憶媒体及び外部記憶媒体用コンピユ−タシステム |
JPS61188652A (ja) * | 1985-02-18 | 1986-08-22 | Mitsubishi Electric Corp | 通信プロセツサ |
-
1987
- 1987-01-22 JP JP62011299A patent/JP2587046B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63180187A (ja) | 1988-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0456923A1 (en) | Display system | |
EP2109034B1 (en) | Entertainment apparatus, information processing unit and portable strorage device | |
JPS63245784A (ja) | カ−ド認証端末装置 | |
EP0482589A2 (en) | Method and apparatus for controlling bus in computer system to which expansion unit is connectable | |
JP2587046B2 (ja) | 電子装置 | |
EP1220149A1 (en) | Entertainment device, data processing device and portable storage device | |
JPH0786829B2 (ja) | 電子機器装置 | |
JP2579170B2 (ja) | メモリカード | |
JP2930259B2 (ja) | 携帯可能電子装置 | |
JP3077911B2 (ja) | 携帯可能電子装置 | |
JP4032198B2 (ja) | Plcシステム及びリモートターミナル | |
JP2930258B2 (ja) | 携帯可能電子装置 | |
JPH11242596A (ja) | 電子装置、プログラム書き込みシステム及び方法 | |
JP3399709B2 (ja) | プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ | |
JPH11110333A (ja) | 中央監視システム | |
JPS60160447A (ja) | プログラマブルコントロ−ラ | |
JPH03276383A (ja) | Icカードの通信システム | |
JPS63187382A (ja) | 携帯可能電子装置の初期化装置 | |
JP2598056B2 (ja) | 携帯可能電子装置 | |
JPH0452481B2 (ja) | ||
JPH07261901A (ja) | インタフェース変換装置およびこれを備えたキーボード装置 | |
JPH03130996A (ja) | Eepromの初期設定方式 | |
JPH02176954A (ja) | 端末装置におけるプログラム変更方法 | |
JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
JPS596407B2 (ja) | 初期プログラムロ−ディング方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |