JP2584654B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2584654B2 JP2584654B2 JP63066215A JP6621588A JP2584654B2 JP 2584654 B2 JP2584654 B2 JP 2584654B2 JP 63066215 A JP63066215 A JP 63066215A JP 6621588 A JP6621588 A JP 6621588A JP 2584654 B2 JP2584654 B2 JP 2584654B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- processing unit
- processing device
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概要〕 ワークステーション等でパイプライン構成によりクリ
ッピングを行う図形処理システムの診断方式に関し、 外部からテストパターンと内部テストの結果をチェッ
クでき、ハードのインターフェイスを容易にし、内部テ
ストの結果データが保証されて、不良回路を探知回路に
することを目的とし、 図形処理ユニットのそれぞれに診断モード指示信号及
びリセット信号の入力ピンとテストの格納部を備え、各
図形処理ユニットのリセット後に前記診断モード指示信
号が診断モードであるか否かにより前記テストパターン
を出力に割込ませるか否かを決定し、テストパターンデ
ータ又は図形処理ユニット内部のステータスデータにチ
ェック用ビットを付加もしくは含有させ、出力させるチ
ェック用ビットに着目することによりテストパターン又
は内部ステータスを外部で診断するように構成する。
ッピングを行う図形処理システムの診断方式に関し、 外部からテストパターンと内部テストの結果をチェッ
クでき、ハードのインターフェイスを容易にし、内部テ
ストの結果データが保証されて、不良回路を探知回路に
することを目的とし、 図形処理ユニットのそれぞれに診断モード指示信号及
びリセット信号の入力ピンとテストの格納部を備え、各
図形処理ユニットのリセット後に前記診断モード指示信
号が診断モードであるか否かにより前記テストパターン
を出力に割込ませるか否かを決定し、テストパターンデ
ータ又は図形処理ユニット内部のステータスデータにチ
ェック用ビットを付加もしくは含有させ、出力させるチ
ェック用ビットに着目することによりテストパターン又
は内部ステータスを外部で診断するように構成する。
本発明は、ワークステーション等で使用される図形処
理システムの診断方式に関し、特に、パイプライン構成
によりクリッピングを行う図形処理システムの診断方式
に関する。
理システムの診断方式に関し、特に、パイプライン構成
によりクリッピングを行う図形処理システムの診断方式
に関する。
ワークステーション（WS）で図形を表示するに際して
は、描画オーダのフェッチ，座標変換，クリッピング，
フレームメモリへの描画などの各ステップが行われる
が、座標変換とクリッピングは、普通、TCP（Transform
Clip Processor）によって、パイプライン処理が行わ
れる。パイプライン処理（Pipeline Processing）と
は、複数の小さな機能単位を直列に接続して構成される
機能により行われる処理で、その演算はデータの入力と
結果の出力とが所定の時間間隔で行われる。
は、描画オーダのフェッチ，座標変換，クリッピング，
フレームメモリへの描画などの各ステップが行われる
が、座標変換とクリッピングは、普通、TCP（Transform
Clip Processor）によって、パイプライン処理が行わ
れる。パイプライン処理（Pipeline Processing）と
は、複数の小さな機能単位を直列に接続して構成される
機能により行われる処理で、その演算はデータの入力と
結果の出力とが所定の時間間隔で行われる。
第８図は、図形処理ユニットを直列に接続して座標変
換及びクリッピングのパイプラインを構成した一例を示
す構成図である。第８図において、座標変換ユニット81
と上下左右のクリッピングユニット82〜85とが伝送線86
により直列に接続されて、パイプラインを構成してい
る。図形データは、そのパイプラインの入力側から出力
側へと伝送されながら、拡大，縮小，回転，平行移動な
ど座標変換されたのち、上辺をクリップされ、更に下
辺，左辺，右辺の順に、はみ出した部分が切除されて行
く。各ユニットは、それぞれが固有の機能を働かせなが
ら、直列に接続され、かつ前記TCPに制御されることに
よって、図形データを所望のフレームに処理するパイプ
ラインの機能を形成している。
換及びクリッピングのパイプラインを構成した一例を示
す構成図である。第８図において、座標変換ユニット81
と上下左右のクリッピングユニット82〜85とが伝送線86
により直列に接続されて、パイプラインを構成してい
る。図形データは、そのパイプラインの入力側から出力
側へと伝送されながら、拡大，縮小，回転，平行移動な
ど座標変換されたのち、上辺をクリップされ、更に下
辺，左辺，右辺の順に、はみ出した部分が切除されて行
く。各ユニットは、それぞれが固有の機能を働かせなが
ら、直列に接続され、かつ前記TCPに制御されることに
よって、図形データを所望のフレームに処理するパイプ
ラインの機能を形成している。
しかしながら、上記の構成では、故障が発生した場
合、５個の図形処理ユニットのうち、どのユニットが不
良であるか、また故障した部分が図形処理ユニットのど
の部分、例えば演算部分なのか、それとも伝送系なのか
を判定することが難しい。仮に単体の図形処理ユニット
の内部テストを可能にしても、その内部テストの結果を
外部からどのように判定するかという課題を解決しなけ
れば、パイプラインの図形処理ユニットを診断すること
は難しい。
合、５個の図形処理ユニットのうち、どのユニットが不
良であるか、また故障した部分が図形処理ユニットのど
の部分、例えば演算部分なのか、それとも伝送系なのか
を判定することが難しい。仮に単体の図形処理ユニット
の内部テストを可能にしても、その内部テストの結果を
外部からどのように判定するかという課題を解決しなけ
れば、パイプラインの図形処理ユニットを診断すること
は難しい。
本発明は、このような課題に鑑みて創案されたもの
で、外部からテストパターンと内部テストの結果をチェ
ックでき、ハードのインターフェイスを容易にし、内部
テストの結果データが保証され、不良回路を知ることが
可能な図形処理システムの診断方式を提供することを目
的とする。
で、外部からテストパターンと内部テストの結果をチェ
ックでき、ハードのインターフェイスを容易にし、内部
テストの結果データが保証され、不良回路を知ることが
可能な図形処理システムの診断方式を提供することを目
的とする。
本発明において、上記の課題を解決するための手段
は、直列パイプライン構成に接続され、入力情報の図形
処理を行う複数個の図形処理ユニットのそれぞれに診断
モード指示信号及びリセット信号の入力ピンとテストパ
ターンの格納部を備え、各図形処理ユニットのリセット
後に前記診断モード指示信号が診断モードであるか否か
により前記テストパターンを出力に割込ませるか否かを
決定し、テストパターンデータ又は図形処理ユニット内
部のステータスデータにチェック用ビットを付加もしく
は含有させ、出力されるチェック用ビットに着目するこ
とによりテストパターン又は内部ステータスを外部で診
断する図形処理システムの診断方式であって、パイプラ
イン構成後段の図形処理ユニットから前段へ順次独立に
診断を行うことにより診断の終了した範囲を確定する図
形処理システムの診断方式によるものとする。
は、直列パイプライン構成に接続され、入力情報の図形
処理を行う複数個の図形処理ユニットのそれぞれに診断
モード指示信号及びリセット信号の入力ピンとテストパ
ターンの格納部を備え、各図形処理ユニットのリセット
後に前記診断モード指示信号が診断モードであるか否か
により前記テストパターンを出力に割込ませるか否かを
決定し、テストパターンデータ又は図形処理ユニット内
部のステータスデータにチェック用ビットを付加もしく
は含有させ、出力されるチェック用ビットに着目するこ
とによりテストパターン又は内部ステータスを外部で診
断する図形処理システムの診断方式であって、パイプラ
イン構成後段の図形処理ユニットから前段へ順次独立に
診断を行うことにより診断の終了した範囲を確定する図
形処理システムの診断方式によるものとする。
本発明は、図形処理システムの診断方式に重点を置い
て、図形処理ユニットのリセット後に診断モード指示信
号が診断モードの場合は、図形処理ユニットがチェック
用ビット付テストパターン（ビット巾＝データバス巾＋
チェック用ビット）もしくはチェック用ビットを含むテ
ストパターン（ビット巾＝データバス巾）を出力し、そ
の後に図形処理ユニットの入力を出力端まで通過させ、
これを外部でチェック用ビットに着目してテストパター
ンのチェックを行う。一方、リセット後に診断モード指
示信号が診断モードでない場合は、入力情報の命令に従
う処理を行い、出力する。
て、図形処理ユニットのリセット後に診断モード指示信
号が診断モードの場合は、図形処理ユニットがチェック
用ビット付テストパターン（ビット巾＝データバス巾＋
チェック用ビット）もしくはチェック用ビットを含むテ
ストパターン（ビット巾＝データバス巾）を出力し、そ
の後に図形処理ユニットの入力を出力端まで通過させ、
これを外部でチェック用ビットに着目してテストパター
ンのチェックを行う。一方、リセット後に診断モード指
示信号が診断モードでない場合は、入力情報の命令に従
う処理を行い、出力する。
そのために、まず各図形処理ユニットは、診断モード
指示信号及びリセット信号の入力ピンを備え、図形処理
ユニットのリセット後に診断モード指示信号が診断モー
ドであるか否かを照合する。診断モードの場合は、テス
トパターン格納部に格納されているチェック用ビット付
テストパターン（ビット巾はデータバス巾＋チェック用
ビット）またはチェック用ビットを含むテストパターン
（ビット巾＝データバス巾）を出力した後に図形処理ユ
ニットの出力へ通過させる。一方、リセット後に診断モ
ード指示信号が診断モードでない場合は、入力情報の命
令に従う。外部では、チェック用ビットに着目してテス
トパターンのチェックを行う。
指示信号及びリセット信号の入力ピンを備え、図形処理
ユニットのリセット後に診断モード指示信号が診断モー
ドであるか否かを照合する。診断モードの場合は、テス
トパターン格納部に格納されているチェック用ビット付
テストパターン（ビット巾はデータバス巾＋チェック用
ビット）またはチェック用ビットを含むテストパターン
（ビット巾＝データバス巾）を出力した後に図形処理ユ
ニットの出力へ通過させる。一方、リセット後に診断モ
ード指示信号が診断モードでない場合は、入力情報の命
令に従う。外部では、チェック用ビットに着目してテス
トパターンのチェックを行う。
テストパターンだけでなく、前記テストパターンを出
力した後に図形処理ユニット内のRAM,ROM,レジスタ,ALU
等の各種テストパターンを発生させ、その結果ステータ
スをチェック用ビット付ステータス又はチェック用ビッ
トを含むステータスの形で出力した後に図形処理ユニッ
トの入力を出力に通過させることも考えられる。
力した後に図形処理ユニット内のRAM,ROM,レジスタ,ALU
等の各種テストパターンを発生させ、その結果ステータ
スをチェック用ビット付ステータス又はチェック用ビッ
トを含むステータスの形で出力した後に図形処理ユニッ
トの入力を出力に通過させることも考えられる。
以下、図面を参照して、本発明の実施例を詳細に説明
する。
する。
第１図は、本発明の一実施例の構成図である。同図に
おいて、図形処理ユニットは、MPU1,FPU（Floating Poi
nt Unit）2,RAM3,ROM4,入力部5,出力部６から成る。入
力部５及び出力部６は外部の伝送線に接続され、伝送さ
れてくる図形情報に対し、ROM4に内蔵されているファー
ムウェアにより座標変換やクリッピング等の処理を行
う。ROM4は本発明のテストパターンをも格納していて、
図形処理ユニットのリセット後に診断モード指示信号が
診断モードである場合は、MPU1は、ROM4からテストパタ
ーンを出力した後で入力情報を出力部６へ通過させ、こ
れを外部でチェック用ビットに着目してテストパターン
のチェックを行う。一方、図形処理ユニットのリセット
後に診断モード指示信号が診断モードでない場合は、入
力情報の命令に従う処理を行い、出力部６から出力す
る。
おいて、図形処理ユニットは、MPU1,FPU（Floating Poi
nt Unit）2,RAM3,ROM4,入力部5,出力部６から成る。入
力部５及び出力部６は外部の伝送線に接続され、伝送さ
れてくる図形情報に対し、ROM4に内蔵されているファー
ムウェアにより座標変換やクリッピング等の処理を行
う。ROM4は本発明のテストパターンをも格納していて、
図形処理ユニットのリセット後に診断モード指示信号が
診断モードである場合は、MPU1は、ROM4からテストパタ
ーンを出力した後で入力情報を出力部６へ通過させ、こ
れを外部でチェック用ビットに着目してテストパターン
のチェックを行う。一方、図形処理ユニットのリセット
後に診断モード指示信号が診断モードでない場合は、入
力情報の命令に従う処理を行い、出力部６から出力す
る。
本発明のテストパターンは、チェック用ビット付テス
トパターン（ビット巾＝データバス巾＋チェック用ビッ
ト）もしくはチェック用ビットを含むテストパターン
（ビット巾＝データバス巾）の双方が考えられる。
トパターン（ビット巾＝データバス巾＋チェック用ビッ
ト）もしくはチェック用ビットを含むテストパターン
（ビット巾＝データバス巾）の双方が考えられる。
第２図は、チェック用ビット付テストパターンの一例
を示す模式図である。同図において、テストパターンの
ビット巾は、データバス巾にチェック用ビットをプラス
したものである。使用するデータ巾に対してチェック用
のビットを１ビット設け、リセット時にデータビット及
びチェック用ビットをすべて“0"にして、“AAAA"及び
“5555"のテストパターンとRAM,ROMレジスタ,ALU等のテ
スト結果（ステータス）をチェックするため、それぞれ
に対してチェック用ビットを“1"にし、外部でチェック
用ビットが“1"であるときにデータをチェックするよう
に構成することにより、外部でチェックした結果がどの
ヒットが不良であるか、また“AAAA"及び“5555"が正常
に読出され、ステータスに異常がある場合に、ステータ
スからどの部分が不良かを知ることが可能となる。
を示す模式図である。同図において、テストパターンの
ビット巾は、データバス巾にチェック用ビットをプラス
したものである。使用するデータ巾に対してチェック用
のビットを１ビット設け、リセット時にデータビット及
びチェック用ビットをすべて“0"にして、“AAAA"及び
“5555"のテストパターンとRAM,ROMレジスタ,ALU等のテ
スト結果（ステータス）をチェックするため、それぞれ
に対してチェック用ビットを“1"にし、外部でチェック
用ビットが“1"であるときにデータをチェックするよう
に構成することにより、外部でチェックした結果がどの
ヒットが不良であるか、また“AAAA"及び“5555"が正常
に読出され、ステータスに異常がある場合に、ステータ
スからどの部分が不良かを知ることが可能となる。
第３図は、チェック用ビットを含むテストパターンの
一例を示す模式図である。同図において、テストパター
ンのビット巾はデータバスのバス巾と等しい。使用する
データ巾内にチェックビットを設け、図中最下位のチェ
ックビットを“1",“1"にして他ビットの“1",“0"のテ
ストを行い、続いて、図中最上位のチェックビットを
“1",“1"にして他ビットの“1",“0"のテストを行うこ
とにより、データ巾をすべてチェック可能とする。ま
た、次に、図中の最下位のチェックビットを“1"にする
と、ステータスのチェックが可能になる。
一例を示す模式図である。同図において、テストパター
ンのビット巾はデータバスのバス巾と等しい。使用する
データ巾内にチェックビットを設け、図中最下位のチェ
ックビットを“1",“1"にして他ビットの“1",“0"のテ
ストを行い、続いて、図中最上位のチェックビットを
“1",“1"にして他ビットの“1",“0"のテストを行うこ
とにより、データ巾をすべてチェック可能とする。ま
た、次に、図中の最下位のチェックビットを“1"にする
と、ステータスのチェックが可能になる。
第４図は、上記の装置において、ROM4に、チェック用
ビット付テストパターンを格納し、本発明の診断を実施
する一例を示すフローチャートである。同図は、診断モ
ード時にテストパターン“1AAAA"及び“15555"を出力部
６に転送した後、入力情報を出力部６に転送する流れを
示している。
ビット付テストパターンを格納し、本発明の診断を実施
する一例を示すフローチャートである。同図は、診断モ
ード時にテストパターン“1AAAA"及び“15555"を出力部
６に転送した後、入力情報を出力部６に転送する流れを
示している。
第５図は、第１図に示した図形処理ユニットを複数個
直列に接続したパイプライン構成の一例を示す構成図で
ある。同図において、パイプラインは、座標変換処理ユ
ニット51,上クリップ処理ユニット52,下クリップ処理ユ
ニット53,左クリップ処理ユニット54,右クリップ処理ユ
ニット55が直列に接続され、それらの各ユニットは第１
図に示したような内部構成になっている。座標変換処理
ユニット51の入力端がパイプラインの入力端であり、右
クリップ処理ユニット55の出力端がパイプラインの出力
端になっていて、その出力端に外部の試験機56を接続
し、テスト結果のビットを取出せるようになっている。
直列に接続したパイプライン構成の一例を示す構成図で
ある。同図において、パイプラインは、座標変換処理ユ
ニット51,上クリップ処理ユニット52,下クリップ処理ユ
ニット53,左クリップ処理ユニット54,右クリップ処理ユ
ニット55が直列に接続され、それらの各ユニットは第１
図に示したような内部構成になっている。座標変換処理
ユニット51の入力端がパイプラインの入力端であり、右
クリップ処理ユニット55の出力端がパイプラインの出力
端になっていて、その出力端に外部の試験機56を接続
し、テスト結果のビットを取出せるようになっている。
各ユニット51,52,53,54,55には、試験機56からリセッ
ト信号R1,R2,R3,R4,R5及び診断モード指示信号T1,T2,T
3,T4,T5が入力できる。
ト信号R1,R2,R3,R4,R5及び診断モード指示信号T1,T2,T
3,T4,T5が入力できる。
第６図は、第５図に示したシステムに基づいた具体的
な実施例の構成図である。同図において、各ユニット6
1,62,63,64,65が直列に接続され、パイプラインを構成
しているのは、第５図と同様であるが、それぞれのリセ
ット信号線にはオアゲートが配設され、パイプライン全
体をリセットしたいときはRST信号を入力すればよく、
個々のユニットに対してはTEST1〜５を入力する。パイ
プラインのどの部分が故障しているかを診断したいとき
は、出力側のユニットからTEST5,TEST4,TEST3…の順に
テストして、結果が正常のユニットを通過モードにして
行けば、初めて不良の結果が出力される段で不良のユニ
ットを突止めることができる。
な実施例の構成図である。同図において、各ユニット6
1,62,63,64,65が直列に接続され、パイプラインを構成
しているのは、第５図と同様であるが、それぞれのリセ
ット信号線にはオアゲートが配設され、パイプライン全
体をリセットしたいときはRST信号を入力すればよく、
個々のユニットに対してはTEST1〜５を入力する。パイ
プラインのどの部分が故障しているかを診断したいとき
は、出力側のユニットからTEST5,TEST4,TEST3…の順に
テストして、結果が正常のユニットを通過モードにして
行けば、初めて不良の結果が出力される段で不良のユニ
ットを突止めることができる。
第７図は、第６図に示したシステムのチェック用テス
トパターンの一動作例を示すタイムチャートである。即
ち、右クリップ処理ユニット65の診断モード時テストパ
ターン“1AAAA"及び“15555"を出力部６に転送後、入力
情報を出力部６へ転送状態に保ち、次に、左クリップ処
理ユニット64を右クリップ処理ユニット65と同様な動作
を行うことにより、テストパターン“1AAAA"と“15555"
が左クリップ処理ユニット64から右クリップ処理ユニッ
ト65に転送されて、出力される。この出力のチェック用
ビットの“1"の数カウントすることにより、処理ユニッ
ト番号を知ることが可能となる。
トパターンの一動作例を示すタイムチャートである。即
ち、右クリップ処理ユニット65の診断モード時テストパ
ターン“1AAAA"及び“15555"を出力部６に転送後、入力
情報を出力部６へ転送状態に保ち、次に、左クリップ処
理ユニット64を右クリップ処理ユニット65と同様な動作
を行うことにより、テストパターン“1AAAA"と“15555"
が左クリップ処理ユニット64から右クリップ処理ユニッ
ト65に転送されて、出力される。この出力のチェック用
ビットの“1"の数カウントすることにより、処理ユニッ
ト番号を知ることが可能となる。
尚、チェック用ビット含むテストパターンについて
も、前記と同様な考え方が適用できる。
も、前記と同様な考え方が適用できる。
本実施例は、下記の効果を挙する。
１）チェックビットに同期して、外部でテストパターン
及び内部テストの結果（ステータス）をチェック可能に
なる。
及び内部テストの結果（ステータス）をチェック可能に
なる。
２）データバス巾でテストパターンのチェックを行う場
合は、ハードのインターフェイスが容易になる。
合は、ハードのインターフェイスが容易になる。
３）テストパターンの正常な場合、ステータスのデータ
が保証される。
が保証される。
４）テストパターンから不良ビットを知ること及びステ
ータスから不良回路を知ることが可能になる。
ータスから不良回路を知ることが可能になる。
以上、説明したとおり、本発明によれば、外部からテ
ストパターン及び内部テストの結果をチェックでき、ハ
ードのインターフェイスを容易にし、内部テストの結果
データが保証され、不良回路を知ることが可能な図形処
理システムの診断方式を提供することができる。
ストパターン及び内部テストの結果をチェックでき、ハ
ードのインターフェイスを容易にし、内部テストの結果
データが保証され、不良回路を知ることが可能な図形処
理システムの診断方式を提供することができる。
【図面の簡単な説明】 第１図は本発明の一実施例の構成図、 第２図及び第３図は本発明のテストパターンの模式図、 第４図は実施例の動作フローチャート、 第５図及び第６図は本発明の応用例の構成図、 第７図は応用例の動作のタイムチャート、 第８図は従来例の構成図である。 1;MPU、 4;ROM（テストパターン格納部）、 5;入力部、 6;出力部、 51,61,81;座標変換処理ユニット、 52,62,82;上クリップ処理ユニット、 53,63,83;下クリップ処理ユニット、 54,64,84;左クリップ処理ユニット、 55,65,85;右クリップ処理ユニット。
フロントページの続き (72)発明者 美間 俊哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中山 寛 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 藤井 滋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田辺 智明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山内 満 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡本 雅之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−262185（ＪＰ，Ａ) 特開 昭58−207152（ＪＰ，Ａ)
Claims (1)
- 【請求項１】伝送線を介して直列に複数接続され、前段
の処理装置と接続された伝送線から入力された入力情報
に対してパイプライン処理を行い、処理結果を後段の処
理装置と接続された伝送線へ出力する処理装置からなる
データ処理装置であって、 テストパターンデータを保持する手段と、 テストモード時に、前段の処理装置から当該処理装置と
接続された前記伝送線へ出力されたテストパターンを受
信する手段と、 テストモード時に、前記保持しているテストパターンを
後段の処理装置と接続された伝送線へ出力した後に前記
受信したテストパターンデータを後段の処理装置と接続
された前記伝送線へ出力する手段と を備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066215A JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066215A JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01237842A JPH01237842A (ja) | 1989-09-22 |
| JP2584654B2 true JP2584654B2 (ja) | 1997-02-26 |
Family
ID=13309380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066215A Expired - Fee Related JP2584654B2 (ja) | 1988-03-18 | 1988-03-18 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584654B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207152A (ja) * | 1982-05-28 | 1983-12-02 | Nec Corp | パイプライン演算装置テスト方式 |
| JPS60239834A (ja) * | 1984-05-14 | 1985-11-28 | Nec Corp | 集積回路 |
| JPS62262185A (ja) * | 1986-05-09 | 1987-11-14 | Mitsubishi Precision Co Ltd | パイプライン制御方式 |
-
1988
- 1988-03-18 JP JP63066215A patent/JP2584654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01237842A (ja) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4183459A (en) | Tester for microprocessor-based systems | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| JP2584654B2 (ja) | データ処理装置 | |
| EP0039665A1 (en) | A method and apparatus for tracing a sequence comprising a series of transfers of binary message words | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JP2861861B2 (ja) | 故障診断システム | |
| JP3156249B2 (ja) | 障害検出回路の診断方式 | |
| JPS60101643A (ja) | デ−タ処理装置 | |
| JPS6022211A (ja) | 故障診断装置 | |
| SU932498A1 (ru) | Устройство дл программной диагностики каналов ввода-вывода и интерфейса | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| Zhao et al. | Adaptive fault detection and diagnosis of RAM interconnects | |
| JPS62261970A (ja) | 診断装置 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS63231540A (ja) | 擬似障害発生回路 | |
| JPS6310244A (ja) | 故障辞書作成方法 | |
| JPS6123251A (ja) | 情報処理装置の診断方式 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS5999269A (ja) | 大規模集積回路テスト方式 | |
| JPS63193248A (ja) | 擬似障害発生回路 | |
| JPH0414149A (ja) | パリティチェック回路のテスト装置 | |
| JPS6072006A (ja) | 論理回路診断システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |