JP2583518B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2583518B2 JP2583518B2 JP62195185A JP19518587A JP2583518B2 JP 2583518 B2 JP2583518 B2 JP 2583518B2 JP 62195185 A JP62195185 A JP 62195185A JP 19518587 A JP19518587 A JP 19518587A JP 2583518 B2 JP2583518 B2 JP 2583518B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- semiconductor switching
- pulse
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of High-Frequency Heating Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマグネトロンの如き非線形負荷にパルス状
電圧を供給する電源装置に関するものである。
電圧を供給する電源装置に関するものである。
第４図は例えば特開昭59−171491号公報に示された非
線形負荷としてのマグネトロンにパルス状電圧を供給す
る電源装置を示すブロック図であり、図において、41は
直流電源、42は高圧パルス発生回路、43は制御パルス発
生器である。
線形負荷としてのマグネトロンにパルス状電圧を供給す
る電源装置を示すブロック図であり、図において、41は
直流電源、42は高圧パルス発生回路、43は制御パルス発
生器である。
次に動作について説明する。200Vの交流電圧を直流電
源41を用いて４〜7KVの高圧の直流となし、このように
して得られた高圧の直流電圧を高圧パルス発生回路42を
用いて高圧の直流パルスとする。一方、該高圧パルス発
生回路42を構成する四極管のグリッド回路へパルス幅１
〜10msec，繰り返しパルス数10〜500パルス/sec,電圧−
20〜−140Vのグリッドバイアス電圧を制御パルス発生器
43より印加し、高圧パルス発生回路42の出力電流値を所
望の値に変化させ、かつ所定の時間単位で出力電流を所
望のパルス状態の形にしてオン・オフさせマグネトロン
に入力する。
源41を用いて４〜7KVの高圧の直流となし、このように
して得られた高圧の直流電圧を高圧パルス発生回路42を
用いて高圧の直流パルスとする。一方、該高圧パルス発
生回路42を構成する四極管のグリッド回路へパルス幅１
〜10msec，繰り返しパルス数10〜500パルス/sec,電圧−
20〜−140Vのグリッドバイアス電圧を制御パルス発生器
43より印加し、高圧パルス発生回路42の出力電流値を所
望の値に変化させ、かつ所定の時間単位で出力電流を所
望のパルス状態の形にしてオン・オフさせマグネトロン
に入力する。
第５図はこのようにして制御されたマグネトロンの出
力電流波形であり、横軸はマグネトロンの作動時間、縦
軸はマグネトロンの陽極電流を示す。
力電流波形であり、横軸はマグネトロンの作動時間、縦
軸はマグネトロンの陽極電流を示す。
以上のようにマグネトロンのパルス状の出力電流値の
パルス幅、パルスの発生するピッチ、及び出力電流値を
所定の値で制御することで、マグネトロンより出力され
るマイクロ波の発生を精密に制御することができる。
パルス幅、パルスの発生するピッチ、及び出力電流値を
所定の値で制御することで、マグネトロンより出力され
るマイクロ波の発生を精密に制御することができる。
従来の電源装置は以上のように構成されているので、
真空管を必要とし、これを駆動するための比較的高電圧
のグリッド電源やヒータ電源を必要とし、さらには装置
自身が大きくなるなどの問題点があった。
真空管を必要とし、これを駆動するための比較的高電圧
のグリッド電源やヒータ電源を必要とし、さらには装置
自身が大きくなるなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、パルス制御用に高電圧の電源を必要とせ
ず、又小型化できる電源装置を得ることを目的とする。
れたもので、パルス制御用に高電圧の電源を必要とせ
ず、又小型化できる電源装置を得ることを目的とする。
この発明に係る電源装置は、所定電圧EZより下では電
流が流れず、前記所定電圧EZで電流が流れる非線形負荷
と直列に接続された半導体スイッチング素子により、電
圧EO電圧源から流れる電流を制御するようにしたもので
ある。
流が流れず、前記所定電圧EZで電流が流れる非線形負荷
と直列に接続された半導体スイッチング素子により、電
圧EO電圧源から流れる電流を制御するようにしたもので
ある。
この発明における半導体スイッチング素子はこれを断
続することにより負荷の非線形負荷にパルス電流を供給
できると共に、断時にも該半導体スイッチング素子には
電圧源の電圧EOよりも低い電圧しかかからない。
続することにより負荷の非線形負荷にパルス電流を供給
できると共に、断時にも該半導体スイッチング素子には
電圧源の電圧EOよりも低い電圧しかかからない。
以下、この発明の実施例を図について説明する。第１
図はこの発明の一実施例を示す回路図であり、図におい
て、Ｍは非線形素子としてのマグネトロン、Q1,Q2は半
導体スイッチング素子としての電界効果トランジスタ
（以下、FETという）、PT1,PT2,PT3はFET Q1,Q2のゲー
トに電圧を印加するためのパルストランス、D1,D2は逆
流阻止ダイオード、R1,R2は放電抵抗、R3,R4,R5は高圧
の分圧抵抗（分圧抵抗回路）、PGはパルス発生回路であ
る。
図はこの発明の一実施例を示す回路図であり、図におい
て、Ｍは非線形素子としてのマグネトロン、Q1,Q2は半
導体スイッチング素子としての電界効果トランジスタ
（以下、FETという）、PT1,PT2,PT3はFET Q1,Q2のゲー
トに電圧を印加するためのパルストランス、D1,D2は逆
流阻止ダイオード、R1,R2は放電抵抗、R3,R4,R5は高圧
の分圧抵抗（分圧抵抗回路）、PGはパルス発生回路であ
る。
次に動作について説明する。パルストランスPT3にパ
ルス発生回路PGからパルスが加えられていない時はFET
Q1,Q2はオフしている。この時、FET Q1,Q2およびマグネ
トロンＭにかかる電圧をそれぞれVOQ1,VOQ2およびVOM、
電源電圧を−Ｅ（Ｖ）とすれば、 マグネトロンＭのアノード印加電圧とアノード電流の関
係は第２図のようであり、カットオフ電圧VZ以下では電
流は流れない。従って、VOM＜VZとなるよう分圧抵抗R3
〜R5の値を決めておけば、FET Q1〜Q2がオフの時マグネ
トロンＭは動作しない。更に、FET Q1,Q2の耐圧をVDSS
（（ドレイン）−ソース間電圧）に対し、VOQ1,VOQ2＜V
DSSとなるよう分圧抵抗R3〜R5の値を決めておけば、FET
Q1,Q2がオフの時に該FET Q1,Q2には耐圧以上の電圧が
印加されないため、FET Q1,Q2は破壊しない。
ルス発生回路PGからパルスが加えられていない時はFET
Q1,Q2はオフしている。この時、FET Q1,Q2およびマグネ
トロンＭにかかる電圧をそれぞれVOQ1,VOQ2およびVOM、
電源電圧を−Ｅ（Ｖ）とすれば、 マグネトロンＭのアノード印加電圧とアノード電流の関
係は第２図のようであり、カットオフ電圧VZ以下では電
流は流れない。従って、VOM＜VZとなるよう分圧抵抗R3
〜R5の値を決めておけば、FET Q1〜Q2がオフの時マグネ
トロンＭは動作しない。更に、FET Q1,Q2の耐圧をVDSS
（（ドレイン）−ソース間電圧）に対し、VOQ1,VOQ2＜V
DSSとなるよう分圧抵抗R3〜R5の値を決めておけば、FET
Q1,Q2がオフの時に該FET Q1,Q2には耐圧以上の電圧が
印加されないため、FET Q1,Q2は破壊しない。
パルス発生回路PGからパルストランスPT3にパルスが
印加されると、FET Q1,Q2のゲートにパルスが印加さ
れ、FET Q1,Q2がオンする。この時、マグネトロンＭに
は電源電圧−Ｅ（Ｖ）がそのまま印加され、マグネトロ
ンＭが動作し、マイクロ波が発生される。このようにし
て、パルス発生回路PGからパルストランスPT3にパルス
が印加される毎にマグネトロンＭが動作し、パルス状に
マイクロ波が発生される。FET Q1,Q2は高圧回路に接続
されているため、パルス発生回路PGの電源との間で絶縁
する必要があるが、パルストランスPT1〜PT3の絶縁耐圧
をＥ（Ｖ）以上にしておけば、パルス発生回路PGは高圧
回路とは絶縁され、通常の電源電位あるいは接地電位で
構成できる。
印加されると、FET Q1,Q2のゲートにパルスが印加さ
れ、FET Q1,Q2がオンする。この時、マグネトロンＭに
は電源電圧−Ｅ（Ｖ）がそのまま印加され、マグネトロ
ンＭが動作し、マイクロ波が発生される。このようにし
て、パルス発生回路PGからパルストランスPT3にパルス
が印加される毎にマグネトロンＭが動作し、パルス状に
マイクロ波が発生される。FET Q1,Q2は高圧回路に接続
されているため、パルス発生回路PGの電源との間で絶縁
する必要があるが、パルストランスPT1〜PT3の絶縁耐圧
をＥ（Ｖ）以上にしておけば、パルス発生回路PGは高圧
回路とは絶縁され、通常の電源電位あるいは接地電位で
構成できる。
第１図の実施例では、半導体スイッチング素子として
FET Q1,Q22個を直列にして用いたが、この個数は耐圧に
より決められるもので、マグネトロンＭの動作電圧Ｅ
（Ｖ）とカットオフ電圧VZ（Ｖ）との差（Ｅ−VZ）
（Ｖ）よりも半導体スイッチング素子の耐圧が高くなる
ように決めればよい。例えば、VZ＝3.2KV,E＝4.2KVであ
れば、半導体スイッチング素子がオフ時に該半導体スイ
ッチング素子に印加される電圧は1KV以上に設定する必
要がある。従って、FETの耐圧は1KV以上必要であるか
ら、耐圧500V以上のFET、望ましくは７〜800V耐圧のFET
2個用いる必要がある。
FET Q1,Q22個を直列にして用いたが、この個数は耐圧に
より決められるもので、マグネトロンＭの動作電圧Ｅ
（Ｖ）とカットオフ電圧VZ（Ｖ）との差（Ｅ−VZ）
（Ｖ）よりも半導体スイッチング素子の耐圧が高くなる
ように決めればよい。例えば、VZ＝3.2KV,E＝4.2KVであ
れば、半導体スイッチング素子がオフ時に該半導体スイ
ッチング素子に印加される電圧は1KV以上に設定する必
要がある。従って、FETの耐圧は1KV以上必要であるか
ら、耐圧500V以上のFET、望ましくは７〜800V耐圧のFET
2個用いる必要がある。
第３図は、この発明の他の実施例を示す回路図であ
り、半導体スイッチング素子としてバイポーラトランジ
スタ１個を用いた例である。
り、半導体スイッチング素子としてバイポーラトランジ
スタ１個を用いた例である。
図において、前述した第１図と同一又は相当部分には
同一符号をつけて示している。また、図において、Q3は
スイッチング素子としての１個のトランジスタ、IPは絶
縁電源である。
同一符号をつけて示している。また、図において、Q3は
スイッチング素子としての１個のトランジスタ、IPは絶
縁電源である。
次に動作について説明する。パルス発生回路PGにより
バイポーラトランジスタQ3のベースをドライブし、バイ
ポーラトランジスタQ3をオンする。この場合も第１図の
ものと同じように、分圧抵抗R4,R5の値を、バイポーラ
トランジスタQ3がオフのときにマグネトロンＭにかかる
電圧がVZ以下となり、バイポーラトランジスタQ3にかか
る電圧が該バイポーラトランジスタQ3の耐圧以下になる
よう設定すればよい。更に、パルス発生回路PGは高圧回
路に直接接続されているが、パルス発生回路PGの電源を
電流トランジスタで高圧絶縁する絶縁電源IPにしておけ
ば、高圧回路と電源一次側は絶縁される。
バイポーラトランジスタQ3のベースをドライブし、バイ
ポーラトランジスタQ3をオンする。この場合も第１図の
ものと同じように、分圧抵抗R4,R5の値を、バイポーラ
トランジスタQ3がオフのときにマグネトロンＭにかかる
電圧がVZ以下となり、バイポーラトランジスタQ3にかか
る電圧が該バイポーラトランジスタQ3の耐圧以下になる
よう設定すればよい。更に、パルス発生回路PGは高圧回
路に直接接続されているが、パルス発生回路PGの電源を
電流トランジスタで高圧絶縁する絶縁電源IPにしておけ
ば、高圧回路と電源一次側は絶縁される。
上記実施例では、非線形素子としてマグネトロンＭを
例にあげて説明したが、所定電圧EZより下では電流が流
れず、該所定電圧EZ以上で電流が流れる非線形素子や装
置の電源にはすべて同様の動作をさせることができる。
例にあげて説明したが、所定電圧EZより下では電流が流
れず、該所定電圧EZ以上で電流が流れる非線形素子や装
置の電源にはすべて同様の動作をさせることができる。
以上のように、この発明によれば、非線形負荷と電圧
源との間に半導体スイッチング素子を接続し、それら半
導体スイッチング素子および電圧源に分圧抵抗回路を接
続し、それら分圧抵抗回路を半導体スイッチング素子が
非導通状態の時に、非線形負荷に分圧される電圧を所定
電圧EZよりも低く、且つ半導体スイッチング素子に分圧
される電圧をその半導体スイッチング素子の耐圧よりも
低く設定するように構成したので、制御用に高い電圧の
電源を必要とせず、又、小形の電源装置が得られ、更に
は、比較的耐圧の低い半導体スイッチング素子を用いる
ことができる効果がある。
源との間に半導体スイッチング素子を接続し、それら半
導体スイッチング素子および電圧源に分圧抵抗回路を接
続し、それら分圧抵抗回路を半導体スイッチング素子が
非導通状態の時に、非線形負荷に分圧される電圧を所定
電圧EZよりも低く、且つ半導体スイッチング素子に分圧
される電圧をその半導体スイッチング素子の耐圧よりも
低く設定するように構成したので、制御用に高い電圧の
電源を必要とせず、又、小形の電源装置が得られ、更に
は、比較的耐圧の低い半導体スイッチング素子を用いる
ことができる効果がある。
また、非線形負荷に並列抵抗から成る分圧抵抗回路を
接続し、その分圧抵抗回路を、半導体スイッチング素子
が非導通状態の時に、非線形負荷に分圧される電圧を所
定電圧EZよりも低くなるように設定したことにより、半
導体スイッチング素子が非導通状態の時には、その半導
体スイッチング素子および非線形負荷には全く電流が流
れることなく、電力の消費および非線形負荷への影響を
なくすことができる効果がある。
接続し、その分圧抵抗回路を、半導体スイッチング素子
が非導通状態の時に、非線形負荷に分圧される電圧を所
定電圧EZよりも低くなるように設定したことにより、半
導体スイッチング素子が非導通状態の時には、その半導
体スイッチング素子および非線形負荷には全く電流が流
れることなく、電力の消費および非線形負荷への影響を
なくすことができる効果がある。
第１図はこの発明の一実施例による電源装置を示す回路
図、第２図はマグネトロンの動作特性図、第３図はこの
発明の他の実施例を示す回路図、第４図は従来の電源装
置を示すブロック図、第５図は第４図の電源装置による
マグネトロンの出力電流を示す波形図である。 Ｍはマグネトロン、Q1,Q2,Q3は半導体スイッチング素
子、R3,R4,R5は分圧抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。
図、第２図はマグネトロンの動作特性図、第３図はこの
発明の他の実施例を示す回路図、第４図は従来の電源装
置を示すブロック図、第５図は第４図の電源装置による
マグネトロンの出力電流を示す波形図である。 Ｍはマグネトロン、Q1,Q2,Q3は半導体スイッチング素
子、R3,R4,R5は分圧抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 正 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社応用機器研究所内 (72)発明者 滝 正和 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社応用機器研究所内 (72)発明者 西前 順一 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社応用機器研究所内 (72)発明者 植田 至宏 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社応用機器研究所内 (56)参考文献 特開 昭60−264107（ＪＰ，Ａ)
Claims (4)
- 【請求項１】所定電圧EZより下では電流が流れず、前記
所定電圧EZ以上で電流が流れる非線形負荷を駆動する電
源装置において、前記非線形負荷とその非線形負荷に電
源電圧EOを供給する電圧源との間に少なくとも１個以上
直列接続された半導体スイッチング素子と、前記非線形
負荷と前記半導体スイッチング素子の各々に並列抵抗を
接続した分圧抵抗回路とを備え、前記所定電圧EZと前記
半導体スイッチング素子の耐圧の全ての和を前記電源電
圧EOよりも高くすると共に、前記分圧抵抗回路を前記各
半導体スイッチング素子が非導通状態の時に、前記非線
形負荷に分圧される電圧を所定電圧EZよりも低く、且つ
前記各半導体スイッチング素子に分圧される電圧をそれ
ら各半導体スイッチング素子の耐圧よりも低くなるよう
に設定することを特徴とする電源装置。 - 【請求項２】前記半導体スイッチング素子が電界効果ト
ランジスタであることを特徴とする特許請求の範囲第１
項記載の電源装置。 - 【請求項３】前記半導体スイッチング素子がバイポーラ
トランジスタであることを特徴とする特許請求の範囲第
１項記載の電源装置。 - 【請求項４】前記非線形負荷がマグネトロンであること
を特徴とする特許請求の範囲第１項記載の電源装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62195185A JP2583518B2 (ja) | 1987-08-06 | 1987-08-06 | 電源装置 |
| DE3856348T DE3856348T2 (de) | 1987-01-26 | 1988-01-23 | Laser Plasmavorrichtung |
| DE3855896T DE3855896T2 (de) | 1987-01-26 | 1988-01-23 | Plasmavorrichtung |
| EP95108095A EP0674471B1 (en) | 1987-01-26 | 1988-01-23 | Laser Plasma apparatus |
| EP88101007A EP0280044B1 (en) | 1987-01-26 | 1988-01-23 | Plasma apparatus |
| KR1019880000551A KR910002239B1 (ko) | 1987-01-26 | 1988-01-25 | 레이저 장치 |
| US07/147,726 US4890294A (en) | 1987-01-26 | 1988-01-25 | Plasma apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62195185A JP2583518B2 (ja) | 1987-08-06 | 1987-08-06 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439805A JPS6439805A (en) | 1989-02-10 |
| JP2583518B2 true JP2583518B2 (ja) | 1997-02-19 |
Family
ID=16336866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62195185A Expired - Fee Related JP2583518B2 (ja) | 1987-01-26 | 1987-08-06 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583518B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104456651B (zh) * | 2011-05-19 | 2017-02-22 | 梁伟国 | 微波炉 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60264107A (ja) * | 1984-06-12 | 1985-12-27 | Mitsubishi Electric Corp | マグネトロン発振管制御回路 |
-
1987
- 1987-08-06 JP JP62195185A patent/JP2583518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439805A (en) | 1989-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788012B2 (en) | Circuit for generating high voltage pulse | |
| GB2180423A (en) | Efficient rapid turn-on circuit for nmos fets | |
| US7489530B2 (en) | High voltage full bridge circuit and method for operating the same | |
| KR910007391A (ko) | 레벨 시프트 제어 기능을 가지는 방전 램프 점등장치 | |
| JP2002016486A (ja) | 半導体装置 | |
| JP3581809B2 (ja) | インバータ | |
| JPH08107340A (ja) | ３端子絶縁ゲート型電力電子装置 | |
| KR970016890A (ko) | 초퍼형 스위칭 전원 회로 및 전원 장치 | |
| JP2583518B2 (ja) | 電源装置 | |
| Redondo et al. | A new method to build a high-voltage pulse supply using only semiconductor switches for plasma-immersion ion implantation | |
| CN110752739A (zh) | 功率设备驱动装置 | |
| US20020003517A1 (en) | Device and method for driving EL device | |
| US3030554A (en) | Control for a plurality of load devices | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| WO2019187431A1 (ja) | 高電圧増幅器、高電圧電源装置及び質量分析装置 | |
| KR900000644B1 (ko) | Fet게이트 구동회로 | |
| KR102677422B1 (ko) | 구형파 전류에 대한 커패시터 시험 장치 | |
| US4878008A (en) | Contour-clamped homogeneous electric field generator | |
| US20230396150A1 (en) | Nfet half bridge circuit, and arrangement and use related to nfet half bridge circuit | |
| JP2005108446A (ja) | 進行波管用電源装置 | |
| JP3193226B2 (ja) | モータ駆動装置 | |
| JPS6253289B2 (ja) | ||
| JP2001211058A (ja) | 電子スイッチ | |
| US3370182A (en) | Scr switching circuit wherein high series impedances prevent avalanche breakdown of scr's | |
| JPH02278691A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |