JP2579961B2 - 放電加工用電源回路 - Google Patents
放電加工用電源回路Info
- Publication number
- JP2579961B2 JP2579961B2 JP62265666A JP26566687A JP2579961B2 JP 2579961 B2 JP2579961 B2 JP 2579961B2 JP 62265666 A JP62265666 A JP 62265666A JP 26566687 A JP26566687 A JP 26566687A JP 2579961 B2 JP2579961 B2 JP 2579961B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- discharge
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Description
本発明は、放電加工において、電極と工作物との間に
印加する電圧を供給する放電加工用電源回路に関するも
のである。
印加する電圧を供給する放電加工用電源回路に関するも
のである。
【従来の技術】 第５図に、従来の放電加工用電源回路を示す。第５図
において、１は直流電源、２は抵抗、３は放電間隙に電
圧を供給するための主スイッチ手段であるトランジス
タ、４は該主スイッチ手段の出力側において放電間隙と
それに至るまでの線路との直列回路に並列に接続したバ
イパス回路のスイッチ手段であるトランジスタ、５は電
極、６工作物、７はパルス入力端子、8,9はバッファ、1
0は抵抗、11はダイオード、C0は浮遊キャパシタンス、L
0はリード線インダクタンス、CGは放電ギャップ間キャ
パシタンス、C4はトランジスタ４のゲート・ソース間キ
ャパシタンスである。 （１）入力パルスがオンの時の動作 電極５と工作物６間に電圧を印加する場合は、パルス
入力端子７よりオンの入力パルスを入れる。すると、バ
ッファ８を経てトランジスタ３のゲートに正の信号が入
り、トランジスタ３はオンとなり、直流電源１より電極
5,工作物６間に直流電圧が印加される。 入力パルスは、バッファ9,ダイオード11を経てトラン
ジスタ４のゲートにも印加される。しかし、トランジス
タ３がオンしている期間中は、トランジスタ４のドレイ
ン・ソース間に直流電源１からの電圧が逆電圧としてか
かるので、トランジスタ４は非導通である。トランジス
タ４にかかる逆電圧の大きさは、電極5,工作物６間の放
電が開始されるまでは略直流電源１の電圧であり、放電
が開始されると放電間隙の電圧に低下する。 トランジスタ４が非導通の期間に、トランジスタ４の
ゲート・ソース間キャパシタンスC4は、与えられたゲー
ト電圧によって充電される。 （２）入力パルスがオフの時の動作 電極５と工作物６間への電圧の印加を停止したい場合
は、パルス入力端子７からの入力パルスをオフとする。
この信号がバッファ８を経てトランジスタ３のゲートに
印加され、トランジスタ３はオフとなり、直流電源１の
電圧の供給が停止される。 入力パルスがオフとなるとバッファ９の出力側の電位
が低下するから、ゲート・ソース間キャパシタンスC4に
充電されていた電荷は、抵抗10を通って放電し始める。
抵抗10の値を適当に選んでおけば、トランジスタ４のゲ
ート電圧を暫くの間トランジスタ４の導通を可能にする
値に保っておくことが出来る。トランジスタ４には、ト
ランジスタ３がオンしている期間には逆電圧がかかって
いたが、オフするとそれから解放され、その代わりにリ
ード線インダクタンスL0に蓄えられていたエネルギーに
より順電圧が印加される。従って、トランジスタ４は導
通となり、電流I2が流れる。トランジスタ４の導通度
は、ゲート・ソース間キャパシタンスC4の充電電圧が放
電により徐々に低下するに伴い低くなる。即ち、トラン
ジスタ４の内部抵抗は増大する。このことは電流I2を速
やかに減衰させることとなり、トランジスタ３のオフ後
に生じがちな前記エネルギーによるサージを防止するこ
とになる。トランジスタ４は、このサージを防止するた
めに設けられたものである。
において、１は直流電源、２は抵抗、３は放電間隙に電
圧を供給するための主スイッチ手段であるトランジス
タ、４は該主スイッチ手段の出力側において放電間隙と
それに至るまでの線路との直列回路に並列に接続したバ
イパス回路のスイッチ手段であるトランジスタ、５は電
極、６工作物、７はパルス入力端子、8,9はバッファ、1
0は抵抗、11はダイオード、C0は浮遊キャパシタンス、L
0はリード線インダクタンス、CGは放電ギャップ間キャ
パシタンス、C4はトランジスタ４のゲート・ソース間キ
ャパシタンスである。 （１）入力パルスがオンの時の動作 電極５と工作物６間に電圧を印加する場合は、パルス
入力端子７よりオンの入力パルスを入れる。すると、バ
ッファ８を経てトランジスタ３のゲートに正の信号が入
り、トランジスタ３はオンとなり、直流電源１より電極
5,工作物６間に直流電圧が印加される。 入力パルスは、バッファ9,ダイオード11を経てトラン
ジスタ４のゲートにも印加される。しかし、トランジス
タ３がオンしている期間中は、トランジスタ４のドレイ
ン・ソース間に直流電源１からの電圧が逆電圧としてか
かるので、トランジスタ４は非導通である。トランジス
タ４にかかる逆電圧の大きさは、電極5,工作物６間の放
電が開始されるまでは略直流電源１の電圧であり、放電
が開始されると放電間隙の電圧に低下する。 トランジスタ４が非導通の期間に、トランジスタ４の
ゲート・ソース間キャパシタンスC4は、与えられたゲー
ト電圧によって充電される。 （２）入力パルスがオフの時の動作 電極５と工作物６間への電圧の印加を停止したい場合
は、パルス入力端子７からの入力パルスをオフとする。
この信号がバッファ８を経てトランジスタ３のゲートに
印加され、トランジスタ３はオフとなり、直流電源１の
電圧の供給が停止される。 入力パルスがオフとなるとバッファ９の出力側の電位
が低下するから、ゲート・ソース間キャパシタンスC4に
充電されていた電荷は、抵抗10を通って放電し始める。
抵抗10の値を適当に選んでおけば、トランジスタ４のゲ
ート電圧を暫くの間トランジスタ４の導通を可能にする
値に保っておくことが出来る。トランジスタ４には、ト
ランジスタ３がオンしている期間には逆電圧がかかって
いたが、オフするとそれから解放され、その代わりにリ
ード線インダクタンスL0に蓄えられていたエネルギーに
より順電圧が印加される。従って、トランジスタ４は導
通となり、電流I2が流れる。トランジスタ４の導通度
は、ゲート・ソース間キャパシタンスC4の充電電圧が放
電により徐々に低下するに伴い低くなる。即ち、トラン
ジスタ４の内部抵抗は増大する。このことは電流I2を速
やかに減衰させることとなり、トランジスタ３のオフ後
に生じがちな前記エネルギーによるサージを防止するこ
とになる。トランジスタ４は、このサージを防止するた
めに設けられたものである。
しかしながら、前記した技術を含めて従来の技術に
は、トランジスタ３がオフの期間に放電間隙にエネルギ
ーが蓄えられ、このエネルギーのため加工チップ等を放
電間隙より外部へ排出しにくいという問題点があった。 排出が不十分であると、放電が集中放電化してアーク
に至ったり、或いは加工面の面粗さが不均一になった
り、放電に途絶を生じて電極の消耗を早めたりするとい
った不都合が生じる。 本発明は、以上のような問題点を解決することを目的
とするものである。
は、トランジスタ３がオフの期間に放電間隙にエネルギ
ーが蓄えられ、このエネルギーのため加工チップ等を放
電間隙より外部へ排出しにくいという問題点があった。 排出が不十分であると、放電が集中放電化してアーク
に至ったり、或いは加工面の面粗さが不均一になった
り、放電に途絶を生じて電極の消耗を早めたりするとい
った不都合が生じる。 本発明は、以上のような問題点を解決することを目的
とするものである。
前記問題点を解決するため、本発明の放電加工用電源
回路では、直流電源１の電圧を供給する主スイッチ手段
であるトランジスタ３がオフされた時、放電間隙にエネ
ルギーが蓄積されないようにするべく、次のような手段
を講じた。 即ち、本発明の放電加工用電源回路では、放電間隙に
直流電源の電圧を供給するための主スイッチ手段と、該
主スイッチ手段の出力側において前記放電間隙とそれに
至るまでの線路との直列回路に並列に接続され第１のス
イッチ手段を含む第１のバイパス回路と、前記放電間隙
と並列に接続され第２のスイッチ手段を含む第２のバイ
パス回路とを備え、前記主スイッチ手段のオフ後に該第
1,第２のスイッチ手段をオンとすることとした。
回路では、直流電源１の電圧を供給する主スイッチ手段
であるトランジスタ３がオフされた時、放電間隙にエネ
ルギーが蓄積されないようにするべく、次のような手段
を講じた。 即ち、本発明の放電加工用電源回路では、放電間隙に
直流電源の電圧を供給するための主スイッチ手段と、該
主スイッチ手段の出力側において前記放電間隙とそれに
至るまでの線路との直列回路に並列に接続され第１のス
イッチ手段を含む第１のバイパス回路と、前記放電間隙
と並列に接続され第２のスイッチ手段を含む第２のバイ
パス回路とを備え、前記主スイッチ手段のオフ後に該第
1,第２のスイッチ手段をオンとすることとした。
前記主スイッチ手段のオフ後に、第1,第２のスイッチ
手段がオンさせられると、エネルギーを蓄えているリー
ド線インダクタンスL0,浮遊キャパシタンスC0,放電ギャ
ップ間キャパシタンスCGは、それぞれ前記第1,第２のバ
イパス回路と適宜閉回路を構成する。 それらの閉回路中に各エネルギーによる電流が流れ、
その際に生ずるジュール熱のかたちでエネルギーが消費
される。 これにより、前記主スイッチ手段のオフ時に、放電間
隙にエネルギーが蓄えられるのを防止することが出来
る。
手段がオンさせられると、エネルギーを蓄えているリー
ド線インダクタンスL0,浮遊キャパシタンスC0,放電ギャ
ップ間キャパシタンスCGは、それぞれ前記第1,第２のバ
イパス回路と適宜閉回路を構成する。 それらの閉回路中に各エネルギーによる電流が流れ、
その際に生ずるジュール熱のかたちでエネルギーが消費
される。 これにより、前記主スイッチ手段のオフ時に、放電間
隙にエネルギーが蓄えられるのを防止することが出来
る。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 （第１の実施例について） 第１図は本発明の第１の実施例にかかわる放電加工用
電源回路を示す。第１図において、第５図と同じ符号の
ものは、第５図のものに対応している。構成上、第５図
の従来回路と異なる点は、トランジスタ４をスイッチ手
段とする従来のバイパス回路（第１のバイパス回路）の
外に、スイッチ手段としての抵抗12とトランジスタ13と
の直列回路を第２のバイパス回路として放電間隙に並列
に接続した点と、バッファ14,フォトカプラ−15,抵抗1
6,バッファ17によって該トランジスタ13にゲート信号を
供給する回路を構成した点と、トランジスタ13へもゲー
ト信号を供給する関係上入力パルス波形整形部18を設け
た点である。なお、入力パルス波形整形部18の中の18−
１は単安定マルチバイブレータ、18−２はフリップフロ
ップである。 第２図は、第１図の回路中の各部の波形を示す。第２
図の〜は、第１図中の〜の個所に対応してい
る。〜は電圧波形、，は電流波形である。 以下、第１図の回路の動作を、パルス入力端子７より
の入力パルスがオンの時とオフと時とに分けて、詳細に
説明する。 （１）入力パルスがオンの時の動作 この時、直流電源１の電圧を放電間隙に供給する主ス
イッチ手段であるトランジスタ３と、第１のバイパス回
路を形成するトランジスタ４とは、第５図の従来例と同
様に動作する。 一方、第２のバイパス回路のスイッチ手段を形成する
トランジスタ13には、オンのゲート信号が与えられず、
オフのままである。なぜなら、入力パルスがバッファ14
を経てフォトカプラー15に入力されるとその出力抵抗は
小となり、抵抗16を経て電流が流れ込む。そのため、バ
ッファ17の入力端子の電位は下がり、出力端子の電位も
下がる。従って、トランジスタ13のゲートにはオン信号
は供給されない。よって、オフのままである。 （２）入力パルスがオフの時の動作 トランジスタ３はオフして放電電圧の供給を停止す
る。そのため、トランジスタ４のソース・ドレイン間に
かかっていた逆電圧は消失し、今度は放電回路に蓄えら
れていたエネルギー（主としてリード線インダクタンス
L0に蓄えられていたエネルギー）による順電圧がかか
る。 トランジスタ４が導通してサージを抑制するのは、従
来と同様である。 入力パルスがオフとなると、バッファ14の出力はゼロ
となり、フォトカプラー15の入力側には電流が流れず、
その出力抵抗は大となる。その結果、抵抗16を経てバッ
ファ17の入力端子に印加される電圧は増大し、出力電圧
が大となる。 トランジスタ13のソース・ドレイン間には、リード線
インダクタンスL0や浮遊キャパシタンスC0や放電ギャッ
プ間キャパシタンスCGに蓄えられているエネルギーによ
る順電圧がかかっているが、そのゲートへバッファ17の
上記出力電圧がかかるから、トランジスタ13は速やかに
導通して、第１図中に一点鎖線で示したように各個所か
ら積極的に電流を引き込む。 放電回路に蓄えられていた上記各エネルギーは、トラ
ンジスタ13を通る電流I3が抵抗12および線路等を流れる
際に発生するジュール熱のかたちで消費される。 そのため、放電ギャップ間キャパシタンスCGに、大き
なエネルギーが蓄積されるということがなくなる。 （第２の実施例について） 第３図に本発明の第２の実施例にかかわる放電加工用
電源回路を示す。第１の実施例と異なる点は、第１のバ
イパス回路として、トランジスタ４の代わりにダイオー
ド19を用いた点である。 トランジスタ３がオフになった時のサージが線路等の
他の部分の抵抗により充分抑制されるような場合には、
第１のバイパス回路は単に循環電流の経路を提供すれば
よいから、トランジスタ４の代わりにダイオードを用い
ることが出来る。 第４図に、第３図の回路中の各部の波形を示す。第４
図の〜は、第３図お回路中の〜の個所に対応し
ている。〜は電圧波形、，は電流波形である。
る。 （第１の実施例について） 第１図は本発明の第１の実施例にかかわる放電加工用
電源回路を示す。第１図において、第５図と同じ符号の
ものは、第５図のものに対応している。構成上、第５図
の従来回路と異なる点は、トランジスタ４をスイッチ手
段とする従来のバイパス回路（第１のバイパス回路）の
外に、スイッチ手段としての抵抗12とトランジスタ13と
の直列回路を第２のバイパス回路として放電間隙に並列
に接続した点と、バッファ14,フォトカプラ−15,抵抗1
6,バッファ17によって該トランジスタ13にゲート信号を
供給する回路を構成した点と、トランジスタ13へもゲー
ト信号を供給する関係上入力パルス波形整形部18を設け
た点である。なお、入力パルス波形整形部18の中の18−
１は単安定マルチバイブレータ、18−２はフリップフロ
ップである。 第２図は、第１図の回路中の各部の波形を示す。第２
図の〜は、第１図中の〜の個所に対応してい
る。〜は電圧波形、，は電流波形である。 以下、第１図の回路の動作を、パルス入力端子７より
の入力パルスがオンの時とオフと時とに分けて、詳細に
説明する。 （１）入力パルスがオンの時の動作 この時、直流電源１の電圧を放電間隙に供給する主ス
イッチ手段であるトランジスタ３と、第１のバイパス回
路を形成するトランジスタ４とは、第５図の従来例と同
様に動作する。 一方、第２のバイパス回路のスイッチ手段を形成する
トランジスタ13には、オンのゲート信号が与えられず、
オフのままである。なぜなら、入力パルスがバッファ14
を経てフォトカプラー15に入力されるとその出力抵抗は
小となり、抵抗16を経て電流が流れ込む。そのため、バ
ッファ17の入力端子の電位は下がり、出力端子の電位も
下がる。従って、トランジスタ13のゲートにはオン信号
は供給されない。よって、オフのままである。 （２）入力パルスがオフの時の動作 トランジスタ３はオフして放電電圧の供給を停止す
る。そのため、トランジスタ４のソース・ドレイン間に
かかっていた逆電圧は消失し、今度は放電回路に蓄えら
れていたエネルギー（主としてリード線インダクタンス
L0に蓄えられていたエネルギー）による順電圧がかか
る。 トランジスタ４が導通してサージを抑制するのは、従
来と同様である。 入力パルスがオフとなると、バッファ14の出力はゼロ
となり、フォトカプラー15の入力側には電流が流れず、
その出力抵抗は大となる。その結果、抵抗16を経てバッ
ファ17の入力端子に印加される電圧は増大し、出力電圧
が大となる。 トランジスタ13のソース・ドレイン間には、リード線
インダクタンスL0や浮遊キャパシタンスC0や放電ギャッ
プ間キャパシタンスCGに蓄えられているエネルギーによ
る順電圧がかかっているが、そのゲートへバッファ17の
上記出力電圧がかかるから、トランジスタ13は速やかに
導通して、第１図中に一点鎖線で示したように各個所か
ら積極的に電流を引き込む。 放電回路に蓄えられていた上記各エネルギーは、トラ
ンジスタ13を通る電流I3が抵抗12および線路等を流れる
際に発生するジュール熱のかたちで消費される。 そのため、放電ギャップ間キャパシタンスCGに、大き
なエネルギーが蓄積されるということがなくなる。 （第２の実施例について） 第３図に本発明の第２の実施例にかかわる放電加工用
電源回路を示す。第１の実施例と異なる点は、第１のバ
イパス回路として、トランジスタ４の代わりにダイオー
ド19を用いた点である。 トランジスタ３がオフになった時のサージが線路等の
他の部分の抵抗により充分抑制されるような場合には、
第１のバイパス回路は単に循環電流の経路を提供すれば
よいから、トランジスタ４の代わりにダイオードを用い
ることが出来る。 第４図に、第３図の回路中の各部の波形を示す。第４
図の〜は、第３図お回路中の〜の個所に対応し
ている。〜は電圧波形、，は電流波形である。
以上述べた如く、本発明によれば、放電加工におい
て、放電と放電との間の放電休止時に、放電間隙に大き
なエネルギーが蓄えられることがなくなるので、加工チ
ップ等の放電間隙からの排出が容易となった。 そのため、工作物への加工チップ等の沈着を減少する
ことが出来、アーク放電を招いたり、面粗さを不均一に
することがなくなった。 また、放電途絶が減少するので、電極消耗率を低くす
ることができた。 更に、加工チップ等が排出されにくい形状（例えば、
細穴）の加工が、低消耗で容易に行えるようになった。
て、放電と放電との間の放電休止時に、放電間隙に大き
なエネルギーが蓄えられることがなくなるので、加工チ
ップ等の放電間隙からの排出が容易となった。 そのため、工作物への加工チップ等の沈着を減少する
ことが出来、アーク放電を招いたり、面粗さを不均一に
することがなくなった。 また、放電途絶が減少するので、電極消耗率を低くす
ることができた。 更に、加工チップ等が排出されにくい形状（例えば、
細穴）の加工が、低消耗で容易に行えるようになった。
第１図…本発明の第１の実施例にかかわる放電加工用電
源回路 第２図…第１図の回路の波形図 第３図…本発明の第２の実施例にかかわる放電加工用電
源回路 第４図…第３図の回路の波形図 第５図…従来の放電加工用電源回路 図において、１は直流電源、２は抵抗、3,4はトランジ
スタ、５は電極、６は工作物、７はパルス入力端子、8,
9はバッファ、10は抵抗、11はダイオード、12は抵抗、1
3はトランジスタ、14はバッファ、15はフォトカプラ
ー、16は抵抗、17はバッファ、18は入力パルス波形整形
部、19はダイオード、C0は浮遊キャパシタンス、L0はリ
ード線インダクタンス、CGは放電ギャップ間キャパシタ
ンス、C4,C13はトランジスタ4,13のゲート・ソース間キ
ャパシタンスである。
源回路 第２図…第１図の回路の波形図 第３図…本発明の第２の実施例にかかわる放電加工用電
源回路 第４図…第３図の回路の波形図 第５図…従来の放電加工用電源回路 図において、１は直流電源、２は抵抗、3,4はトランジ
スタ、５は電極、６は工作物、７はパルス入力端子、8,
9はバッファ、10は抵抗、11はダイオード、12は抵抗、1
3はトランジスタ、14はバッファ、15はフォトカプラ
ー、16は抵抗、17はバッファ、18は入力パルス波形整形
部、19はダイオード、C0は浮遊キャパシタンス、L0はリ
ード線インダクタンス、CGは放電ギャップ間キャパシタ
ンス、C4,C13はトランジスタ4,13のゲート・ソース間キ
ャパシタンスである。
Claims (1)
- 【請求項１】放電間隙に直流電源の電圧を供給するため
の主スイッチ手段と、該主スイッチ手段の出力側におい
て前記放電間隙とそれに至るまでの線路との直列回路に
並列に接続され第１のスイッチ手段を含む第１のバイパ
ス回路と、前記放電間隙と並列に接続され第２のスイッ
チ手段を含む第２のバイパス回路とを備え、前記主スイ
ッチ手段のオフ後に該第1,第２のスイッチ手段をオンと
することを特徴とする放電加工用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265666A JP2579961B2 (ja) | 1987-10-21 | 1987-10-21 | 放電加工用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265666A JP2579961B2 (ja) | 1987-10-21 | 1987-10-21 | 放電加工用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01109023A JPH01109023A (ja) | 1989-04-26 |
| JP2579961B2 true JP2579961B2 (ja) | 1997-02-12 |
Family
ID=17420301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265666A Expired - Fee Related JP2579961B2 (ja) | 1987-10-21 | 1987-10-21 | 放電加工用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579961B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850318B1 (ja) * | 2011-02-25 | 2012-01-11 | 三菱電機株式会社 | 放電加工機用電源装置およびその制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011065377A1 (ja) * | 2009-11-25 | 2011-06-03 | 国立大学法人富山大学 | 電解加工装置の放電検出方法および電解加工装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60155321A (ja) * | 1984-01-26 | 1985-08-15 | Mitsubishi Electric Corp | 放電加工用電源装置 |
-
1987
- 1987-10-21 JP JP62265666A patent/JP2579961B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850318B1 (ja) * | 2011-02-25 | 2012-01-11 | 三菱電機株式会社 | 放電加工機用電源装置およびその制御方法 |
| WO2012114524A1 (ja) * | 2011-02-25 | 2012-08-30 | 三菱電機株式会社 | 放電加工機用電源装置およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01109023A (ja) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0379221A (ja) | 放電加工用電源回路 | |
| JPWO2013080347A1 (ja) | 放電加工機用電源装置 | |
| JPS6350132B2 (ja) | ||
| JP2579961B2 (ja) | 放電加工用電源回路 | |
| JPH0355251B2 (ja) | ||
| JP2954774B2 (ja) | 放電加工機用電源装置 | |
| JP2590150B2 (ja) | 放電加工用電源回路 | |
| JP2578824B2 (ja) | 放電加工用電源回路 | |
| KR910004962B1 (ko) | 방전 가공 전원 | |
| KR860000619B1 (ko) | 와이어-킷 방전가공 전원장치 | |
| JP2613909B2 (ja) | 放電加工用電源回路 | |
| JPS59161230A (ja) | ワイヤカツト放電加工装置用加工電源 | |
| JP2610899B2 (ja) | 放電加工用電源回路 | |
| JPH0360611B2 (ja) | ||
| JP3008740B2 (ja) | 放電加工機用電源の制御方法及びその装置 | |
| JP4327480B2 (ja) | 放電パルス電源装置 | |
| JPS618222A (ja) | 放電加工電源 | |
| JP4334983B2 (ja) | 放電パルス電源回路 | |
| EP0369949A3 (en) | Control circuit for the machining current of an electroerosion machine | |
| JPH11333632A (ja) | 放電加工装置 | |
| JPH0424787Y2 (ja) | ||
| JPH0493115A (ja) | 放電加工装置 | |
| KR950004763B1 (ko) | 방전가공장치 | |
| JPH0724637A (ja) | 放電加工用電源装置 | |
| JPH04331020A (ja) | 放電加工装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |