JPH0493115A - 放電加工装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は精密加工に使用される放電加工装置に関し、特
に加工速度を向上した放電加工装置に関する。

〔従来の技術〕

放電加工では、電極と被加工物によって形成される極間
に、ＦＥＴなどのスイッチング素子で電流を断続的に流
し加工を行っている。

第４図は、放電加工の基本回路を示す図である。

基本回路は、加工電源１、電極２、被加工物３、電流制
限用抵抗４、及びスイッチング素子５から構成される。

回路には配線のインダクタンス６が存在し、通電中にこ
のインダクタンス６に蓄積した電磁エネルギーが、電流
遮断時にサージ電圧となって発生ずる。このサージ電圧
はスイッチング素子５を破壊する恐れがある。このため
、種々のサージ電圧抑制回路が考案されている。

第５図乃至第７図は、サージ電圧抑制回路の従来例を示
す図である。

第５図に示す回路は、スイッチング素子５に並列にコン
デンサ７を接続したもので、遮断時の電流はコンデンサ
７によって分流される。この分流によって、電流の変化
率が小さくなり、サージ電圧が抑制される。この回路で
は、スイッチング毎にコンデンサ７を、少なくとも電源
電圧Ｅ１で充放電するのでエネルギーロスが大きいとい
う欠点がある。

第６図に示す回路は、この欠点を改良した回路で、スイ
ッチング素子５とコンデンサ７との間にダイオード８を
設け、ダイオード８のカソード端側８ａを加工電源１に
接続したものである。通電中、コンデンサ７はダイオー
ド８によって、スイッチング素子５とは分離されるので
放電せず、電源電圧Ｅ１に保たれる。電流遮断時には、
サージ電圧によってダイオード８が導通し、ザージエネ
ルギはコンデンサ７に蓄積される。このザージエネルギ
は、次の通電で、電極２と被加工物３との間の極間９（
第４図）に供給される。この回路では、比較的低いサー
ジ電圧でダイオード８が導通ずる。

第７図は、２組のスイッチング素子５１．５２と２組の
ダイオード８１．８２によってＨ形ブリッジを構成した
ものである。通電中はスイッチング素子５１、抵抗４、
極間９、スイッチング素子５２を通って電源１から電流
が流れ、電流遮断時は、ダイオード８１、抵抗４、極間
９、ダイオード８２を通って電流が電源１に流れる。こ
の回路では、遮断時の回路電圧が電源電圧に保たれるの
で、比較的高いサージ電圧でダイオード８が導通ずる。

一方、放電加工中、スイッチング素子５は所定の周期で
オン・オフを繰り返している。オン時間は単一放電の加
工量に関係し、オフ時間は加工電流の遮断時間と極間の
絶縁回復時間で定まる。このうち遮断時間は、加工に直
接関係しない無駄な時間であり、加工速度の低下を招く
ので、出来る限り短いことが望まれる。

ところで、一般にインダクタンス電圧（サージ電圧）■
と電流ｊとの間には、Ｖ−−Ｌ・　（ｄｉ／ｄｔ）なる
関係がある。このため、遮断速度（ｄｉ／ｄｔ）を速く
すると、これに比例しサージ電圧Ｖも高くなる。また、
サージ電圧Ｖを高くすると遮断速度（ｄｉ／ｄｔ）も速
くなる。

上記の従来例では、第７図の場合は、第６図の場合より
高いサージ電圧でダイオード８が導通するため、遮断速
度（ｄｉ／ｄｔ）も速くなる。

このように、サージ電圧Ｖをスイッチング素子５の許容
電圧に等しくなるように設定し、サージ電圧Ｖができる
だけ高くなるように保持するのが好ましい。

〔発明が解決しようとする課題〕

しかし、従来のサージ電圧抑制回路では、遮断時のスイ
ッチング素子電圧が変動したり、電源電圧で制限されて
いる。このため、サージ電圧をそれほど高くすることが
できず、加工電流の遮断速度を上げることができなかっ
た。したがって、遮断に時間を要し、全体として加工速
度を速めることができなかった。

本発明はこのような点に鑑みてなされたものであり、加
工速度を速め、加工時間を短縮することができる放電加
工装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明では上記課題を解決するために、電極と被加工物
との間の極間にパルス電圧を印加して間欠的な放電を発
生させ、被加工物の加工を行う放電加工装置において、
主電源の電圧をオン・オフして前記パルス電圧を発生さ
せるスイッチング素子と、前記スイッチング素子の両端
に接続され、前記スイッチング素子のオンからオフへの
切り換え時に発生する過電圧を抑制する電圧抑制手段と
、前記電圧抑制手段に外部より強制的に電圧を印加する
補助電源と、を有することを特徴とする放電加工装置が
、提供される。

〔作用〕

電圧抑制手段は、例えば、スイッチング素子の端に接続
されたコンデンサと、スイッチング素子の他端と前記コ
ンデンサとの間に接続されたダイオードから構成される
。補助電源の電圧は、コンデンサに印加される。このた
必、ダイオードは、スイッチング素子のオンからオフへ
の切り換え時に、高いサージ電圧で導通する。すなわち
、サージ電圧が高くなる。したがって、加工電流の遮断
速度が速くなり、遮断時間が短縮される。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の型彫り放電加工装置の放電回路を示す
図である。放電回路は、主直流電源１、電極２、被加工
物３、電流制限用抵抗４、及びスイッチング素子（例え
ばＦＥＴ）５から構成され、互いに直列に接続されてい
る。ただし、電極２、被加工物３間の極間９には、加工
液（図示せず）が介在する。回路には配線のインダクタ
ンス６が存在する。

スイッチング素子５は、放電加工中、所定の周期く例え
ばＩＭＨｚ）でオン・オフを繰り返す。

スイッチング素子５の両端には、電圧抑制回路１０が接
続されている。電圧抑制回路１０は、コンデンサ７及び
ダイオード８から構成される。コンデンサ７は、一端が
主直流電源１とスイッチング素子５との間に、他端がダ
イオード８のカソード端側８ａに接続され、ダイオード
８のアノード端側８ｂは、スイッチング素子５と抵抗４
との間に接続されている。

主直流電源１に直列に補助直流電源１１が接続され、補
助直流電源１１の一端は、コンデンサ７とダイオード８
との間（ダイオード８のカソード端側）８ａに接続され
ている。このため、コンデンサ７は、スイッチング素子
５のオン・オフに係わらず常時、主直流電源１の電圧Ｅ
ｌ（例・えば１００Ｖ）と補助直流電源１１の電圧Ｅ２
（例えば３５０Ｖ）との合成電圧Ｅ３　（Ｅ１＋Ｅ２．
４５０Ｖ）で充電される。この合成電圧Ｅ３は、スイッ
チング素子５の許容電圧（例えば５００Ｖ）と安全率を
考慮して、許容電圧にできるだけ近い値に設定される。

スイッチング素子５がオンまたはオフの定常状態では、
ダイオード８は逆バイアス状態のため、コンデンサ７は
放電回路とは分離される。

スイッチング素子５がオンからオフに切り換わる過渡状
態では、インダクタンス６は加工電流１の減少率に比例
したサージ電圧Ｖ　（＝−Ｌ・　（ｄｉ／ｄｔ）、Ｌは
回路インダクタンス値（例えば数μＨ））を発生ずる。

このサージ電圧Ｖは、次式（１）を満足するとダイオー
ド８が導通し、加工電流ｌはコンデンサ７を通して流れ
出ず。

Ｌ・　（ｄ　ｉ／ｄｔ）−Ｒ−ｉ−Ｖｇ＝Ｅ２ここで、
　Ｒ：抵抗４の抵抗値 ■ｇ：極間９のアーク電圧 この間、流入するサージ電荷量に対しコンデンサ７の容
量を十分大きくしておけばコンデンサ電圧は一定となり
、スイッチング素子電圧は、主直流電源１の電圧Ｅ１と
補助直流電源１１の電圧Ｅ２の合成電圧Ｅ３に保持され
る。

以上より、スイッチング素子５がオンからオフに切り換
わる過渡状態における加工電流（遮断電流）ｌは、次式
（２）で表される。

１−（Ｅ２＋Ｖｇ）／Ｒ＋　（（Ｅ２＋Ｖｇ）／Ｒ＋ｉ
　ｏ）ｅｘ　ｐ（−Ｒ／Ｌ−ｔ）　　　　（２）ここで
、１０：遮断電流初期値 遮断時間ＴＩは次式（３）で表される。

Ｔ１＝Ｌ／Ｒ−Ｉｎ　（Ｅ２＋Ｖｇ＋ｉｏ・Ｒ）／（Ｅ
２＋Ｖｇ）　　　　　　　　　　　（３）遮断時間Ｔ１
は、補助直流電源１１の電圧Ｅ２の値を大きくするにし
たがい短くなる。

このように、本実施例によれば、スイッチング素子５の
オンからオフへの切り換え時に、電圧抑制回路１０のダ
イオード８は、高いサージ電圧（Ｅ２）で導通する。し
たがって、加工電流１の遮断速度（ｄｉ／ｄｔ）が速く
なり、遮断時間Ｔ１が短縮される。

第２図は本発明の他の実施例の放電回路を示す図である
。放電回路は、主直流電源１、第１スイツヂング素子５
１、電流制限用抵抗４、電極２、被加工物３、第２スイ
ツチング素子５２、及び配線のインダクタンス６から構
成される。

第１スイツチング素子５１及び第２スイツチング素子５
２の各両端には、電圧抑制回路２０．２１が接続されて
いる。電圧抑制回路２０．２１は、第１実施例と同様に
、コンデンサ７１．７２及びダイオード８１．８２から
構成され、コンデンサ７１は、主直流電源１の電圧Ｅ１
と補助直流電源１４の電圧Ｅ４との合成電圧Ｅ６で充電
され、コンデンサ７２は、主直流電源１の電圧Ｅ１と補
助直流電源１５の電圧Ｅ５との合成電圧Ｅ７で充電され
る。合成電圧Ｅ６、Ｅ７は、第１スイツチング素子５１
、第２スイツチング素子５２の各許容電圧に近い電圧に
設定される。

第１スイツチング素子５１及び第２スイツチング素子５
２がオンまたはオフの定常状態では、ダイオード８１．
８２は逆バイアス状態のため、コンデンサ７１．７２は
放電回路とは分離される。

第１スイツチング素子５１及び第２スイツチング素子５
２がオンからオフに切り換わる過渡状態では、インダク
タンス６は加工電流ｌの減少率に比例したサージ電圧Ｖ
を発生し、そのサージ電圧Ｖによってダイオード８１．
８２が導通し、コンデンサ７１．７２を通して遮断電流
ｉが流れるようになる。第１実施例と同様にコンデンサ
７１．７２の容量を十分大きくしておけば、この間第１
スイツチング素子５１、第２スイツチング素子５２の各
電圧は、Ｅ６　（Ｅ１＋Ｅ４）　、Ｅ７　（Ｅ１十Ｅ５
）に保持される。

以上より、第１スイツチング素子５１、第２スイツチン
グ素子５２がオンからオフに切り換わる過渡状態におけ
る遮断電流１は、次式（４）で表される。

１−（Ｅ１＋Ｅ４＋Ｅ５＋Ｖｇ）／Ｒ＋　（（Ｅｌ十Ｅ
４＋Ｅ５＋Ｖｇ）；／Ｒ十ｉ　ｏ）・ｅ　ｘ　ｐ　　（
−Ｒ／Ｌ−ｔ）　　−−−−（４）遮断時間Ｔ１は次式
（５）で表される。

ＴＩ＝Ｌ／Ｒ・Ｉｎ　（Ｅ１＋Ｅ４＋Ｅ５＋Ｖｇ＋ｏ−
Ｒ）／　（Ｅ１＋Ｅ４＋Ｅ５＋Ｖｇ）遮断時間Ｔ１は、
第１実施例と同様に、補助直流電源１４．１５の電圧Ｅ
４、Ｅ５の値を大きくするにしたがい短くなる。この実
施例では、第１実施例のスイ（ツチング素子５と同一定
格のスイッチング素子を使用した場合、第１実施例より
遮断時間Ｔ１が短縮される。

第３図は、本発明による加工電流ｌの波形を示す図であ
る。加工電流ｌのオフ時間Ｔは、遮断時間Ｔ１と極間の
絶縁回復時間Ｔ２から成る。遮断時間Ｔ１は、加工電流
ｉの遮断速度（ｄｉ／ｄｔ）によって決まる。本発明で
は、高いサージ電圧でダイオードが導通するため、遮断
速度（ｄｉ／ｄｔ）が速くなる。このため、遮断時間Ｔ
１は、破線で示した従来例による遮断時間Ｔ３に比較し
て大幅に短縮される。したがって、加工電流ｊのオフ時
間Ｔも、従来例によるオフ時間Ｔ４に比較して大幅に短
縮される。その結果、全体として加工速度が速くなり、
加工時間が短縮される。

上記の説明では、型彫り放電加工装置で説明したが、ワ
イヤカット放電加工装置でも同じように適用できる。

〔発明の効果〕

以上説明したように本発明では、電圧抑制回路に補助直
流電源を設けたので、スイッチング素子のオンからオフ
への切り換え時に、加工電流の遮断速度が速くなる。こ
のため、加工電流の遮断時間を短縮することができ、全
体として加工速度を速めることができる。したがって、
加工時間を大幅に短縮することができる。

【図面の簡単な説明】

第１図は本発明の型彫り放電加工装置の放電回路を示す
図、 第２図は本発明の他の実施例の放電回路を示す図、 第３図は本発明による加工電流の波形を示す図、第４図
は放電加工の基本回路を示す図、第５図、第６図及び第
７図はサージ電圧抑制回路の従来例を示す図である。 コンデンサ ８．８１．８２ ダイオード １０．２０．２１ 電圧抑制回路 １１．１４．１５ 補助直流電源

Claims (4)

【特許請求の範囲】
1. （１）電極と被加工物との間の極間にパルス電圧を印加
   して間欠的な放電を発生させ、被加工物の加工を行う放
   電加工装置において、 主電源の電圧をオン・オフして前記パルス電圧を発生さ
   せるスイッチング素子と、 前記スイッチング素子の両端に接続され、前記スイッチ
   ング素子のオンからオフへの切り換え時に発生する過電
   圧を抑制する電圧抑制手段と、前記電圧抑制手段に外部
   より強制的に電圧を印加する補助電源と、 を有することを特徴とする放電加工装置。
2. （２）前記電圧抑制手段は、前記スイッチング素子の一
   端に接続されたコンデンサと、前記スイッチング素子の
   他端と前記コンデンサとの間に接続されたダイオードか
   ら成り、前記補助電源の電圧は、前記コンデンサに印加
   されることを特徴とする請求項１記載の放電加工装置。
3. （３）前記補助電源の電圧と前記主電源の電圧との合成
   電圧は、前記スイッチング素子の許容電圧以下でかつ前
   記許容電圧に近い値に設定されることを特徴とする請求
   項１記載の放電加工装置。
4. （４）前記スイッチング素子はＦＥＴであることを特徴
   とする請求項１記載の放電加工装置。