JP4079561B2 - スパッタ用電源 - Google Patents
スパッタ用電源 Download PDFInfo
- Publication number
- JP4079561B2 JP4079561B2 JP32930099A JP32930099A JP4079561B2 JP 4079561 B2 JP4079561 B2 JP 4079561B2 JP 32930099 A JP32930099 A JP 32930099A JP 32930099 A JP32930099 A JP 32930099A JP 4079561 B2 JP4079561 B2 JP 4079561B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- series
- reverse polarity
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
この発明は、直流スパッタ用電源の異常放電防止に関する。
【0002】
【従来の技術】
直流スパッタ装置はチャンバー内でターゲット材料(カソード極)とガスをプラズマ放電により反応させ、それにより生成された化合物の膜を半導体表面や光ディスクなどの基板上に形成させるものであり、そのプラズマ直流放電のために負極性の直流高電圧を印加する直流負極性電源が用いられる。
【0003】
しかし、プラズマ直流スパッタの性能を低下させるものに、局部的に電流密度が急上昇してアーク放電領域に至る異常放電がある。この異常放電を防止する方法として、逆極性、すなわち正極性のパルス電圧を周期的に加える方法がある。
【0004】
従来、この構成としては、次に示す回路がある。
第一の従来例を、図5に示す。直流電源51の出力とスパッタ電極52の間に直列に電圧ブロック用インダクタ53を接続し、定常時はこのインダクタ53を通してスパッタ電極52に負極性電圧を加える。
【0005】
異常放電を防止するため、半導体スイッチ54と逆極性電圧源55を直列接続してスパッタ電極52に並列に接続し、半導体スイッチ54を周期的にオンすることにより、逆電圧源55からスパッタ電極52に逆極性パルス電圧を加える。このとき、電圧ブロック用インダクタ53は逆極性パルス電圧が直流電源51側に吸収されるのを阻止する。
【0006】
第二の従来例は、図6に示すように、直流電源61の出力とスパッタ電極62の間に直列にオートトランス63を接続し、半導体スイッチ64を周期的にオンしてオートトランス63の始端子66と中間端子67間に直流電源61の電圧を加えると、端子66と終端子68に図示極性で直流電源61の電圧の1.1倍程度の電圧が発生し、この電圧は直流電源61の出力と逆極性なので、直流電源61の電圧の0.1倍程度の逆極性パルスがスパッタ電極62に加わる方法である。
【0007】
第三の従来例は、図7に示すように、直流電源71の出力とスパッタ電極72の間に直列に電圧ブロック用インダクタ73を接続し、直流カット用コンデンサ74とパルストランス75の2次巻線76を直列に接続してスパッタ電極72に並列に接続する方法である。パルストランス75の1次巻線77は半導体スイッチ78を通して直流電源71に並列に接続される。
【0008】
半導体スイッチ78を周期的にオンさせることにより1次巻線77に直流電源71の電圧を印加し、2次巻線76に発生したパルス電圧を直流カット用コンデンサ74を通してスパッタ電極72に逆極性パルスとして印加する。電圧ブロック用インダクタ73は逆極性パルス電圧が直流電源71側に吸収されるのを阻止する。
【0009】
【発明が解決しようとする課題】
これら従来例の第一ないし第三のいずれの回路もIGBT,FETなどの半導体スイッチとインダクタ、オートトランス、パルストランスなどの磁気部品を使用している。このようなインダクタ、オートトランス、パルストランスなどを流れる電流をスイッチングすると、オン期間にかかる電圧により鉄芯の磁束が増加するので、オフ期間にこの磁束をもとに戻すために逆電圧を発生させる回路、いわゆる磁気リセット回路が必要となる。
【0010】
磁束のリセットは増加した磁束エネルギーを消費する回路であり、損失となる。したがって、逆パルス周波数を高周波化する場合、損失が非常に大きくなる欠点がある。
【0011】
他に、磁束のリセット方法として、インダクタに2次巻線を設けて、磁気エネルギーを電源に戻す方法もあるが、回路構成が複雑となる。
【0012】
また、インダクタ回路はスイッチがオフするとき過電圧が発生するので、半導体スイッチング素子は高耐圧である必要がある。通常はスナバ回路により電圧を吸収するが、それでも電源電圧の2〜3倍必要であり、またスナバ回路は吸収電圧を抵抗器で損失させるため、抵抗器が大きくなり、小型化が困難である。
【0013】
【課題を解決するための手段】
本発明は、主直流電源と逆極性パルス用直流電源とを、それらの出力電圧が同極性でかつ直列になるように接続し、その直列接続された主直流電源と逆極性パルス用直流電源の両端間に逆並列ダイオードを有する互いに直列の第1と第2の半導体スイッチを接続し、主直流電源の出力端子と逆極性パルス用直流電源の出力端子との接続点と第1と第2の半導体スイッチとの接続点間にスパッタ電極と電流制限用インダクタを互いに直列になるように接続し、それらの第1と第2の半導体スイッチを周期的に交互にオンさせることにより、第1の半導体スイッチがオンの時には主直流電源からスパッタ電極に負極性定常電圧を供給し、第2の半導体スイッチがオンの時には逆極性パルス用直流電源からスパッタ電極に逆極性の正極パルスを加えることを特徴とするスパッタ用電源である。
【0014】
本発明により、従来問題となっていた磁気回路のリセットは不要となり、直流回路のインダクタを用いないで逆極性パルスを発生させるのでスイッチング素子の過電圧印加の問題もなくなり、高周波化による損失も少なくできる。
【0015】
また、原理上、半導体スイッチング素子には電源電圧程度の電圧しか印加されず、出力−700V〜−1000V程度のスパッタ用電源であれば、放電開始電圧を−1500V程度としても、耐圧1000V程度の耐量を持ったIGBTやFETを2個直列接続するだけの構成ですむ利点もある。
【0016】
【発明の実施の形態】
図1は本発明の実施例である。1は商用交流電源を入力とする整流器、2は整流された直流電源で動作する高周波インバータである。3はインバータ2の高周波出力電圧を所定の電圧に変換する二つの2次巻線4と5を備えたトランスである。
【0017】
第1の2次巻線4は整流器6とフィルタコンデンサ7に接続され、主直流電源として例えば定常電圧の−700Vを発生する。第2の2次巻線5は整流器8とフィルタコンデンサ9に接続され、逆パルス用直流電源として逆電圧の+70Vを発生する。
【0018】
二つの整流器6,8は同極性に直列接続され、接続点は電流検出用抵抗器11を通してスパッタ電極12のアノード極13に接続される。アノード極13は通常は装置筐体と同じ接地電位である。互いに直列接続された半導体スイッチ、例えばIGBT15,16が二つの直列接続された直流電源の両端間に接続される。IGBT15,16の接続点が電流制限用インダクタ17を通してスパッタ電極12のターゲット材料であるカソード極14に接続される。
【0019】
すなわち、2個の直流電源のフィルタコンデンサ7,9とIGBT15,16はハーフブリッジ回路を構成し、いわゆる交流回路にスパッタ電極12と電流制限用インダクタ17が接続される構成である。18はIGBT制御回路であり、IBGT15,16のゲートにオン信号S1,S2を与える。同時に電流検出抵抗11の検出信号が制御回路に加えられる。19,20は各IGBT15,16に逆並列接続されたフライホイールダイオードである。
【0020】
次に動作を説明する。図2は信号説明図であり、オン信号S1、S2、スパッタ電極電圧Vs、スパッタ電流Isの時間的関係を示す。オン信号S1,S2によりIGBT15,16は数kHzから100kHz程度で周期的に交互にオンするが、IGBT16よりもIGBT15のオンデユーティが大きい。IGBT16のオン時間は数μs〜数十μsである。
【0021】
IGBT15がオンし、IGBT16がオフのとき、定常の負極性の電圧をカソード12に供給する。IGBT15がオフし、IGBT16がオンすると、数μs〜数十μsの間、逆極性パルス電圧がカソード14に加えられる。
【0022】
IGBT15,16が同時にオンする期間があると、直流電源を短絡するので、オン信号S1,S2には休止期間として、半導体スイッチング素子がIGBTの場合には0.5μs程度の時間が必要である。この休止期間は短いほうがよく、FETの場合には、0.1μs程度でも可能である。
【0023】
次に異常放電した場合の保護方法を説明する。
図2に示す時刻tにスパッタ電極12間でアーク放電が発生すると、スパッタ電流Isは負荷と直列に接続された電流制限用インダクタ17により決まる電流上昇率で増加する。その電流が設定レベルを超えると、電流検出用抵抗器11の検出信号を制御回路18に加え、制御回路18は出来る限り速やかに、例えば数μs後にオン信号S1又はS2を終了させてIGBTの許容電流以下でIGBT15又は16をオフさせる。
【0024】
この実施例では、電流制限用インダクタ17がブリッジの交流回路にあるので、そのリセットはIGBT15又は16の逆並列ダイオード19又は20を通してそれぞれの電源電圧でリセットされるため、従来例で示したようなインダクタンス回路のリセットのための電力損失、IGBTの過電圧印加の問題はない。基本的には、IGBTへの印加電圧は主直流電源と逆パルス用直流電源の電圧和で制限される範囲に収まる。
【0025】
なお、電流検出用抵抗器11が過電流を検出した場合には、インバータ2側にも停止信号を送り、インバータ2を速やかに停止させることが、過電流保護の点からは望ましい。
【0026】
次に、図3に示す保護回路は、本発明である図1の半導体スイッチング素子15,16に適用できるIGBT過電流保護用の回路例である。
【0027】
IGBT31のエミッタ極と直列に低抵抗の抵抗器32、例えば0.06オームが接続され、抵抗器32の両端に過電流検出用バイポーラトランジスタ33のベース・エミッタ極が接続され、コレクタ極はIGBT31のゲートに接続される。IGBT31の信号源34とIGBT31のゲート間には直列に抵抗器35が挿入される。
【0028】
IGBT31に過電流、例えば10Aが流れると抵抗器32の電圧がバイポーラトランジスタ33のベース・エミッタ電圧のしきい値0.6Vを越えてオンするため、そのコレクタ・エミッタ間が低インピーダンスになり、IGBT31のゲート直列抵抗器35の電圧降下でIGBT31のゲート電圧を低下させ、IGBT31の両端のインピーダンスを高めてそのコレクタ電流を10Aに制限する。IGBT31はこの間、損失が増加するが、10Aの電流検出でゲート信号を遮断するか、前段の直流電源を構成するインバータを停止すれば、損失は短時間ですみ、破壊には至らない。
【0029】
次に、逆極性パルス電源を備えていない既設のスパッタ用電源に逆極性パルス発生機能を付加する実施例について図4により説明する。
【0030】
一点鎖線で区切られた範囲が追加回路40である。1は商用交流電源を入力とする整流器である。2は整流された直流電源で動作する高周波インバータであり、既設の主電源41の出力電圧を検出しその10%程度の逆極性電圧をスパッタ電極へ印加するような電圧を発生させる。3はインバータ2の高周波出力電圧を変換するトランスであり、これらは主電源41のものよりも大幅に小型のものを用いることができる。
【0031】
半導体スイッチング素子、たとえばIGBTスイッチ15,16は既設の主電源41に直列に接続される。IGBT15,16には逆並列ダイオード19,20が接続される。17は電流制限用インダクタ、11は電流検出抵抗器、18は制御回路である。これらの動作説明は図1の実施例と同様であり、説明を省略する。
【0032】
なお、この実施例も図1と同様に新規な逆極性パルス発生機能をもったスパッタ用電源とすることができるのは言うまでもない。
【0033】
また、これら実施例においては半導体スイッチ16は半導体スイッチ15に比べて電流容量の小さいものを用いることができる。
【0034】
上記の各種実施例では半導体スイッチング素子をIGBTとして説明したが、FETや静電誘導型半導体素子なども用いることができ、FETの場合にはそのボディダイオードを利用することにより逆並列ダイオードを省略することができる。
【0035】
【発明の効果】
以上の説明の通り、本発明では、直流電源回路にブロック用インダクタやパルストランスなどの磁気部品を用いないので、インダクタなどの残留励磁エネルギーをリセットする必要がなく、したがって電力損失を小さくできる。
高周波化は半導体スイッチング素子のスイッチング速度により決まるので高周波化と小型化が容易であり、また、もれインダクタンスによる過電圧印加によるスイッチング素子の劣化や破壊のおそれもない。
【図面の簡単な説明】
【図1】 本発明に係る第一の実施例を示す。
【図2】 図1の信号説明図を示す。
【図3】 過電流保護の実施例を示す。
【図4】 逆極性パルス発生追加回路の実施例を示す。
【図5】 従来の逆パルス発生回路の実施例を示す。
【図6】 従来の逆パルス発生回路の実施例を示す。
【図7】 従来の逆パルス発生回路の実施例を示す。
【符号の説明】
1・・・整流器、2・・・高周波インバータ、3・・・トランス、4,5・・・トランスの二次巻線、6,8・・・整流器、7,9・・・コンデンサ、11・・・電流検出用抵抗器、12・・・スパッタ電極、13・・・アノード、14・・・カソード、15,16・・・半導体スイッチ、17・・・電流制限用インダクタ、18・・・制御回路、19,20・・・逆並列ダイオード、31・・・IGBT、32,35・・・抵抗器、33・・・バイポーラトランジスタ、34・・・IGBTの信号源、40・・・逆極性パルス発生追加回路、41・・・既設の主電源、51・・・直流電源、52・・・スパッタ電極、53・・・インダクタ、54・・・半導体スイッチ、55・・・逆極性電圧源、61・・・直流電源、62・・・スパッタ電極、63・・・オートトランス、64・・・半導体スイッチ、66・・・始端子、67・・・中間端子、68・・・終端子、71・・・直流電源、72・・・スパッタ電極、73・・・インダクタ、74・・・コンデンサ、75・・・パルストランス、76・・・パルストランスの二次巻線、77・・・パルストランスの一次巻線、78・・・半導体スイッチ、AC・・・商用交流電源、S1・・・IGBT15用オン信号、S2・・・IGBT16用オン信号、Vs・・・スパッタ電極電圧、Is・・・スパッタ電流、t・・・異常放電開始時刻
Claims (2)
- 主直流電源と逆極性パルス用直流電源とを、それらの出力電圧が同極性でかつ直列になるように接続し、
前記直列接続された主直流電源と逆極性パルス用直流電源の両端間に逆並列ダイオードを有する互いに直列の第1と第2の半導体スイッチを接続し、
前記主直流電源の出力端子と前記逆極性パルス用直流電源の出力端子との接続点と前記第1と第2の半導体スイッチとの接続点間にスパッタ電極と電流制限用インダクタを互いに直列になるように接続し、
前記第1と第2の半導体スイッチを周期的に交互にオンさせることにより、前記第1の半導体スイッチがオンの時には前記主直流電源から前記スパッタ電極に負極性定常電圧を供給し、
前記第2の半導体スイッチがオンの時には前記逆極性パルス用直流電源から前記スパッタ電極に逆極性の正極パルスを加えることを特徴とするスパッタ用電源。 - 請求項1において、前記第1、第2の半導体スイッチがFETからなるとき、それぞれの前記ダイオードは前記FETのボディダイオードであることを特徴とするスパッタ用電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32930099A JP4079561B2 (ja) | 1999-11-19 | 1999-11-19 | スパッタ用電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32930099A JP4079561B2 (ja) | 1999-11-19 | 1999-11-19 | スパッタ用電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001145371A JP2001145371A (ja) | 2001-05-25 |
JP4079561B2 true JP4079561B2 (ja) | 2008-04-23 |
Family
ID=18219930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32930099A Expired - Fee Related JP4079561B2 (ja) | 1999-11-19 | 1999-11-19 | スパッタ用電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4079561B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3700785B2 (ja) | 2002-12-03 | 2005-09-28 | オリジン電気株式会社 | 電力変換装置 |
JP4498000B2 (ja) * | 2004-03-30 | 2010-07-07 | オリジン電気株式会社 | 電力供給装置 |
US6943317B1 (en) * | 2004-07-02 | 2005-09-13 | Advanced Energy Industries, Inc. | Apparatus and method for fast arc extinction with early shunting of arc current in plasma |
JP4391465B2 (ja) * | 2005-10-24 | 2009-12-24 | 日本リライアンス株式会社 | 交流電源装置およびその装置におけるアーク抑制方法 |
JP4418424B2 (ja) * | 2005-11-21 | 2010-02-17 | 日本リライアンス株式会社 | 交流電源装置およびその装置におけるアーク抑制方法 |
EP2075823B1 (en) | 2007-12-24 | 2012-02-29 | Huettinger Electronic Sp. z o. o | Current change limiting device |
JP5112921B2 (ja) * | 2008-03-21 | 2013-01-09 | 新電元工業株式会社 | スパッタ装置用電源回路 |
CN103107714A (zh) * | 2011-11-10 | 2013-05-15 | 烟台龙源电力技术股份有限公司 | 一种等离子体点火系统及其电源系统 |
JP5575731B2 (ja) * | 2011-11-17 | 2014-08-20 | 株式会社日立情報通信エンジニアリング | 電源装置および電源装置の制御方法 |
-
1999
- 1999-11-19 JP JP32930099A patent/JP4079561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001145371A (ja) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3830973B2 (ja) | 低コスト、高電圧のフライバック電源装置 | |
JP3811681B2 (ja) | 高電圧パルス発生回路 | |
US20060044025A1 (en) | Power transistor control device | |
US5822199A (en) | Controller for a power switch and method of operation thereof | |
JP4079561B2 (ja) | スパッタ用電源 | |
JP3623181B2 (ja) | 高電圧半導体スイッチ装置および高電圧発生装置 | |
US20020071299A1 (en) | Electronic transformer with good immunity against high-voltage pulses | |
JPS60236498A (ja) | スイツチング回路配置 | |
JP2022117469A (ja) | ハイブリッドdc回路ブレーカ | |
JP5516055B2 (ja) | 電力変換装置 | |
US6377107B1 (en) | Fast turn-off circuit arrangement | |
US6417629B1 (en) | Push-pull based voltage-clamping electronic ballast | |
JP2021170867A (ja) | スナバ回路および電源装置 | |
JP2002530823A (ja) | 接続された負荷を保護するための電力モジュレータにおける保護システム | |
JP4468078B2 (ja) | 真空装置用異常放電抑制装置 | |
JP2005318714A (ja) | 電力供給装置 | |
JPH07245946A (ja) | 半導体スイッチ回路 | |
JP2001335928A (ja) | スパッタリング装置 | |
JP4336573B2 (ja) | 高電圧パルス発生回路 | |
JPH07143733A (ja) | スナバ回路 | |
JP3010611B2 (ja) | リンギングチョークコンバータ | |
JPH06311757A (ja) | インバータ装置 | |
JP2001295042A (ja) | スパッタリング装置 | |
JPH06311755A (ja) | インバータ装置 | |
JPH0787746A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |