JP2578824B2 - 放電加工用電源回路 - Google Patents
放電加工用電源回路Info
- Publication number
- JP2578824B2 JP2578824B2 JP62224260A JP22426087A JP2578824B2 JP 2578824 B2 JP2578824 B2 JP 2578824B2 JP 62224260 A JP62224260 A JP 62224260A JP 22426087 A JP22426087 A JP 22426087A JP 2578824 B2 JP2578824 B2 JP 2578824B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- transistor
- energy
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Description
本発明は、放電加工において、電極と工作物との間に
印加する電圧を供給する放電加工用電源回路に関するも
のである。
印加する電圧を供給する放電加工用電源回路に関するも
のである。
【従来の技術】 第3図に、従来の放電加工用電源回路を示す。第4図
に、第3図の回路の波形図を示す。第4図には、その下
欄に記したように、「加工中」,「短絡」,「開放」の
各場合の波形を示す。「加工中」は放電加工中を意味
し、「短絡」は放電間隙が短絡された時を意味し、「開
放」は放電間隙が開放された時を意味する。 第3図において、1は直流電源、2は抵抗、3は放電
間隙に電圧を供給するためのスイッチ手段であるトラン
ジスタ、4は該スイッチ手段の出力側において放電間隙
とそれに至るまでの線路との直列回路に並列に接続した
エネルギー消費回路としてのトランジスタ、5は電極、
6は工作物、7はパルス入力端子、8,9はバッファ、10
は抵抗、11はダイオード、C0は浮遊キャパシタンス、L0
はリード線インダクタンス、CGは放電ギャップ間キャパ
シタンス、C4はトランジスタ4のゲート・ソース間キャ
パシタンスである。 (1)入力パルスがオンの時の動作 電極5と工作物6間に電圧を印加する場合は、パルス
入力端子7よりオンの入力パルス(第4図イ)を入れ
る。すると、バッファ8を経てトランジスタ3のゲート
に正の信号(第4図ロ)が入り、トランジスタ3はオン
(第4図ニ)となり、直流電源1より電極5,工作物6間
に直流電圧が印加される。 入力パルスは、ハッファ9,ダイオード11を経てトラン
ジスタ4のゲートにも印加される。(第4図ハ)。しか
し、トランジスタ3がオンしている期間中は、トランジ
スタ4のドレイン・ソース間に直流電源1からの電圧が
逆電圧としてかかるので、トランジスタ4は非導通であ
る。トランジスタ4にかかる逆電圧の大きさは、電極5,
工作物6間の放電が開始されるまでは略直流電源1の電
圧であり、放電が開始されると放電間隙の電圧に低下す
る(第4図ホ)。 トランジスタ4が非導通の期間に、トランジスタ4の
ゲート・ソース間キャパシタンスC4は、与えられたゲー
ト電圧によって充電される。 (2)入力パルスがオフの時の動作 電極5と工作物6間への電圧の印加を停止したい場合
は、パルス入力端子7からの入力パルスをオフとする。
この信号がバッファ8を経てトランジスタ3のゲートに
印加され、トランジスタ3はオフとなり、直流電源1の
電圧の供給が停止される。 入力パルスがオフとなるとバッファ9の出力側の電位
が低下するから、ゲート・ソース間キャパシタンスC4に
充電されていた電荷は、抵抗10を通って放電し始める。
抵抗10の値を適当に選んでおけば、トランジスタ4のゲ
ート電圧を暫くの間トランジスタ4の導通を可能にする
値に保っておくことが出来る。トランジスタ4には、ト
ランジスタ3がオンしている期間には逆電圧がかかって
いたが、オフするとそれから解放され、その代りにリー
ド線インダクタンスL0に蓄えられていたエネルギーによ
り順電圧が印加される。従って、トランジスタ4は導通
となり、電流I2が流れる(第4図ト)。トランジスタ4
の導通度は、ゲート・ソース間キャパシタンスC4の充電
電圧が放電により徐々に低下するに伴い低くなる。即
ち、トランジスタ4の内部抵抗は増大する。このことは
電流I2を速やかに減衰させることとなり、トランジスタ
3のオフ後に生じがちな前記エネルギーによるサージを
防止することになる。トランジスタ4は、このサージを
防止するために設けられたものである。 図中に記した個所の各電流I4,I2,I5の波形は、それぞ
れ第4図ヘ,ト,チのようになる。電流I4は電流I1とI2
の和である。電流I4の波形の後部が傾斜して減少してい
るのは、I2を含んでいるからである。矢印で示したBの
部分は、浮遊キャパシタンスC0への充電電流を示す。電
流I5の波形の前端部,後端部が電流I4の波形より鈍って
いるのは、リード線インダクタンスL0や浮遊キャパシタ
ンスC0や放電ギャップ間キャパシタンスCGのためであ
る。 なお、放電間隙に流れる電流I5の波形の前端部が、入
力パルスのオンと同時に電流I4のように立ち上がらない
のは、リード線インダクタンスL0や浮遊キャパシタンス
C0等の影響による。また、電流I5の波形の後端部が傾斜
して立ち下がっているのは、上記した電流I2の外に、浮
遊キャパシタンスC0から放電ギャップ間キャパシタンス
CGへの放電電流があるからである。
に、第3図の回路の波形図を示す。第4図には、その下
欄に記したように、「加工中」,「短絡」,「開放」の
各場合の波形を示す。「加工中」は放電加工中を意味
し、「短絡」は放電間隙が短絡された時を意味し、「開
放」は放電間隙が開放された時を意味する。 第3図において、1は直流電源、2は抵抗、3は放電
間隙に電圧を供給するためのスイッチ手段であるトラン
ジスタ、4は該スイッチ手段の出力側において放電間隙
とそれに至るまでの線路との直列回路に並列に接続した
エネルギー消費回路としてのトランジスタ、5は電極、
6は工作物、7はパルス入力端子、8,9はバッファ、10
は抵抗、11はダイオード、C0は浮遊キャパシタンス、L0
はリード線インダクタンス、CGは放電ギャップ間キャパ
シタンス、C4はトランジスタ4のゲート・ソース間キャ
パシタンスである。 (1)入力パルスがオンの時の動作 電極5と工作物6間に電圧を印加する場合は、パルス
入力端子7よりオンの入力パルス(第4図イ)を入れ
る。すると、バッファ8を経てトランジスタ3のゲート
に正の信号(第4図ロ)が入り、トランジスタ3はオン
(第4図ニ)となり、直流電源1より電極5,工作物6間
に直流電圧が印加される。 入力パルスは、ハッファ9,ダイオード11を経てトラン
ジスタ4のゲートにも印加される。(第4図ハ)。しか
し、トランジスタ3がオンしている期間中は、トランジ
スタ4のドレイン・ソース間に直流電源1からの電圧が
逆電圧としてかかるので、トランジスタ4は非導通であ
る。トランジスタ4にかかる逆電圧の大きさは、電極5,
工作物6間の放電が開始されるまでは略直流電源1の電
圧であり、放電が開始されると放電間隙の電圧に低下す
る(第4図ホ)。 トランジスタ4が非導通の期間に、トランジスタ4の
ゲート・ソース間キャパシタンスC4は、与えられたゲー
ト電圧によって充電される。 (2)入力パルスがオフの時の動作 電極5と工作物6間への電圧の印加を停止したい場合
は、パルス入力端子7からの入力パルスをオフとする。
この信号がバッファ8を経てトランジスタ3のゲートに
印加され、トランジスタ3はオフとなり、直流電源1の
電圧の供給が停止される。 入力パルスがオフとなるとバッファ9の出力側の電位
が低下するから、ゲート・ソース間キャパシタンスC4に
充電されていた電荷は、抵抗10を通って放電し始める。
抵抗10の値を適当に選んでおけば、トランジスタ4のゲ
ート電圧を暫くの間トランジスタ4の導通を可能にする
値に保っておくことが出来る。トランジスタ4には、ト
ランジスタ3がオンしている期間には逆電圧がかかって
いたが、オフするとそれから解放され、その代りにリー
ド線インダクタンスL0に蓄えられていたエネルギーによ
り順電圧が印加される。従って、トランジスタ4は導通
となり、電流I2が流れる(第4図ト)。トランジスタ4
の導通度は、ゲート・ソース間キャパシタンスC4の充電
電圧が放電により徐々に低下するに伴い低くなる。即
ち、トランジスタ4の内部抵抗は増大する。このことは
電流I2を速やかに減衰させることとなり、トランジスタ
3のオフ後に生じがちな前記エネルギーによるサージを
防止することになる。トランジスタ4は、このサージを
防止するために設けられたものである。 図中に記した個所の各電流I4,I2,I5の波形は、それぞ
れ第4図ヘ,ト,チのようになる。電流I4は電流I1とI2
の和である。電流I4の波形の後部が傾斜して減少してい
るのは、I2を含んでいるからである。矢印で示したBの
部分は、浮遊キャパシタンスC0への充電電流を示す。電
流I5の波形の前端部,後端部が電流I4の波形より鈍って
いるのは、リード線インダクタンスL0や浮遊キャパシタ
ンスC0や放電ギャップ間キャパシタンスCGのためであ
る。 なお、放電間隙に流れる電流I5の波形の前端部が、入
力パルスのオンと同時に電流I4のように立ち上がらない
のは、リード線インダクタンスL0や浮遊キャパシタンス
C0等の影響による。また、電流I5の波形の後端部が傾斜
して立ち下がっているのは、上記した電流I2の外に、浮
遊キャパシタンスC0から放電ギャップ間キャパシタンス
CGへの放電電流があるからである。
(問題点) しかしながら、前記した技術を含めて従来の技術に
は、トランジスタ3がオフの期間に放電間隙にエネルギ
ーが蓄えられ、このエネルギーのため加工チップや遊離
炭素を放電間隙より外部へ排出することができないとい
う問題点があった。 排出できないと、次に述べるように、放電が集中放電
化してアークに至ったり、或いは加工面の面粗さが不均
一になったり、放電に途絶を生じて電極の消耗を早めた
りするといった不都合を生じる。 (問題点の説明) 電流I2は入力パルスオフ後、リード線インダクタンス
L0のエネルギーにより、しばらくはながれるが、放電間
隙中の加工チップ等の状況変化とか、トランジスタ4の
内部抵抗の増大等により、リード線インダクタンスL0の
エネルギーを完全に放出し切らないうちに、流れ得なく
なる。そのため、残りのエネルギーは、放電ギャップ間
キャパシタンスCGを充電するというかたちで放電間隙に
蓄えられる。つまり、線路のリード線インダクタンスL0
に存在していたエネルギーの一部は、エネルギー消費回
路であるトランジスタ4の内部抵抗により熱として消費
され、残りは放電ギャップ間キャパシタンスCGに充電エ
ネルギーとして蓄積される。また、放電ギャップ間キャ
パシタンスCGには、浮遊キャパシタンスC0から放出され
るエネルギーも蓄積される。 電極5にプラス、工作物6にマイナスの極性をかけて
放電加工する場合を考えると、エネルギーの上記蓄積に
よりトランジスタ3オフの期間にも、電極5側がプラ
ス,工作物6側がマイナスという極性でなにがしかの電
圧がかかった状態で落ち着く。第4図(リ)の波形の中
で、矢印で示したAの部分がその電圧を表している。 そのため、加工チップ等は、放電間隙から外部へ排出
されにくい。特に放電エネルギーの小さい放電(という
ことは電流波高値が小さい放電)で仕上げ加工を行って
いる時には、加工チップ等はなかなか排出されない。排
出されずに工作物6上に沈着してしまうこともある。 (1)外部へ排出されにくいことによる不都合 外部へ排出されにくいことによる不都合は、放電途絶
が生じることである。特に、大面積の加工をしている時
や、細穴の加工をしている図に生じ易く、放電途絶が生
じると、低電極消耗の加工が出来なくなる。 第5図に、放電が途中で途絶した場合の放電電流波形
を示す。放電途絶が起こらなければ、時刻t0からt2まで
のパルス幅大なる放電が行われる筈のところ、放電途絶
が起こったため、時刻t0からt1までのパルス時刻t1から
t2までのパルスの、比較的パルス幅小の放電が2回行わ
れたことになってしまう。つまり、パルス幅の長い放電
がしにくくなる。 放電のパルス幅と電極5の電極消耗率との間には、第
6図に示すような関係がある。第6図から明らかなよう
に、パルス幅が小の時は電極消耗率は大きく、パルス幅
が大になるにつれて、電極消耗率は小さくなる。従っ
て、放電途絶が生じてパルスの幅が短くなると、電極の
消耗は激しくなる。 なお、第7図は、電極消耗率を説明するための図であ
る。1発の放電で電極側に生じた消耗量をΔE、工作物
側に生じた消耗量をΔWとした場合、ΔE/ΔWを電極消
耗率という。 (2)工作物に沈着することによる不都合 加工チップ等の工作物への沈着が進むと、沈着個所で
集中放電を起こし、場合によってはアークに至ってしま
うことがある。アークになると、正常な放電加工が行わ
れず、面粗さも均一にはならなくなる。 本発明は、以上のような問題点を解決することを目的
とするものである。
は、トランジスタ3がオフの期間に放電間隙にエネルギ
ーが蓄えられ、このエネルギーのため加工チップや遊離
炭素を放電間隙より外部へ排出することができないとい
う問題点があった。 排出できないと、次に述べるように、放電が集中放電
化してアークに至ったり、或いは加工面の面粗さが不均
一になったり、放電に途絶を生じて電極の消耗を早めた
りするといった不都合を生じる。 (問題点の説明) 電流I2は入力パルスオフ後、リード線インダクタンス
L0のエネルギーにより、しばらくはながれるが、放電間
隙中の加工チップ等の状況変化とか、トランジスタ4の
内部抵抗の増大等により、リード線インダクタンスL0の
エネルギーを完全に放出し切らないうちに、流れ得なく
なる。そのため、残りのエネルギーは、放電ギャップ間
キャパシタンスCGを充電するというかたちで放電間隙に
蓄えられる。つまり、線路のリード線インダクタンスL0
に存在していたエネルギーの一部は、エネルギー消費回
路であるトランジスタ4の内部抵抗により熱として消費
され、残りは放電ギャップ間キャパシタンスCGに充電エ
ネルギーとして蓄積される。また、放電ギャップ間キャ
パシタンスCGには、浮遊キャパシタンスC0から放出され
るエネルギーも蓄積される。 電極5にプラス、工作物6にマイナスの極性をかけて
放電加工する場合を考えると、エネルギーの上記蓄積に
よりトランジスタ3オフの期間にも、電極5側がプラ
ス,工作物6側がマイナスという極性でなにがしかの電
圧がかかった状態で落ち着く。第4図(リ)の波形の中
で、矢印で示したAの部分がその電圧を表している。 そのため、加工チップ等は、放電間隙から外部へ排出
されにくい。特に放電エネルギーの小さい放電(という
ことは電流波高値が小さい放電)で仕上げ加工を行って
いる時には、加工チップ等はなかなか排出されない。排
出されずに工作物6上に沈着してしまうこともある。 (1)外部へ排出されにくいことによる不都合 外部へ排出されにくいことによる不都合は、放電途絶
が生じることである。特に、大面積の加工をしている時
や、細穴の加工をしている図に生じ易く、放電途絶が生
じると、低電極消耗の加工が出来なくなる。 第5図に、放電が途中で途絶した場合の放電電流波形
を示す。放電途絶が起こらなければ、時刻t0からt2まで
のパルス幅大なる放電が行われる筈のところ、放電途絶
が起こったため、時刻t0からt1までのパルス時刻t1から
t2までのパルスの、比較的パルス幅小の放電が2回行わ
れたことになってしまう。つまり、パルス幅の長い放電
がしにくくなる。 放電のパルス幅と電極5の電極消耗率との間には、第
6図に示すような関係がある。第6図から明らかなよう
に、パルス幅が小の時は電極消耗率は大きく、パルス幅
が大になるにつれて、電極消耗率は小さくなる。従っ
て、放電途絶が生じてパルスの幅が短くなると、電極の
消耗は激しくなる。 なお、第7図は、電極消耗率を説明するための図であ
る。1発の放電で電極側に生じた消耗量をΔE、工作物
側に生じた消耗量をΔWとした場合、ΔE/ΔWを電極消
耗率という。 (2)工作物に沈着することによる不都合 加工チップ等の工作物への沈着が進むと、沈着個所で
集中放電を起こし、場合によってはアークに至ってしま
うことがある。アークになると、正常な放電加工が行わ
れず、面粗さも均一にはならなくなる。 本発明は、以上のような問題点を解決することを目的
とするものである。
前記問題点を解決するため、本発明の放電加工用電源
回路では、直流電源1の電圧を供給するスイッチ手段で
あるトランジスタ3がオフされた時、放電間隙にエネル
ギーが蓄積されないようにするべく、次のような手段を
講じた。 即ち、本発明の放電加工用電極回路では、放電間隙に
直流電源の電圧を供給するためのスイッチ手段と、該ス
イッチ手段の出力側において前記放電間隙とそれに至る
までの線路との直列回路に並列に接続された第1のネエ
ルギー消費回路と、前記放電間隙と並列に接続された第
2のエネルギー消費回路とを備え、前記スイッチ手段の
オフ後に該第1,第2のエネルギー消費回路を導通させる
こととした。
回路では、直流電源1の電圧を供給するスイッチ手段で
あるトランジスタ3がオフされた時、放電間隙にエネル
ギーが蓄積されないようにするべく、次のような手段を
講じた。 即ち、本発明の放電加工用電極回路では、放電間隙に
直流電源の電圧を供給するためのスイッチ手段と、該ス
イッチ手段の出力側において前記放電間隙とそれに至る
までの線路との直列回路に並列に接続された第1のネエ
ルギー消費回路と、前記放電間隙と並列に接続された第
2のエネルギー消費回路とを備え、前記スイッチ手段の
オフ後に該第1,第2のエネルギー消費回路を導通させる
こととした。
前記スイッチ手段のオフ後に、第1,第2のエネルギー
消費回路が導通させられると、エネルギーを蓄えている
リード線インダクタンスL0,浮遊キャパシタンスCo,放電
ギャップ間キャパシタンスCGは、それぞれ上記各エネル
ギー消費回路と適宜閉回路を構成する。 それらの閉回路中に各エネルギーによる電流が流れ、
その際に生ずるジュール熱というかたちでエネルギーが
消費される。 これにより、前記スイッチ手段のオフ時に、放電間隙
にエネルギーが蓄えられるのを防止することが出来る。
消費回路が導通させられると、エネルギーを蓄えている
リード線インダクタンスL0,浮遊キャパシタンスCo,放電
ギャップ間キャパシタンスCGは、それぞれ上記各エネル
ギー消費回路と適宜閉回路を構成する。 それらの閉回路中に各エネルギーによる電流が流れ、
その際に生ずるジュール熱というかたちでエネルギーが
消費される。 これにより、前記スイッチ手段のオフ時に、放電間隙
にエネルギーが蓄えられるのを防止することが出来る。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 第1図は本発明の実施例にかかわる放電加工用電源回
路を示し、第2図は第1図の回路の波形図を示す。 第1図において、第3図と同じ符号のものは、第3図
のものに対応している。構成上、第3図の回路と異なる
点は、トランジスタ13と抵抗12の直列回路を第2のエネ
ルギー消費回路として放電間隙に並列に接続した点と、
バッファ14,フォトカプラー15,抵抗16,バッファ17,抵抗
18,ダイオード19によって該トランジスタ13にゲート信
号を供給する回路を構成した点である。 それに伴い第2図には、第4図の描いた波形の外に、
トランジスタ13のゲート電圧の波形(第2図ニ)とトラ
ンジスタ13を流れる電流I3の波形(第2図リ)が描かれ
ている。 以下、第1図の回路の動作を、パルス入力端子7より
の入力パルスがオンの時とオフの時とに分けて、詳細に
説明する。 (1)入力パルスがオンの時の動作 この時、直流電源1の電圧を放電間隙に供給するスイ
ッチ手段であるトランジスタ3と、第1のエネルギー消
費回路を形成するトランジスタ4とは、第3図の従来例
と同様に動作する。 一方、第2のエネルギー消費回路の一部を形成するト
ランジスタ13には、オンのゲート信号が与えられず、オ
フのままである。その理由は、次の通りである。 オンの入力パルスは、バッファ14を経てフォトカプラ
ー15に入力される。すると出力抵抗は小となり、抵抗16
を経て電流が流れ込む。そのため、ハッファ17の入力端
子の電位は下がり、出力端子の電位も下がる。従って、
トランジスタ13のゲートにはオン信号は供給されない
(第2図ニ)。よって、オフのままである。 (2)入力パルスがオフの時の動作 トランジスタ3はオフして放電電圧の供給を停止す
る。そのため、トランジスタ4のソース・ドレイン間に
かかっていた逆電圧は消失し、今度は放電回路に蓄えら
れていたエネルギー(主としてリード線インダクタンス
L0に蓄えられていたエネルギー)による順電圧がかか
る。 トランジスタ4のゲートへの入力パルスによる信号
は、入力パルスがオフされると同時にゼロになるが、ゲ
ート・ソース間キャパシタンスC4に充電されている電荷
はこの時点から抵抗10を経て放電を開始するので、ゲー
ト電位がトランジスタ4をオンし得ない程に低下するま
でには暫く時間がかかる。その間、トランジスタ4は、
ゲート・ソース間キャパシタンスC4の放電が進むにつれ
て内部抵抗を増大させつつ導通し、電流I2を流す(第2
図チ)。放電回路に蓄えられていた上記エネルギーの一
部は、この電流I2がトランジスタ4を流れる際に発生す
る熱エネルギーというかたちで消費される。これによ
り、トランジスタ3のオフ後に発生しがちであったサー
ジが防止される。 入力パルスがオフとなると、バッファ14の出力はゼロ
であり、フォトカプラー15の入力側には電流が流れず、
その出力抵抗は大となる。その結果、抵抗16を経てバッ
ファ17の入力端子に印加される電圧は増大し、出力電圧
が大となる。この出力電圧のトランジスタ13のゲートへ
の印加は、抵抗18を経て行われるので、ゲート電圧は直
ちには上昇しない。ゲート・ソース間キャパシタンスC
13と抵抗18で決まる時定数で、徐々に上昇する(第2図
ニ)。 トランジスタ13には、上記のようなゲート信号が与え
られているので、そのソース・ドレイン間に、リード線
インダクタンスL0や浮遊キャパシタンスC0や放電ギャッ
プ間キャパシタンスCGに蓄れられているエネルギーによ
る順電圧がかかると、導通する。そのため、第1図中に
一点鎖線で示したような電流が各個所から流れこみ、ト
ランジスタ13には電流I3が流れる(第2図リ)。放電回
路に蓄えられていた上記各エネルギーは、電流I3が抵抗
12,トランジスタ13を流れる際に発生するジュール熱と
いうかたちで、消費される。 そのため、放電ギャップ間キャパシタンスCGに大きな
エネルギーが蓄積されるということがなくなる。
る。 第1図は本発明の実施例にかかわる放電加工用電源回
路を示し、第2図は第1図の回路の波形図を示す。 第1図において、第3図と同じ符号のものは、第3図
のものに対応している。構成上、第3図の回路と異なる
点は、トランジスタ13と抵抗12の直列回路を第2のエネ
ルギー消費回路として放電間隙に並列に接続した点と、
バッファ14,フォトカプラー15,抵抗16,バッファ17,抵抗
18,ダイオード19によって該トランジスタ13にゲート信
号を供給する回路を構成した点である。 それに伴い第2図には、第4図の描いた波形の外に、
トランジスタ13のゲート電圧の波形(第2図ニ)とトラ
ンジスタ13を流れる電流I3の波形(第2図リ)が描かれ
ている。 以下、第1図の回路の動作を、パルス入力端子7より
の入力パルスがオンの時とオフの時とに分けて、詳細に
説明する。 (1)入力パルスがオンの時の動作 この時、直流電源1の電圧を放電間隙に供給するスイ
ッチ手段であるトランジスタ3と、第1のエネルギー消
費回路を形成するトランジスタ4とは、第3図の従来例
と同様に動作する。 一方、第2のエネルギー消費回路の一部を形成するト
ランジスタ13には、オンのゲート信号が与えられず、オ
フのままである。その理由は、次の通りである。 オンの入力パルスは、バッファ14を経てフォトカプラ
ー15に入力される。すると出力抵抗は小となり、抵抗16
を経て電流が流れ込む。そのため、ハッファ17の入力端
子の電位は下がり、出力端子の電位も下がる。従って、
トランジスタ13のゲートにはオン信号は供給されない
(第2図ニ)。よって、オフのままである。 (2)入力パルスがオフの時の動作 トランジスタ3はオフして放電電圧の供給を停止す
る。そのため、トランジスタ4のソース・ドレイン間に
かかっていた逆電圧は消失し、今度は放電回路に蓄えら
れていたエネルギー(主としてリード線インダクタンス
L0に蓄えられていたエネルギー)による順電圧がかか
る。 トランジスタ4のゲートへの入力パルスによる信号
は、入力パルスがオフされると同時にゼロになるが、ゲ
ート・ソース間キャパシタンスC4に充電されている電荷
はこの時点から抵抗10を経て放電を開始するので、ゲー
ト電位がトランジスタ4をオンし得ない程に低下するま
でには暫く時間がかかる。その間、トランジスタ4は、
ゲート・ソース間キャパシタンスC4の放電が進むにつれ
て内部抵抗を増大させつつ導通し、電流I2を流す(第2
図チ)。放電回路に蓄えられていた上記エネルギーの一
部は、この電流I2がトランジスタ4を流れる際に発生す
る熱エネルギーというかたちで消費される。これによ
り、トランジスタ3のオフ後に発生しがちであったサー
ジが防止される。 入力パルスがオフとなると、バッファ14の出力はゼロ
であり、フォトカプラー15の入力側には電流が流れず、
その出力抵抗は大となる。その結果、抵抗16を経てバッ
ファ17の入力端子に印加される電圧は増大し、出力電圧
が大となる。この出力電圧のトランジスタ13のゲートへ
の印加は、抵抗18を経て行われるので、ゲート電圧は直
ちには上昇しない。ゲート・ソース間キャパシタンスC
13と抵抗18で決まる時定数で、徐々に上昇する(第2図
ニ)。 トランジスタ13には、上記のようなゲート信号が与え
られているので、そのソース・ドレイン間に、リード線
インダクタンスL0や浮遊キャパシタンスC0や放電ギャッ
プ間キャパシタンスCGに蓄れられているエネルギーによ
る順電圧がかかると、導通する。そのため、第1図中に
一点鎖線で示したような電流が各個所から流れこみ、ト
ランジスタ13には電流I3が流れる(第2図リ)。放電回
路に蓄えられていた上記各エネルギーは、電流I3が抵抗
12,トランジスタ13を流れる際に発生するジュール熱と
いうかたちで、消費される。 そのため、放電ギャップ間キャパシタンスCGに大きな
エネルギーが蓄積されるということがなくなる。
以上述べた如く、本発明によれば、放電加工におい
て、放電と放電との間の放電休止時に、放電間隙に大き
なエネルギーが蓄えられることがなくなるので、加工チ
ップや遊離炭素の放電間隙からの排出が容易となった。
そのため、次のような効果を奏する。 第1に、工作物への加工チップ等の沈着を大幅に減少
することが出来、アーク放電を招いたり、面粗さを不均
一にすることがなくなった。 第2に、放電途絶が減少するので、電極消耗率を低く
することができた。例えば、電流波高値の小さい低消耗
の仕上げ加工を、大面積にても行えるようになった。 第3に、加工チップ等が排出されにくい形状(例え
ば、細穴)の加工が、低消耗で容易に行えるようになっ
た。
て、放電と放電との間の放電休止時に、放電間隙に大き
なエネルギーが蓄えられることがなくなるので、加工チ
ップや遊離炭素の放電間隙からの排出が容易となった。
そのため、次のような効果を奏する。 第1に、工作物への加工チップ等の沈着を大幅に減少
することが出来、アーク放電を招いたり、面粗さを不均
一にすることがなくなった。 第2に、放電途絶が減少するので、電極消耗率を低く
することができた。例えば、電流波高値の小さい低消耗
の仕上げ加工を、大面積にても行えるようになった。 第3に、加工チップ等が排出されにくい形状(例え
ば、細穴)の加工が、低消耗で容易に行えるようになっ
た。
第1図……本発明の実施例にかかわる放電加工用電源回
路 第2図……第1図の回路の波形図 第3図……従来の放電加工用電源回路 第4図……第3図の回路の波形図 第5図……放電が途中で途絶した場合の放電電流波形 第6図……放電パルス幅と電極消耗率との関係を示す図 第7図……電極消耗率を説明するための図 図において、1は直流電源、2は抵抗、3,4はトランジ
スタ、5は電極、6は工作物、7はパルス入力端子、8,
9はバッファ、10は抵抗、11はダイオード、12は抵抗、1
3はトランジスタ、14はバッファ、15はフォトカプラ
ー、16は抵抗、17はバッファ、18は抵抗、19はダイオー
ド、C0は浮遊キャパシタンス、L0はリード線インダクタ
ンス、CGは放電ギャップ間キャパシタンス、C4,C13はト
ランジスタ4,13のゲート・ソース間キャパシタンスであ
る。
路 第2図……第1図の回路の波形図 第3図……従来の放電加工用電源回路 第4図……第3図の回路の波形図 第5図……放電が途中で途絶した場合の放電電流波形 第6図……放電パルス幅と電極消耗率との関係を示す図 第7図……電極消耗率を説明するための図 図において、1は直流電源、2は抵抗、3,4はトランジ
スタ、5は電極、6は工作物、7はパルス入力端子、8,
9はバッファ、10は抵抗、11はダイオード、12は抵抗、1
3はトランジスタ、14はバッファ、15はフォトカプラ
ー、16は抵抗、17はバッファ、18は抵抗、19はダイオー
ド、C0は浮遊キャパシタンス、L0はリード線インダクタ
ンス、CGは放電ギャップ間キャパシタンス、C4,C13はト
ランジスタ4,13のゲート・ソース間キャパシタンスであ
る。
Claims (1)
- 【請求項1】放電間隙に直流電源の電圧を供給するため
のスイッチ手段と、該スイッチ手段の出力側において前
記放電間隙とそれに至るまでの線路との直列回路に並列
に接続された第1のネエルギー消費回路と、前記放電間
隙と並列に接続された第2のエネルギー消費回路とを備
え、前記スイッチ手段のオフ後に該第1,第2のエネルギ
ー消費回路を導通させることを特徴とする放電加工用電
源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62224260A JP2578824B2 (ja) | 1987-09-08 | 1987-09-08 | 放電加工用電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62224260A JP2578824B2 (ja) | 1987-09-08 | 1987-09-08 | 放電加工用電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6471623A JPS6471623A (en) | 1989-03-16 |
JP2578824B2 true JP2578824B2 (ja) | 1997-02-05 |
Family
ID=16810987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62224260A Expired - Fee Related JP2578824B2 (ja) | 1987-09-08 | 1987-09-08 | 放電加工用電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2578824B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5973224A (ja) * | 1982-10-20 | 1984-04-25 | Mitsubishi Electric Corp | 放電加工用電源装置 |
JPS60161519U (ja) * | 1984-04-06 | 1985-10-26 | 日立精工株式会社 | 放電加工機の電源回路 |
-
1987
- 1987-09-08 JP JP62224260A patent/JP2578824B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6471623A (en) | 1989-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7645958B2 (en) | Electric-discharge-machining power supply apparatus and small-hole electric-discharge machining apparatus | |
CA2020816C (en) | Power supply circuit for discharge machining | |
US3974357A (en) | Process and apparatus for electrical discharge shaping using sequential switching | |
JP2939310B2 (ja) | 放電加工装置 | |
JP5220036B2 (ja) | 放電加工装置 | |
JP2578824B2 (ja) | 放電加工用電源回路 | |
JP2590150B2 (ja) | 放電加工用電源回路 | |
US20150314383A1 (en) | Machining power supply device for electric discharge machine | |
JP2579961B2 (ja) | 放電加工用電源回路 | |
JPH04354621A (ja) | 放電加工間隙制御回路 | |
KR860000619B1 (ko) | 와이어-킷 방전가공 전원장치 | |
US5380974A (en) | Wire-cut electroerosion apparatus | |
JPH0671516A (ja) | 放電加工方法及び放電加工用電源装置 | |
JP3252622B2 (ja) | ワイヤ放電加工機の加工電源制御装置 | |
JP2613909B2 (ja) | 放電加工用電源回路 | |
JPS59161230A (ja) | ワイヤカツト放電加工装置用加工電源 | |
JPS6146252B2 (ja) | ||
JPS60118423A (ja) | 放電加工電源 | |
JP4327480B2 (ja) | 放電パルス電源装置 | |
JP2610899B2 (ja) | 放電加工用電源回路 | |
JPH0392220A (ja) | ワイヤカット放電加工電源 | |
JPS6361128B2 (ja) | ||
JP2653900B2 (ja) | 放電加工装置 | |
WO1986000250A1 (en) | Power source for discharge machining | |
JPS603931B2 (ja) | 放電加工装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |