JP2578139B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP2578139B2 JP2578139B2 JP28723287A JP28723287A JP2578139B2 JP 2578139 B2 JP2578139 B2 JP 2578139B2 JP 28723287 A JP28723287 A JP 28723287A JP 28723287 A JP28723287 A JP 28723287A JP 2578139 B2 JP2578139 B2 JP 2578139B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- fet
- power supply
- pulse
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は太陽電池を有するICカードに関する。即ち
電源を太陽電池に依存することにより電源電圧の変動が
あっても一定時間情報が保持される情報保持回路を備え
たICカードに関する。
電源を太陽電池に依存することにより電源電圧の変動が
あっても一定時間情報が保持される情報保持回路を備え
たICカードに関する。
（従来の技術） ICカードに太陽電池，キーボード，液晶ディスプレイ
などを搭載したいわゆる汎用ICカードが最近商用化され
つつある（例えば、実願昭62−6811「ICカード」、特開
昭61−5389「識別カード」など）。このようなICカード
を例えば銀行カードとして用いる場合には、太陽電池と
キーボードを内蔵することから、暗証番号の入力をキー
ボードに行なうことによって本人を確認し、確認後のカ
ードを銀行端末に挿入することにより、預金の引出し等
を行うことができる。この場合、ICカードのキーボード
をキーインすることにより、本人であるとICカードにお
いて確認されると、預金引出しOKの信号が出力される。
この状態で銀行端末にカードを挿入すると、銀行端末に
は暗証番号をキーインすることなく、預金引出しOKの信
号を受けて銀行端末は現金の支払いを実行する。又、預
金引出しOKの信号は無制限に出ているとカードの紛失な
どセキュリティ確保上問題があり、一定時間経過後消滅
する必要がある。
などを搭載したいわゆる汎用ICカードが最近商用化され
つつある（例えば、実願昭62−6811「ICカード」、特開
昭61−5389「識別カード」など）。このようなICカード
を例えば銀行カードとして用いる場合には、太陽電池と
キーボードを内蔵することから、暗証番号の入力をキー
ボードに行なうことによって本人を確認し、確認後のカ
ードを銀行端末に挿入することにより、預金の引出し等
を行うことができる。この場合、ICカードのキーボード
をキーインすることにより、本人であるとICカードにお
いて確認されると、預金引出しOKの信号が出力される。
この状態で銀行端末にカードを挿入すると、銀行端末に
は暗証番号をキーインすることなく、預金引出しOKの信
号を受けて銀行端末は現金の支払いを実行する。又、預
金引出しOKの信号は無制限に出ているとカードの紛失な
どセキュリティ確保上問題があり、一定時間経過後消滅
する必要がある。
しかしながら、このようなICカードは太陽電池に電源
を依存しているため、銀行端末にICカードを挿入する
際、ICカードが暗所を通過する際に電源電圧が低下して
預金引出しOKなどの信号が消滅してしまうという問題が
ある。
を依存しているため、銀行端末にICカードを挿入する
際、ICカードが暗所を通過する際に電源電圧が低下して
預金引出しOKなどの信号が消滅してしまうという問題が
ある。
この問題は銀行端末にカードを挿入する場合に限らず
ICカードの表裏をひっくり返した場合、或いは洋服のポ
ケットにICカードをつっこんだ場合など太陽電池に光量
が不足した場合に電源電圧が低下することにより引起さ
れる。
ICカードの表裏をひっくり返した場合、或いは洋服のポ
ケットにICカードをつっこんだ場合など太陽電池に光量
が不足した場合に電源電圧が低下することにより引起さ
れる。
このような問題を避けるための一番簡単な方法は、太
陽電池をやめて、通常の電池をICカードに内蔵させ、モ
ノマルチバイブレータを使用すれば、一定時間出力情報
が保持される。しかしながら、この方法ではICカードに
おいては電池の交換が大変であり実用的ではない。
陽電池をやめて、通常の電池をICカードに内蔵させ、モ
ノマルチバイブレータを使用すれば、一定時間出力情報
が保持される。しかしながら、この方法ではICカードに
おいては電池の交換が大変であり実用的ではない。
（発明が解決しようとする問題点） ICカードにおいては、一定時間出力情報を保持し、そ
の後、出力情報を消滅させなければならない機能が必要
である。このような機能は電源電圧の消滅或いは低下な
どに対して一般に影響されるので、本発明においては、
電源電圧の変動に対して影響を受けない情報保持回路を
備えたICカードを実現しようとするものである。
の後、出力情報を消滅させなければならない機能が必要
である。このような機能は電源電圧の消滅或いは低下な
どに対して一般に影響されるので、本発明においては、
電源電圧の変動に対して影響を受けない情報保持回路を
備えたICカードを実現しようとするものである。
（問題点を解決するための手段） 本発明のICカードは、入力された暗証番号が正しいと
確認された後、パルスを発生するパルス発生手段と、こ
のパルスを受け、一定時間出力信号を発生した後、この
出力信号を停止する情報保持回路を備えたものである。
確認された後、パルスを発生するパルス発生手段と、こ
のパルスを受け、一定時間出力信号を発生した後、この
出力信号を停止する情報保持回路を備えたものである。
情報保持回路は所定時間電荷を保持する電荷保持手段
と、前記パルスに応答した、電荷保持手段に電荷を充電
する充電手段と、電荷に応じて出力信号を出力する出力
手段とを有している。
と、前記パルスに応答した、電荷保持手段に電荷を充電
する充電手段と、電荷に応じて出力信号を出力する出力
手段とを有している。
（作用） パルス発生手段から情報保持回路の入力端のゲートに
高電位のパルスが印加されると充電手段例えば第１のFE
TはON状態となり、電荷保持手段例えばキャパシタには
電源電位が充電される。そして、キャパシタの端部即ち
第１のFETのソースは出力手段例えば第２のFETのゲート
に接続されているので、第２のFETはON状態となり、出
力端にはLOW状態の電位が出力される。出力端のLOW状態
は入力端の高電位パルスが消滅したあとも継続し、FET
のリーク電流によりキャパシタの電荷が消滅する迄の一
定時間継続する。電源は高電位パルスが入力端に印加さ
れた後は第１のFETと第２のFETによりキャパシタと絶縁
された状態となるので、電源電圧が消滅又は低下して
も、出力端には一定時間LOW状態が保持される。
高電位のパルスが印加されると充電手段例えば第１のFE
TはON状態となり、電荷保持手段例えばキャパシタには
電源電位が充電される。そして、キャパシタの端部即ち
第１のFETのソースは出力手段例えば第２のFETのゲート
に接続されているので、第２のFETはON状態となり、出
力端にはLOW状態の電位が出力される。出力端のLOW状態
は入力端の高電位パルスが消滅したあとも継続し、FET
のリーク電流によりキャパシタの電荷が消滅する迄の一
定時間継続する。電源は高電位パルスが入力端に印加さ
れた後は第１のFETと第２のFETによりキャパシタと絶縁
された状態となるので、電源電圧が消滅又は低下して
も、出力端には一定時間LOW状態が保持される。
（実施例） 第１図は本発明に使用される情報保持回路の一実施例
の回路図である。入力端１は第１のFET2のゲートに接続
され、電源VDD7は第１のFET2のドレインに接続され、第
１のFET2のソース即ちノードA4はキャパシタ３を介して
接地されている。ノードA4は第２のFET6のゲートに接続
され、第２のFET6のドレインは出力端５に接続されソー
スは接地されている。
の回路図である。入力端１は第１のFET2のゲートに接続
され、電源VDD7は第１のFET2のドレインに接続され、第
１のFET2のソース即ちノードA4はキャパシタ３を介して
接地されている。ノードA4は第２のFET6のゲートに接続
され、第２のFET6のドレインは出力端５に接続されソー
スは接地されている。
抵抗８は第２のFET6の負荷抵抗であり、電源VDD7との
間に接続されている。
間に接続されている。
この情報保持回路は、CMOSで構成されたワンチップマ
イクロコンピュータの半導体チップ内部に設けられてお
り、第１のFET及び第２のFETはＮチャネルMOS FETで構
成される。キャパシタ３は、30pF程度の容量を有し、半
導体チップに内蔵あるいは外付けされている。抵抗８は
MOS FETを負荷抵抗として用いたものである。電源電圧
は太陽電池に依存するICカードにおいては1.5V程度であ
り、ＮチャネルMOS FETのスレッショルド電圧は、第１
のMOS FETはバックバイアス効果により1.2V程度、第２
のMOS FETでは0.8V程度である。
イクロコンピュータの半導体チップ内部に設けられてお
り、第１のFET及び第２のFETはＮチャネルMOS FETで構
成される。キャパシタ３は、30pF程度の容量を有し、半
導体チップに内蔵あるいは外付けされている。抵抗８は
MOS FETを負荷抵抗として用いたものである。電源電圧
は太陽電池に依存するICカードにおいては1.5V程度であ
り、ＮチャネルMOS FETのスレッショルド電圧は、第１
のMOS FETはバックバイアス効果により1.2V程度、第２
のMOS FETでは0.8V程度である。
第２図は本発明の一実施例の情報保持回路のタイムチ
ャートを示す。電源VDDの電圧は太陽電池に依存するも
のであり、光量が十分である場合は1.5V程度であるが、
暗部にICカードが置かれた場合などは消滅或いは低下す
ることを示している。
ャートを示す。電源VDDの電圧は太陽電池に依存するも
のであり、光量が十分である場合は1.5V程度であるが、
暗部にICカードが置かれた場合などは消滅或いは低下す
ることを示している。
入力端１には高電位パルスが印加される。これは、例
えばICカードに暗証番号をキーインして、マイコンによ
り本人であることが確認され預金引出しOKの信号が発生
した時に生ずるものである。高電位パルスは、電源VDD
の電圧1.5Vに第１のMOS FETのスレッショルド電圧1.2V
を加えた2.7V以上、好ましくは3V程度の波高値のパルス
が用いられる。このように電源電圧にFETのスレッショ
ルド電圧を加えたパルスにより、第１のFETを完全にON
状態にすることができ、キャパシタ３を電源電圧迄充電
することができる。ノードＡの電圧は第１のFETがON状
態になることによって充電され、電源VDDの電位迄上昇
する。途中第２のEFTのスレッショルド電圧を越える
と、第２のFETはON状態となり出力端にはLOW状態が出力
される。入力端の高電位パルスが除去されると第１のFE
TはOFF状態となり、キャパシタ３は、電源VDD7に対して
絶縁状態となる。しかしながら、キャパシタは、外付け
であれ、チップ内蔵であれ完全な絶縁体ではなく、各電
極と基板間とのごくわずかなリーク電流が存在する。そ
の抵抗値は一般に1010〜1011オームのオーダである。
又、FETにも勿論リーク電流は存在する。しかし、キャ
パシタのリーク電流と比較するとはるかに小さいのでリ
ーク電流の主なものはキャパシタによる。従って、キャ
パシタ３の電荷は極めて僅かのキャパシタ自体を主とす
るリーク電流により放電し、ノードＡの電圧は徐々に低
下する。ノードＡの電圧が半減する時間はキャパシタの
絶縁抵抗とキャパシタ３の容量の時定数によって決ま
り、概略 Ｔ≒1011（オーム）×30（pF）≒50（分） が得られる。この時間Ｔの間は第２のFET6がON状態であ
るので、出力端５はLOW状態となっている。そしてノー
ドA4の状態は電源VDDと絶縁状態にあるので、電源VDDの
電圧が図示の如く消滅しても出力端５のLOW状態は変ら
ない。
えばICカードに暗証番号をキーインして、マイコンによ
り本人であることが確認され預金引出しOKの信号が発生
した時に生ずるものである。高電位パルスは、電源VDD
の電圧1.5Vに第１のMOS FETのスレッショルド電圧1.2V
を加えた2.7V以上、好ましくは3V程度の波高値のパルス
が用いられる。このように電源電圧にFETのスレッショ
ルド電圧を加えたパルスにより、第１のFETを完全にON
状態にすることができ、キャパシタ３を電源電圧迄充電
することができる。ノードＡの電圧は第１のFETがON状
態になることによって充電され、電源VDDの電位迄上昇
する。途中第２のEFTのスレッショルド電圧を越える
と、第２のFETはON状態となり出力端にはLOW状態が出力
される。入力端の高電位パルスが除去されると第１のFE
TはOFF状態となり、キャパシタ３は、電源VDD7に対して
絶縁状態となる。しかしながら、キャパシタは、外付け
であれ、チップ内蔵であれ完全な絶縁体ではなく、各電
極と基板間とのごくわずかなリーク電流が存在する。そ
の抵抗値は一般に1010〜1011オームのオーダである。
又、FETにも勿論リーク電流は存在する。しかし、キャ
パシタのリーク電流と比較するとはるかに小さいのでリ
ーク電流の主なものはキャパシタによる。従って、キャ
パシタ３の電荷は極めて僅かのキャパシタ自体を主とす
るリーク電流により放電し、ノードＡの電圧は徐々に低
下する。ノードＡの電圧が半減する時間はキャパシタの
絶縁抵抗とキャパシタ３の容量の時定数によって決ま
り、概略 Ｔ≒1011（オーム）×30（pF）≒50（分） が得られる。この時間Ｔの間は第２のFET6がON状態であ
るので、出力端５はLOW状態となっている。そしてノー
ドA4の状態は電源VDDと絶縁状態にあるので、電源VDDの
電圧が図示の如く消滅しても出力端５のLOW状態は変ら
ない。
出力端５がLOW状態であることを預金引出しOKの信号
とすれば、太陽電池の電圧変動の影響を受けることなく
この情報が出力端に一定時間保持される。即ち、この間
にICカードを銀行端末に挿入すれば、現金の引出しが実
行される。また、Ｔ時間経過後出力端５のON状態は解消
するので、ICカードの粉末等により、他人に預金が引出
される等の問題を生じない。
とすれば、太陽電池の電圧変動の影響を受けることなく
この情報が出力端に一定時間保持される。即ち、この間
にICカードを銀行端末に挿入すれば、現金の引出しが実
行される。また、Ｔ時間経過後出力端５のON状態は解消
するので、ICカードの粉末等により、他人に預金が引出
される等の問題を生じない。
尚、時間Ｔは、キャパシタのリーク電流によって決定
されるので、精度の良いものではない。しかしながら、
現状の外付けのキャパシタの場合、容量30pFに対して、
1010〜1011オームの絶縁抵抗を選択するのは、難しいこ
とではなく、ICカードなどに応用して必要な情報保持時
間30分から１時間を容易に得ることができる。
されるので、精度の良いものではない。しかしながら、
現状の外付けのキャパシタの場合、容量30pFに対して、
1010〜1011オームの絶縁抵抗を選択するのは、難しいこ
とではなく、ICカードなどに応用して必要な情報保持時
間30分から１時間を容易に得ることができる。
（発明の効果） 以上詳細に説明したように、この情報保持回路によれ
ば、極めて簡単な回路構成により電源の電圧が消滅或い
は低下しても、一定時間出力端に情報が保持されるもの
である。従って、太陽電池を電源に用いたICカードに搭
載することにより、太陽電池への光量が不足して電圧が
消滅しても出力情報が保持されICカードの機能を正常に
保持することができる。又、一定時間後出力端の情報が
消滅するので、ICカードのセキュリティ機能を正常に保
持することができる。
ば、極めて簡単な回路構成により電源の電圧が消滅或い
は低下しても、一定時間出力端に情報が保持されるもの
である。従って、太陽電池を電源に用いたICカードに搭
載することにより、太陽電池への光量が不足して電圧が
消滅しても出力情報が保持されICカードの機能を正常に
保持することができる。又、一定時間後出力端の情報が
消滅するので、ICカードのセキュリティ機能を正常に保
持することができる。
また一定時間は外付けのキャパシタ30pF程度のものよ
り、そのリーク電流を用いるのでICカードに好適な30分
〜１時間と比較的長い時間を極めて容易に得ることがで
きる。
り、そのリーク電流を用いるのでICカードに好適な30分
〜１時間と比較的長い時間を極めて容易に得ることがで
きる。
第１図は本発明の一実施例の情報保持回路の回路図、第
２図は本発明の情報保持回路のタイムチャートである。 １……入力端、２……第１のFET、３……キャパシタ、
４……ノードＡ、５……出力端、６……第２のFET、７
……電源VDD、８……抵抗。
２図は本発明の情報保持回路のタイムチャートである。 １……入力端、２……第１のFET、３……キャパシタ、
４……ノードＡ、５……出力端、６……第２のFET、７
……電源VDD、８……抵抗。
Claims (1)
- 【請求項１】暗証番号が入力され、この入力された暗証
番号が正しいことが確認された後、パルスを発生するパ
ルス発生手段と、 前記パルスを受け、一定時間出力信号を発生した後、こ
の出力信号を停止する情報保持回路であって、 所定時間電荷を保持する電荷保持手段と、 前記パルスに応答し前記電荷保持手段に電荷を充電する
充電手段と、 前記電荷保持手段に蓄えられている電荷に応じて前記出
力信号を出力する出力手段とを含む前記情報保持回路
と、 を備えたことを特徴とするICカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28723287A JP2578139B2 (ja) | 1987-11-16 | 1987-11-16 | Ｉｃカード |
| EP88107556A EP0291834B1 (en) | 1987-05-15 | 1988-05-11 | Ic cards and information storage circuit therefor |
| DE88107556T DE3879269T2 (de) | 1987-05-15 | 1988-05-11 | IC-Karten und Informationsspeicher dafür. |
| CA000566600A CA1304159C (en) | 1987-05-15 | 1988-05-12 | Ic cards and information storage circuit therefor |
| US07/193,685 US5034597A (en) | 1987-05-15 | 1988-05-13 | IC cards and information storage circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28723287A JP2578139B2 (ja) | 1987-11-16 | 1987-11-16 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129376A JPH01129376A (ja) | 1989-05-22 |
| JP2578139B2 true JP2578139B2 (ja) | 1997-02-05 |
Family
ID=17714747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28723287A Expired - Fee Related JP2578139B2 (ja) | 1987-05-15 | 1987-11-16 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578139B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220293A (ja) * | 1982-06-15 | 1983-12-21 | Nec Corp | 記憶装置 |
-
1987
- 1987-11-16 JP JP28723287A patent/JP2578139B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129376A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001651B1 (ko) | 가변 사이클로 리프레시를 행하는 회로를 갖는 반도체 메모리 | |
| CN109313920A (zh) | 铁电存储器单元恢复 | |
| JPH09288897A (ja) | 電圧供給回路 | |
| EP0176203B1 (en) | Self refresh control circuit for dynamic semiconductor memory device | |
| EP0027450B1 (en) | Write/restore/erase signal generator for volatile/non-volatile memory system | |
| JPH0674980A (ja) | 電力消費の極めて低い電圧閾値検出回路 | |
| US4366560A (en) | Power down detector | |
| US4701693A (en) | Solar battery circuit | |
| US5592411A (en) | Non-volatile register and method for accessing data therein | |
| JP2578139B2 (ja) | Ｉｃカード | |
| JP3786977B2 (ja) | 低電源電圧を使用する半導体メモリ装置 | |
| JPH1173481A (ja) | 非接触型ｉｃカード | |
| TWI246692B (en) | Power supply with power saving in a display system | |
| US20020036518A1 (en) | Read-out circuit | |
| US4004163A (en) | Time delay, charge, transfer circuit | |
| EP0089836A2 (en) | Static-type semiconductor memory device | |
| TWI239010B (en) | Boosting circuit | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JP3258030B2 (ja) | 携帯データ媒体との間で通信を行うための装置 | |
| JP2575809B2 (ja) | Ｉｃカード | |
| KR100268801B1 (ko) | 반도체 메모리 소자의 파워업 장치 | |
| JPS57111879A (en) | Semiconductor storage device | |
| EP0391603B1 (en) | Information card | |
| JP2748390B2 (ja) | メモリカード | |
| JP5383517B2 (ja) | 不揮発性記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |