JP2575809B2

JP2575809B2 - Ｉｃカード

Info

Publication number: JP2575809B2
Application number: JP63136788A
Authority: JP
Inventors: 士郎渥美; 幸次棚川
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-06-03
Filing date: 1988-06-03
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPH01305492A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、IC（LSI等を含む集積回路）、データ入力
部、データ表示部、タイマ回路及び電源部等を備えた自
己照合機能を有するICカード、特に電源電位変動による
タイマ時間の変動を防止したICカードに関するものであ
る。

（従来の技術）従来、この種のICカードとしては、例えば特開昭61−
5389号公報に記載されるものがあった。以下、その構成
を図を用いて説明する。

第２図（ａ），（ｂ）は従来のICカードの一構成例を
示す外観の斜視図であり、同図（ａ）には裏面側、同図
（ｂ）には表面側がそれぞれ示されている。

このICカードはカード基材１を有し、そのカード基材
１の裏面側にはデータの入力を行うキー入力部２、液晶
表示装置（以下、LCDという）で構成された表示部３、
及び太陽電池からなる電源部４が設けられ、さらに表面
側には外部との信号授受手段としての機能を持つコンタ
クト部５が設けられている。また、カード基材１内に
は、不揮発性メモリ等を有する記憶部や、中央処理装置
（以下、CPUという）等を有する制御部が、１チップあ
るいは複数チップの状態で埋設されている。

以上の構成において、キー入力部２を押下してこのキ
ー入力信号を制御部に与えると、制御部はキー入力部
２、表示部３及びコンタクト部５の制御・駆動と、記憶
部に記憶されたプログラムの処理とを行い、さらにキー
入力部２からの入力データやコンタクト部５を通して外
部の現金自動取引装置（以下、ATMという）等から入力
されたデータを記憶部に記憶させる。例えば、キー入力
部２から暗証番号が入力され、これが記憶部内に記憶さ
れた暗証番号と一致している場合には、文字「OK」を表
示部３に例えば10秒間表示させる。これにより、カード
使用者が本人であることが判明するので、その「OK」表
示がなされている間に取引を可能とする。入力した暗証
番号が不一致の場合は、「OK」の表示がなされず、記憶
部に不一致回数を記憶すると共に、再度の暗証番号入力
を促す。また、キー入力部２から残高要求データを入力
すると、制御部は記憶部に記憶している残高データを表
示部３に表示させる。

ところが、この種のICカードでは、取引可能時間が例
えば10秒間という短時間であるため、折角、取引OKをセ
ットしたにもかかわらず、ATM等の端末機器に対する待
行列の間に取引可能時間が終了してしまい、再度暗証番
号を入力しなければならない。その上、端末機器のそば
で取引OKをセットしなければならないため、他人に暗証
番号を盗み見られるという問題があった。

そこで、このような問題を除去するため、本願出願人
は先に特願昭62−116895号明細書でICカードに関する提
案をすると共に、特願昭62−287232号明細書でタイマ回
路に関する提案をした。

特願昭62−116895号明細書のICカードでは、自己照合
機能を有するICカードにおいて、キー入力部から正しい
暗証番号が入力された時に一致判定部から発生する一致
信号を記憶する暗証一致記憶部と、前記一致信号により
計数を開始するタイマ回路とを設け、このタイマ回路で
規制される数分間程度の有効時間内において、タイマ回
路の出力信号と暗証一致記憶部の出力信号との論理積
（以下、ANDという）条件をとることにより、取引を可
能としている。ここで、タイマ回路は、例えば特願昭62
−287232号明細書で記載されるように、スイッチ及びキ
ャパシタ等で構成し、前記一致信号のパルス幅に応じた
時間だけ、スイッチをオン状態にして電源電位によりキ
ャパシタを充電し、このキャパシタの容量とリーク電流
によって有効時間を生成すればよい。以上のような構成
により、第２図のICカードの問題を除去でき、さらに、
取引OKセット後にカードを紛失し、それを拾得した悪意
の他人に悪用されることを防止できる。

（発明が解決しようとする課題）しかしながら、上記構成のICカードでは、次のような
課題があった。

特願昭62−116895号明細書及び特願昭62−287232号明
細書におけるICカードでは、タイマ回路内のキャパシタ
への充電が電源電位によって行われるため、電源として
太陽電池を用いた場合、タイマセット時の照度によって
充電電圧に差が生じ、それによってタイマ回路の有効時
間に変動が生じ、これを防止することが困難であった。

本発明は、前記従来技術が持っていた課題として、太
陽電池から供給される電源電位の変動によってタイマ回
路の有効期間が変化するという点について解決したICカ
ードを提供するものである。

（課題を解決するための手段）本発明は、前記課題を解決するために、電源電位を供
給する太陽電池と、予め登録された暗証符号と入力され
た暗証符号との一致・不一致を判定し一致の時には一致
信号を出力する一致判定部と、前記一致信号を記憶する
暗証一致記憶部と、前記一致信号に応答して出力される
パルス信号のパルス幅に応じた時間だけ前記電源電位に
よりキャパシタを充電し、このキャパシタの放電時間に
よって有効時間を生成するタイマ回路とを備え、前記暗
証一致記憶部の出力信号と前記タイマ回路の出力信号と
の両者の関係により取引を可能とするICカードにおい
て、パルス幅設定手段を設けている。このパルス幅設定
手段は、前記電源電位の変動に応答して該電源電位が高
い時は前記パルス信号のパルス幅を狭くし、該電源電位
が低い時は前記パルス信号のパルス幅を広くするもので
ある。

（作用）本発明によれば、以上のようにICカードを構成したの
で、太陽電池から供給される電源電位が周囲の照度によ
って変動した場合、パルス幅設定手段では、該電源電位
が高い時はパルス信号のパルス幅を狭くし、該電源電位
が低い時はパルス信号のパルス幅を広くし、キャパシタ
への充電量を一定にしてタイマ回路の有効時間を一定化
する働きをする。従って、前記課題を解決できるのであ
る。

（実施例）第１図は本発明の実施例を示すタイマ回路の構成図、
第３図はそのタイマ回路を内蔵したICカードの概略構成
図である。

第３図に示すICカードは、従来と同様に、プラスチッ
クや金属等で作られたカード基材を有し、このカード基
材の一方の表面には、タッチパネル等で構成された入力
部10、LCD等で構成された表示部11、及び太陽電池で構
成された電源部12が設けられている。電源部12は、ICカ
ードをATM等の端末機器から切離して単体で動作させる
場合に、ICカードの各回路部に電源電位Vddを供給する
ものである。カード基材の他方の表面には、ICカードを
カード・リーダ／ライタと接続して端末機器との間で信
号の授受を行う場合に使用する接触式または非接触式の
コンタクト部13が設けられている。またカード基材内に
は、１個あるいは複数個からなるICチップ20が埋設され
ている。

ICチップ20は、ICカード全体を制御するためのCPU21
を有し、このCPU21には、各種命令を実行するためのプ
ログラムを記憶する読出し専用メモリ（以下、ROMとい
う）22、入力暗証符号記憶部等を有する随時読み書き可
能なメモリ（以下、RAMという）23、登録暗証符号記憶
部や暗証一致記憶等部を有する電気的再書込み可能なRO
M（以下、EEPROMという）24、タイマ回路25、及び表示
駆動部26が接続されている。

CPU21は、入力部10から入力されRAM23に記憶された入
力暗証符号と、EEPROM24内に予め記憶されている登録暗
証符号との一致・不一致を判定し、一致の場合には一致
信号S21を出力してこれをコンタクト部13及びタイマ回
路25等に供給するための一致判定部等を有している。タ
イマ回路25は、CPU21から出力される一致信号S21により
計数動作を開始し、一定の有効時間Ｔを生成してこの出
力信号をコンタクト部13に供給する回路である。表示駆
動部26は、CPU21の出力信号を表示駆動信号に変換し、
これを表示部11に表示させる機能を有している。

タイマ回路25は、第１図に示されるように、CPU21か
ら出力される一致信号S21に基づき所定のパルス幅のセ
ットパルスS61を出力するパルス幅設定部25Aと、そのセ
ットパルスS61でトリガされ一定の有効時間Ｔを生成す
るタイマ部25Bとで構成されている。パルス幅設定部25A
は、電源部12から供給される電源電位Vddをディジタル
値に変換するアナログ／ディジタル変換器（以下、A/D
変換器という）31を有し、このA/D変換器31の出力側に
はインバータ32が、さらに該インバータ32の出力側には
コンパレータ33の一方の入力側がそれぞれ接続されてい
る。コンパレータ33の他方の入力側には、一致信号S21
が入力されるとクロックパルスφの数を計数していくカ
ウンタ34が接続されている。インバータ32は、A/D変換
器31の出力ディジタル値を反転する、つまり出力ディジ
タル値が大きい値の時には小さい値に変換する機能を有
している。コンパレータ33は、インバータ32の出力信号
S32とカウンタ34の出力信号S34とを比較し、S32＞S34の
時にセットパルス幅規制信号S33を出力してこれをANDゲ
ート61に供給する。一方、フリップフロップ60は、一致
信号S21でセットされ、この一致信号S21よりも前に出力
される適当なリセット信号（例えば、取引モードを指示
する旨の信号）でリセットされる。ANDゲート61は、フ
リップフロップ60の出力信号S60が“1"のときには、セ
ットパルス幅規制信号S33をそのまま通過させ、セット
パルスS61としタイマ部25Bの入力側ノードN1に与える回
路である。

タイマ部25Bは、例えばＮチャネルMOS電界効果トラン
ジスタ（以下、MOS・FETという）で構成される第１のFE
T35を有し、そのゲートが入力側ノードN1に接続され、
さらにそのドレインが電源電位Vdd（例えば、1.5V程
度）に、そのソースがノードN2及びキャパシタ36を介し
て接地電位Vssにそれぞれ接続されている。キャパシタ3
6は、例えば数十〜数百pF程度の容量を有し、ICチップ2
0に内蔵あるいは外付けされている。ノードN2は例えば
ＮチャネルMOS・FETからなる第２のFET37のゲートに接
続され、そのFET37のドレインが出力側ノードN3及び負
荷抵抗38を介して電源電位Vddに接続され、そのソース
が接地電位Vssに接続されている。負荷抵抗38は例えばM
OS・FETで構成され、その一端の出力側ノードN3がコン
タクト部13に接続されている。

以上のように構成されるICカードの動作を説明する。

交ず、第３図のICカードを用いて例えば現金引出し等
の取引を行う場合の全体の動作を説明する。

カード使用者がICカード上の入力部10から取引モード
を指示する旨の入力を行った後に、番号や符号等からな
る暗証符号を入力部10から入力すると、RAM23内の入力
暗証符号記憶部に入力暗証符号が記憶され、EEPROM24内
の登録暗証符号記憶部に予め記憶されている登録暗証符
号との一致・不一致がCPU21の一致判定機能によって判
定される。CPU21が“一致”と判定し、この一致信号S21
をEEPROM24内の暗証一致記憶部、及びタイマ回路25に供
給すると、EEPROM24内の暗証一致記憶部には“1"がセッ
トされると共に、タイマ回路25が計数動作を開始する。

カード使用者がタイマ回路25の有効期間Ｔ内にICカー
ドをATM等の端末機器へ挿入すると、この端末機器内に
設けられた取引可否判定部は、EEPROM24内の暗証一致記
憶部の出力信号と、タイマ回路25の出力信号との両方共
がセットされている時に限り、つまりAND条件で取引を
許可することになり、取引処理実行後にEEPROM24内の暗
証一致記憶部をリセットする。また、タイマ回路25の有
効時間Ｔが経過すると、このタイマ回路25の出力がなく
なるので、ICカードの紛失等により、他人に預金が引出
される等の問題を生じない。

一方、CPU21は“不一致”と判定した場合には、この
結果EEPROM24内の誤入力回数記憶部に記憶させる。誤入
力回数が例えば３回になると、CPU21は警告を発した
り、あるいは動作を停止する等の処理を行う。

次に、第１図のタイマ回路25の動作を第４図を参照し
つつ説明する。なお、第４図の第１図の動作波形図であ
る。

タイマ回路25のセット時において、電源部12から出力
される電源電位Vddが照度によって変化することがあ
る。この電源電位Vddの下限規格値をVdd1、上限規格値
をVdd2とする。

例えば下限規格値Vdd1の時に、CPU21から出力された
一致信号S21がパルス幅設定部25Aのカウンタ34に供給さ
れたとする。

カウンタ34は一致信号S21を入力すると、クロックパ
ルスφの数を計数していき、この計数値出力信号S34を
コンパレータ33に与える。これと同時に、電源電位Vdd
の下限規格値Vdd1はA/D変換器31でディジタル値に変換
され、このディジタル値がインバータ32で反転されて大
きな値となり、このインバータ32の出力信号S32がコン
パレータ33に供給される。コンパレータ33は両出力信号
S32,S34を比較し、S32＞S34の時にセットパルス幅規制
信号S33を出力する。この期間の間、フリップフロップ6
0の出力信号S60が“1"であるから、セットパルス幅規制
信号S33は、ANDゲート61を通過してそのままセットパル
スS61となり、これが入力側ノードN1を介して第１のFET
35のゲートに与えられる。この時のセットパルスS61
は、第４図の符号S61−１で示すように、このパルス幅
が、R1×Ｃ（但し、R1;第１のFET35のオン抵抗、C;キャ
パシタ36の容量）になるように予め設定されている。ま
た、波高値（電源電位Vdd＋第１のFET35のスレッショル
ド電圧Vth1）以上になるように予め設定されている。

このようなセットパるすS61−１が入力側ノードN1に
与えられると、第１のFET35は完全なオン状態になり、
キャパシタ36が充電されてノードN2が第４図の符号N2−
１で示すように電源電位Vdd1まで上昇していく。途中、
ノードN2の電位が第２のFET37のスレッショルド電圧Vth
2を超えると、該第２のFET37はオン状態となり、出力側
ノードN3が低レベル（以下、“L"という）に立下がる。
入力側ノードN1のセットパルスS61−１が立下がると、
第１のFET35はオフ状態となり、キャパシタ36が電源電
位Vdd1に対して絶縁状態となる。

キャパシタ36が外付けであれ、ICチップ内蔵であれ、
完全な絶縁体ではなく、各電極と基板間との極くわずか
なリーク電流が存在する。その抵抗値は一般に10¹⁰〜10
¹¹Ωのオーダである。第1,第２のFET35,37にもリーク電
流が存在するが、キャパシタ36のリーク電流と比較する
とはるかに小さいので、リーク電流の主なものはキャパ
シタ36による。従って、キャパシタ36の電荷は極めて僅
かなキャパシタ自体を主とするリーク電流により放電
し、ノードN2の電位が徐々に低下する。ノードN2の電位
がスレッショルド電圧Vth2まで低下する時間、つまり有
効時間Ｔはキャパシタ36の絶縁抵抗とこのキャパシタ36
の容量の時定数によって決まり、数分から数10分程度の
値が得られる。この有効時間Ｔの間は第２のFET37がオ
ン状態であるので、出力側ノードN3が“L"状態となって
おり、この間において端末機器での取引が可能となる。

一方、タイマ回路25のセット時において、電源電位Vd
dが変化して上限規格値Vdd2がA/D変換器31に供給された
場合を説明する。

電源電位Vdd2はA/D変換器31でディジタル値に変換さ
れた後、インバータ32で反転されて小さな値となり、こ
のインバータ32の出力信号S32がコンパレータ33に供給
される。コンパレータ33はカウンタ34の出力信号S34と
インバータ32の出力信号S32とを比較し、S32＞S34の時
にセットパルス幅規制信号S33を出力し、ANDゲート61を
通ってセットパルスS61を出力する。この時のセットパ
ルスS61は、第４図の符号S61−２で示すように、このパ
ルス幅がR1×Ｃ×Vdd1/Vdd2になるように予め設定され
ている。このようなセットパルスS61−２が入力側ノー
ドN1に与えられると、第１のFET35は完全なオン状態に
なり、キャパシタ36が充電されてノードN2が第４図の符
号N2−２で示すように電源電位Vdd2方向へ上昇してい
く。ノードN2−２の電位は、セットパルスS33−２のパ
ルス幅が充分長ければ第４図の破線で示すように電源電
位Vdd2まで上昇するのだが、セットパルスS33−２のパ
ルス幅がセットパルスS33−１のパルス幅よりも比率Vdd
1/Vdd2と短いため、電源電位Vdd1まで上昇した時点で充
電が停止し、放電動作へと移行する。ノードN2−２の電
位は、放電動作によって低下していき、第２のFET37の
スレッショルド電圧Vth2に達すると、該第２のFET37が
オフ状態になり、出力側ノードN3が高レベル（以下、
“H"という）に立上がる。この時のタイマ回路25の有効
時間Ｔは、電源電位が下限規格値Vdd1の時、つまりセッ
トパルスS61−１の入力時とほぼ同一の時間となる。な
お、第４図ではノードN2−1,N2−２の頂点間の時間差が
説明の便宜上、大きく描かれているが、その時間差は有
効時間Ｔと比較すると、無視可能なほど小さな値であ
る。

本実施例では、次のような利点を有している。

（ｉ）電源電位Vddが下限規格値Vdd1の時はセットパ
ルスS61のパルス幅がR1×Ｃと広くなり、上限規格値Vdd
2の時はセットパルス幅がR1×Ｃ×Vdd1/Vdd2と狭くなる
ように設定されているため、キャパシタ35への充電電荷
量ＱがＣ×Vdd1と常に一定となり、これによってタイマ
回路25の有効時間Ｔが一定化する。従って本人確認、つ
まり暗証符号を入力して取引モードのプリセットを行う
際、明るい所でセットしようが、暗い所でセットしよう
が、タイマ回路25の有効時間Ｔが一定であるから、薄型
でセキュリティの高い電子通帳、キャッシュカード、プ
リペイドカード等の種々のカードに最適である。

（ii）電源電位Vddが変動しても有効時間Ｔが一定で
あるため、電源部12の出力ばらつきの影響を除去でき、
これによってカード製造上の歩留りが向上する。

（iii）セットパルスS61のパルス幅を変えて有効時間
Ｔを一定化する回路構成であるため、回路構成が簡単
で、集積化が容易である。

第５図は本発明の他の実施例を示すタイマ回路の構成
図であり、第１図中の要素と同一の要素には同一の符号
が付されている。

このタイマ回路25は、第１図と同一のタイマ部25Bを
有し、この入力側に異なる構成のパルス幅設定部25A−
１が接続されている。

パルス幅設定部25A−１は、セットパルス幅を上、
中、下の３段に切替える回路構成になっており、電源電
位Vddと予め設定された高、中、低の参照電位Vo1.Vo2,V
o3とをそれぞれ比較するコンパレータ41,42,43を備え、
これらの出力側が信号反転用のインバータ44,45及びAND
ゲート46,47,48を介してモノマルチ49,50,51の入力側に
接続され、このモノマルチ49〜51の出力側がオアゲート
（以下、ORゲートという）52を介してタイマ部25Bの入
力側ノードN1に接続されている。コンパレータ41〜43の
うち、コンパレータ41はVdd＞Vo1の時に出力信号を出
し、同じくコンパレータ42はVdd＞Vo2、コンパレータ43
はVdd＞Vo3の時にそれぞれ出力信号を出す機能を有して
いる。

以上の構成において、電源電位Vddが例えば高参照電
位Vo1よりも高くなった場合、コンパレータ41の出力信
号とCPU21から出力された一致信号S21とによってANDゲ
ート46の出力信号が“1"となり、モノマルチ49がトリガ
される。この時、コンパレータ41の出力信号がインバー
タ44で反転されてANDゲート47に与えられると共に、コ
ンパレータ42の出力信号がインバータ45で反転されてAN
Dゲート48に供給され、このANDゲート47,48の出力信号
が“0"となっているため、モノマルチ50,51はトリガさ
れない。モノマルチ49はANDゲート46の出力信号でトリ
ガされると、短いパルス幅のセットパルスを出力し、こ
れをORゲート52を通して入力側ノードN1に与える。これ
により、第１のFET35がオンし、ノードN2が第４図に示
す下限規格値Vdd1まで充電され、その後その第１のFET3
5がオフして放電動作へと移る。同様にして、電源電位V
ddがVo2＜Vdd＜Vo1になると、モノマルチ50がトリガさ
れて中パルス幅のセットパルスが入力側ノードN1に供給
され、電源電位VddがVo3＜Vdd＜Vo2になると、モノマル
チ51がトリガされて長いパルス幅のセットパルスが入力
側ノードN1に供給される。従って、キャパシタ36への充
電電荷量Ｑがほぼ一定（≒Ｃ×Vdd1）となり、これによ
ってタイマ回路25の有効時間Ｔが一定化する。

このように、セットパルス幅を３段に切替える構成に
しても、かなりの効果が期待でき、その上、回路構成が
簡略であるから集積回路化がより容易となる。

なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。この変形例としては、例えば次のよう
なものがある。

（ａ）タイマ回路部25において、パルス幅設定部25A,
25A−１は、第１図及び第５図以外の回路で構成した
り、あるいはそれらの処理をCPU21によるプログラム制
御で実行するようにしてもよい。また、タイマ部25B
は、FET35,37を他のスイッチで構成する等、図示以外の
回路構成にしてもよい。

（ｂ） ROM22、RAM23及びEEPROM24を他のメモリで構成
する等、第１図の回路を他の構成に変形することも可能
である。

（発明の効果）以上詳細に説明したように、本発明によれば、電源と
して太陽電池を備えたICカードにパルス幅設定手段を設
けたので、周囲の照度によって電源電位が変動した場
合、この電源電位の変動に応答してパルス幅設定手段に
よりパルス信号のパルス幅が変化する。これにより、キ
ャパシタへの充電電荷量が一定になり、タイマ回路の有
効時間が一定化する。従って、電源電位の変動に影響さ
れないタイマ動作が可能になり、ICカードの信頼性が向
上する。

【図面の簡単な説明】

第１図は本発明の実施例を示すタイマ回路の構成図、第
２図（ａ），（ｂ）は従来のICカードの外観図、第３図
は第１図のタイマ回路の内蔵したICカードの構成図、第
４図は第１図の動作波形図、第５図は本発明の他の実施
例を示すタイマ回路の構成図である。 10……入力部、11……表示部、12……電源部、13……コ
ンタクト部、20……ICチップ,21……CPU、22……ROM、2
3……RAM、24……EEPROM、25……タイマ回路、25A,25B
−１……パルス幅設定部、25B……タイマ部、36……キ
ャパシタ。

Claims

(57)【特許請求の範囲】

【請求項１】電源電位を供給する太陽電池と、予め登録された暗証符号と入力された暗証符号との一致
・不一致を判定し一致の時には一致信号を出力する一致
判定部と、前記一致信号を記憶する暗証一致記憶部と、前記一致信号に応答して出力されるパルス信号のパルス
幅に応じた時間だけ前記電源電位によりキャパシタを充
電し、このキャパシタの放電時間によって有効時間を生
成するタイマ回路とを備え、前記暗証一致記憶部の出力信号と前記タイマ回路の出力
信号との両者の関係により取引を可能とするICカードに
おいて、前記電源電位の電動に応答して該電源電位が高い時は前
記パルス信号のパルス幅を狭くし、該電源電位が低い時
は前記パルス信号のパルス幅を広くするパルス幅設定手
段を、設けたことを特徴とするICカード。