JP2562482B2 - Ｉｃカード - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、IC（LSI等を含む集積回路）、データ入力
部及びデータ表示部等を備えた自己照合機能を有するIC
カード、特に不正使用者による悪用の防止機能を強化し
たICカードに関するものである。

（従来の技術） 従来、この種のICカードとしては、例えば特開昭61−
5389号広報に記載されるものがあった。以下、その構成
を図を用いて説明する。

第２図（ａ），（ｂ）は従来のICカードの一構成例を
示す外観の斜視図であり、同図（ａ）には裏面側、同図
（ｂ）には表面側がそれぞれ示されている。

このICカードはカード基材１を有し、そのカード基材
１の裏面側にはデータの入力を行うキー入力部２、液晶
表示装置（以下、LCDという）で構成された表示部３、
及び太陽電池からなる電源部４が設けられ、さらに表面
側には外部との信号授受手段としての機能を持つコンタ
クト部５が設けられている。また、カード基材１内に
は、不揮発性メモリ等を有する記憶部や、中央処理装置
（以下、CPUという）等を有する制御部が、１チップあ
るいは複数チップの状態で埋設されている。

以上の構成において、キー入力部２を押下してその入
力データを制御部に与えると、制御部はキー入力部２及
び表示部３の制御・駆動と、記憶部に記憶されたプログ
ラムの処理とを行い、さらにキー入力部２からの入力デ
ータや、コンタクト部５を通して外部の現金自動取引装
置（以下、ATMという）等から入力されたデータを記憶
部に記憶させる。例えば、キー入力部２から暗証番号が
入力され、それが記憶部内に記憶された暗証番号と一致
している場合には、文字「OK」を表示部３に例えば10秒
間表示させる。これにより、カード使用者が本人である
ことが判明するので、その「OK」表示がなされている間
に取引を可能とする。入力した暗証番号が不一致の場合
は、「OK」の表示がなされず、記憶部に不一致回数を記
憶すると共に、再度の暗証番号入力を促す。また、キー
入力部２から残高要求データを入力すると、制御部は記
憶部に記憶している残高データを表示部３に表示させ
る。

ところが、この種のICカードでは、取引可能時間が例
えば10秒間という短時間であるため、折角、取引OKをセ
ットしたにもかかわらず、ATM等の端末機器に対する待
行列の間に取引可能時間が終了してしまい、再度暗証番
号を入力しなければならない。その上、端末機器のそば
で取引OKをセットしなければならないため、他人に暗証
番号を盗み見られるという問題があった。

そこで、このような問題を除去するため、本願出願人
は先に特願昭62−116895号明細書でICカードに関する提
案をすると共に、特願昭62−287232号明細書でタイマ回
路に関する提案をした。

特願昭62−116895号明細書のICカードでは、自己照合
機能を有するICカードにおいて、キー入力部から正しい
暗証番号が入力された時に発生する一致信号を記憶する
暗証一致記憶部と、前記一致信号により計数を開始する
タイマ回路部とを設け、このタイマ回路部で規制される
数分間程度の有効期間内において、タイマ回路部の出力
信号と暗証一致記憶部の出力信号との論理積（以下、AN
Dという）条件をとることにより、取引を可能としてい
る。ここで、タイマ回路部は、例えば特願昭62−287232
号明細書で記載されるように、スイッチ及びキャパシタ
等で構成し、前記一致信号のパルス幅に応じた時間だ
け、スイッチをオン状態にしてキャパシタを充電し、そ
のキャパシタの容量とリーク電流によってタイマ時間を
生成すればよい。以上のような構成により、第２図のIC
カードの問題を除去でき、さらに取引OKセット後にカー
ドを紛失し、それを拾得した悪意の他人に悪用されるこ
とを防止できる。

（発明が解決しようとする課題） しかしながら、上記構成のICカードでは、次のような
課題があった。

特願昭62−116895号明細書及び特願昭62−287232号明
細書におけるICカードでは、タイマ回路部の有効期間が
固定値であるため、回路形成が容易になるという利点を
有している。ところが、有効期間が固定値であると、一
旦取引OKセットしたにもかかわらず、いざ取引をしよう
という時にタイマ回路部による時間切れとなって再度、
本人確認のための取引OKセットをやり直さなければなら
ないという不便が生じがちであった。そのため、ICカー
ドによる取引きを代理人に依頼する際には、暗証番号を
教えておかなければならないこともあり、セキュリティ
上、問題の生じるおそれもあった。そしてこれらの問題
を回路形成を複雑にすることなく解決することが困難で
あった。

本発明は前記従来技術が持っていた課題として、タイ
マ回路部の有効期間が固定値であるために不利不便さが
生じる点、及び回路形成の複雑化の点について解決した
ICカードを提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、データを入力す
る入力部と、データを表示する表示部と、駆動電力を供
給する電源部と、予め登録された暗証符号を記憶してお
く登録暗証符号記憶部と、前記入力部により入力された
暗証符号と前記登録暗証符号記憶部に記憶された暗証符
号との一致・不一致を判定し一致の時には一致信号を出
力する一致判定部と、前記一致信号を記憶する暗証一致
記憶部と、前記一致信号を入力し、この一致信号に応答
して出力されるパルス信号のパルス幅に応じた時間だけ
前記駆動電力でキャパシタを充電し、このキャパシタの
容量とリーク電流によって決定される一定時間の間、有
効期間信号を出力するタイマ回路部とを備え、前記暗証
一致記憶部の出力信号と前記有効期間信号との両者の関
係により取引（アクセス）を可能とするICカードにおい
て、前記入力部から入力される時間設定入力データに応
答して、前記パルス信号のパルス幅を変えて前記キャパ
シタの充電時間を変化させるパルス幅設定手段を、前記
タイマ回路部の入力段に設けたものである。

（作 用） 本発明によれば、以上のようにICカードを構成したの
で、入力された暗証符号が登録された暗証符号と一致す
る場合、パルス幅設定手段は、入力部から入力される各
時間設定入力データに応答してパルス信号のパルス幅を
変え、そのパルス信号をタイマ回路部へ供給する。これ
により、タイマ回路部内のキャパシタの充電量が変化し
てそのタイマ回路部の有効期間が変わる。そのため、入
力部を操作して取引OKセットの目的に応じてタイマ回路
部における有効期間の長さの設定が可能になり、時間切
れによる不利不便さの解消が図れる。その上、パルス信
号のパルス幅を変えることにより、有効期間を変える構
成である。回路形成の容易化も図れる。従って、前記課
題を解決できるのである。

（実施例） 第１図は本発明の実施例を示すICカードの機能ブロッ
ク図、第３図はそのICカードの外観の裏面図である。

第３図に示すように、このICカード10は、プラスチッ
クや金属等で作られたカード基材11を有し、このカード
基材11の一方の表面にはタッチパルネル等で構成された
入力部12、LCD等で構成された表示部13、及び太陽電池
等からなる電源部14が設けられている。電源部14は、IC
カード10をATM等の端末機器から切離して単体で動作さ
せる場合に、ICカード10の各回路部に電源電力を供給す
るものである。カード基材11の他方の表面には、第１図
に示されるように、ICカード10をカード・リーダ／ライ
タと接続して端末機器との間で信号の授受を行う場合に
使用する接触式または非接触式のコンタクト部15が設け
られている。またカード基材11内には、１個あるいは複
数個からなるICチップ20が埋設されている。

ICチップ20は、第１図に示すように、演算制御機能を
有するCPUや、データ格納用の記憶部等を備えたマイク
ロコンピュータで構成されている。即ち、このICチップ
20はICカード全体を制御するCPU21を有し、そのCPU21に
は、各種命令を実行するためのプログラムを記憶する読
出し専用メモリ（以下、ROMという）22、入力暗証符号
記憶部23a等を有する随時読み書き可能なメモリ（以
下、RAMという）23、登録暗証符号等を記憶する不揮発
性メモリとして例えば電気的再書込み可能なROM（以
下、EEPROMという）24、タイマ回路部25、及び表示駆動
部26が接続されている。

CPU21は、ROM22に格納されているプログラムに従っ
て、入力部12から入力された入力信号の種類等を判定し
て長時間設定信号S21a−１及び短時間設定信号21a−２
等を出力する入力判定部21aとしての機能や、入力暗証
符号とEEPROM24内に記憶された登録暗証符号との一致・
不一致を判定して一致信号S21b−１または不一致信号S2
1b−２を出力する一致判定部21bとしての機能等を有し
ている。EEPROM24は、番号やその他の符号で構成される
登録暗証符号を予め記憶しておく登録暗証符号記憶部24
a、一致判定部21bから出力される不一致信号S21b−２を
入力して誤入力回数を記憶する誤入力回数記憶部24b、
一致判定部21bから出力される一致信号S21b−１を記憶
する暗証一致記憶部24c、及び取引残高を記憶する残高
記憶部24d等を有している。

タイマ回路部25は、一致判定部21bから出力される一
致信号S21b−１により計数動作を開始し、長時間設定信
号S21a−１または短時間設定信号S21a−２に対応した時
間、有効期間信号S25を出力し、それをコンタクト部15
及び表示駆動部26に供給する機能を有している。表示駆
動部26は、一致判定部21bの一致信号S21b−１、及び残
高記憶部24dの出力信号等を表示駆動信号に変換してそ
れを表示部13に表示させる機能を有している。

なお、第１図に示す入力部12は操作者31により操作さ
れ、またコンタクト部15は取引可否判定部32a等を有す
る端末機器32に対して信号の授受が可能な構造になって
いる。

第４図は、第１図における暗証一致記憶部24c及びタ
イマ回路部25の回路構成図である。

暗証一致記憶部24cは、入力判定部21aから出力される
長時間設定信号S21a−１と短時間設定信号S21a−２の論
理和をとる２入力オアゲート（以下、ORゲートという）
41を有し、そのORゲート41の出力信号と一致判定部21b
からの一致信号21b−１との論理積を２入力ANDゲート42
でとり、そのANDゲート42の出力信号を記憶領域43に記
憶する構成になっている。

タイマ回路部25は、一致信号21b−１と長時間設定信
号S21a−１の論理積をとる２入力ANDゲート51と、一致
信号S21b−１と短時間設定信号S21a−２の論理積をとる
２入力ANDゲート52とを備え、その各ANDゲート51,52の
出力側にモノステーブル・マルチバイブレータ（以下、
モノマルチという）53,54がそれぞれ接続されている。
モノマルチ53,54は、ANDゲート51,52の出力信号により
立上り、ある特定の時間幅を持つパルスを生成する回路
であり、その時間幅はモノマルチ53＞モノマルチ54の関
係になっている。このモノマルチ53,54の出力信号は２
入力ORゲート55で論理和がとられ、入力側ノードN1に与
えられる。入力側ノードN1は、例えばＮチャネルMOS電
界効果トランジスタ（以下、MOS・FETという）で構成さ
れる第１のFET56のゲートに接続され、その第１のFET56
のドレインが電源部14から出力される第１の電源電位Vd
d（例えば、1.5V程度）に接続され、そのソースがノー
ドN2及びキャパシタ57を介して第２の電源電位、例えば
接地電位Vssに接続されている。キャパシタ57は、例え
ば数十〜数百pF程度の容量を有し、ICチップに内蔵ある
いは外付けされている。ノードN2は例えばＮチャネルMO
S・FETからなる第２のFET58のゲートに接続され、そのF
ET58のドレインが出力側ノードN3及び負荷抵抗59を介し
て第１の電源電位Vddに接続され、そのソースが第２の
電源電位、例えば接地電位Vssに接続されている。負荷
抵抗59は例えばMOS・FETで構成され、その一端の出力側
ノードN3からは有効期間信号S25が出力されて表示駆動
部26及びコンタクト部15へ供給される構成になってい
る。

以上のように構成されるICカード10の動作を第５図を
参照しつつ説明する。なお、第５図は第４図の動作波形
図である。

例えば、このICカード10で端末機器32に対して現金引
出し等の取引を行う場合の動作を説明する。

第１図及び第３図において、操作者31がICカード10上
の入力部12から取引モードを指示する旨の入力つまり、
例えば代理人に取引を依頼する時には、第３図に示す入
力部12の「取引１」キーを押下して長時間セットを選択
したり、あるいは窓口における行列中にいる時は「取引
２」キーを押下して短時間セットを選択したりした後
に、その入力部12から暗証符号を入力すると、RAM23内
の入力暗証符号記憶部23aに入力暗証符号が記憶され、E
EPROM24内の登録暗証符号記憶部24aに予め記憶されてい
る登録暗証符号との一致・不一致が一致判定部21bによ
って判定される。一致判定部21bが“一致”と判定し、
その一致信号S21b−１を暗証一致記憶部24c、タイマ回
路部25、及び表示駆動部26cに供給すると、表示駆動部2
6は表示部13に対して残高記憶部24dに予め記憶されてい
る残高の表示を行うと同時に、以下に記す処理を実行し
て、指示入力に応じた時間だけ、取引有効期間信号を発
生する。つまり操作者31が「取引１」キーを押下して長
時間セットを選択した場合には、CPU21内の入力判定部2
1aは入力信号を判定し、長時間設定信号S21a−１を出力
しそれを暗証一致記憶部24c及びタイマ回路部25へ供給
する。

すると、第４図に示す暗証一致記憶部24cでは、長時
間設定信号S21a−１によりORゲート41を通してANDゲー
ト42が開き、一致信号S21b−１がそのANDゲート42を通
って記憶領域43に入力され、その記憶領域43に“1"がセ
ットされる。これと同時にタイマ回路部25では、長時間
設定信号S21a−１によりANDゲート51が開き、そのANDゲ
ート51を通して一致信号S21b−１がモノマルチ53に入力
され、そのモノマルチ53がトリガされる。モノマルチ53
がトリガされると、このモノマルチ53から第５図に示す
ような長時間幅の高電位パルスS53が出力され、それがO
Rゲート55を通して入力側ノードN1に供給される。高電
位パルスS53は、その時間幅が（第１のFET56のオン抵抗
×キャパシタ57の容量）よりやや大きく、かつその波高
値が（電源電位Vdd＋第１のFET56のスレッショルド電位
Vth1）以上のパルスであることが望ましい。このような
高電位パルスS53が入力側ノードN1に与えられると、第
１のFET56は完全なオン状態になり、キャパシタ57が充
電されてノードN2が電源電位Vddまで上昇していく。ノ
ードN2の電位が第２のFET58のスレッショルド電圧Vth2
を越えると、第２のFET58はオン状態となり、出力側ノ
ードN3から低レベル（以下、“L"という）の有効期間信
号S25が出力される。入力側ノードN1の高電位パルスS53
が立下ると、第１のFET56はオフ状態となり、キャパシ
タ57が電源電位Vddに対して絶縁状態となる。

キャパシタ57が外付けであれ、ICチップ内蔵であれ、
完全な絶縁体ではなく、各電極相互間の極くわずかなリ
ーク電流が存在する。その抵抗値は一般に10¹⁰〜10¹¹Ω
のオーダである。第1,第２のFET56,58にもリーク電流が
存在するが、キャパシタ57のリーク電流と比較するとは
るかに小さいので、リーク電流の主なものはキャパシタ
57による。従って、キャパシタ57の電荷は極めて僅かな
キャパシタ自体を主とするリーク電流により放電し、ノ
ードN2の電位が徐々に低下する。ノードN2の電位がVth2
まで低下するまでの時間はキャパシタ57の絶縁抵抗とそ
のキャパシタ57の容量によって定まる時定数によって決
まり、数10分程度の値が得られる。この時間T1の間は第
２のFET58がオン状態であるので、出力側ノードN3から
出力される有効期間信号S25は“L"状態となっている。
そしてノードN2の状態は電源電位Vddと絶縁状態にある
ので、例えばICカード10が暗部に置かれて電源電位Vdd
が第５図のように消滅しても、有効期間信号S25の“L"
状態は変わらない。

操作者31が有効期間、つまり時間T1内にICカード10を
端末機器32へ挿入すると、端末機器32内の取引可否判定
部32aは、暗証一致記憶部24cの出力信号が“1"にセット
されておりかつタイマ回路部25から出力される有効期間
信号S25が“L"状態にセットされている時に限り、つま
りAND条件で取引を許可することになり、取引処理実行
後に暗証一致記憶部24cをリセットする。また、時間T1
の経過後、有効期間信号S25の“L"状態は解消するの
で、ICカード10の紛失等により、他人に預金が引出され
る等の問題を生じない。

一方、操作者31が第３図に示す入力部12の「取引２」
キーを押下して短時間セットを選択すると、第１図に示
すCPU21内の入力判定部21aは短時間設定信号S21a−２を
出力してそれを暗証一致記憶部24c及びタイマ回路部25
へ供給する。すると、第４図に示す暗証一致記憶部24c
では、短時間設定信号S21a−２によりORゲート41を通し
てANDゲート42が開き、一致信号S21b−１がそのANDゲー
ト42を通って記憶領域43に入力され、その記憶領域43に
“1"がセットされる。これと同時にタイマ回路部25で
は、短時間設定信号S21a−２によりANDゲート52が開
き、そのANDゲート52を通して一致信号S21b−１がモノ
マルチ54に入力され、そのモノマルチ54がトリガされ
る。モノマルチ54がトリガされると、そのモノマルチ54
から第５図に示すような短時間幅の高電位パルスS54が
出力され、それがORゲート55を通して入力側ノードN1に
供給される。ここで、高電位パルスS54の時間幅は、例
えば（第１のFET56のオン抵抗×キャパシタ57の容量×1
/5）程度の望ましく、高電位パルスS53の時間幅よりも
短いため、第１のFET56のオン時間が短くなってノードN
2の充電量が少い。そのため、高電位パルスS54が立下っ
てキャパシタ57が放電過程に移ると、ノードN2の電位降
下時間T2が長時間セット時の時間T1よりも短くなる。

なお、一致判定部21bは、“不一致”と判定した場合
には、不一致信号S21b−２を誤入力回数記憶部24bに与
え、誤入力回数を記憶させる。この誤入力回数が例えば
３回になると、CPU21は警告を発したり、あるいは動作
を停止する等の処理を行う。

本実施例では、次のような利点を有している。

入力部12に設けられたキーの「取引１」と「取引２」
を操作することにより、タイマ回路部25の有効期間（T
1,T2）を可変できるようにしたので、例えば金融機関の
窓口等における待行列中に取引OKのセットする時に「取
引２」により短時間設定すればよい。また自分でセット
したICカード10を代理人に渡して取引の実行を依頼する
場合には、「取引１」により長時間設定して渡しておけ
ば暗証符号を数えなくても、確実に取引の実行が行え
る。さらにタイマ回路部25の構成が簡単であるため、集
積回路化が容易に行える。そのため、高いセキュリティ
が要求される薄型の電子通帳、キャシュカード、プリペ
イドカード等のカードに最適である。

第６図は第１図の他の暗証一致記憶部24c−１及びタ
イマ回路部25−１の構成図であり、第１図及び第４図中
の要素と同一の要素には同一の符号が付されている。

この第６図では、長時間設定信号S21a−１、短時間設
定信号S21a−２、及び中時間設定信号S21a−３により、
タイマ回路部25−１の有効期間を３種、設定できる構成
になっている。

即ち、暗証一致記憶部24c−１は、CPU21の入力判定部
21aから出力される長時間設定信号S21a−１、中時間設
定信号S21a−３、及び短時間設定信号S21a−２の論理和
をとる３入力ORゲート41−１を有し、そのORゲート41−
１の出力信号と一致信号S21b−１とがANDゲート42を介
して記憶領域43に接続されている。タイマ回路部25−１
は、一致信号S21b−１の入力によりクロックパルスφの
数を計数していくカウンタ60を有し、そのカウンタ60の
出力信号と各信号S21a−1,S21a−3,S21a−２とがデコー
ダ61,62,63の入力側にそれぞれ接続され、そのデコーダ
61,62,63の出力側が３入力ORゲート64を介してフリップ
フロップ回路（以下、FF回路という）65のリセット端子
Ｒに接続されている。デコーダ61〜63は、各信号S21a−
１〜S21a−３により、例えば“5"、“1"、“3"にそれぞ
れセットされ、そのセットされた数値に対応したカウン
タ60の出力信号を入力すると、出力信号を出力し、それ
をORゲート64を通してFF回路65のリセット端子Ｒに供給
する回路である。FF回路65は、セット端子Ｓから一致信
号S21b−１を入力するとセットされ、リセット端子Ｒか
らORゲート64の出力信号を入力するとリセットされ、所
定の時間幅の高電位パルスを出力して入力側ノードN1に
与える回路である。入力側ノードN1から出力側ノードN3
までは、第４図と同一の構成である。

次に、動作を説明する。

入力部12の操作によって第１図の入力判定部21aから
例えば中時間設定信号S21a−３が出力され、それが暗証
一致記憶部24c−１及びタイマ回路部25−１に供給され
ると共に、第１図の一致判定部21bから一致信号S21b−
１が出力され、それが暗証一致記憶部24c−１及びタイ
マ回路部25−１に供給されると、ANDゲート42の出力信
号によって記憶領域43に“1"がセットされる。それと同
時に、一致信号S21b−１によってFF回路65がセットされ
ると共に、カウンタ60がクロックパルスφの計数動作を
始める。デコーダ62は中時間設定信号S21a−３によって
例えば“3"が設定されるため、カウンタ60の出力信号が
“3"に対応する値になると、そのデコーダ62から出力信
号が出力され、その出力信号によりORゲート64を通して
FF回路65がリセットされる。これにより、FF回路65は中
間時間幅を有する高電位パルスを出力し、それを入力側
ノードN1を通して第１のFET56のゲートに供給する。こ
れにより、中間時間幅を有する有効期間信号S25が出力
側ノードN3から出力され、その中間時間幅の期間におい
て取引が可能となる。

このように、設定時間を３種類にすれば、ICカード10
の使い勝手がさらに良くなる。

なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。

（ａ） タイマ回路部25,25−１において、入力側ノー
ドN1の前段のパルス幅設定手段は、第４図及び第６図以
外の回路で構成したり、あるいはそれらをCPU21で実行
してもよい。また、有効期間の設定は４種類以上にして
もよく、さらに入力部12での時間設定方法は「取引
１」、「取引２」のような専用のキーを設けずに、１ヶ
の「取引」キーと数字キーを組み合わせて、例えば、
「取引」キーと数字「１」キーの同時押下で長時間設定
・・・という具合に時間設定を行うようにしてもよい。
同様に、タイマ回路部25,25−１内の入力側ノードN1か
ら出力側ノードN3間の回路において、FET56,58を他の回
路で構成する等、図示以外の回路で構成してもよい。

（ｂ） ROM22、RAM23及びEEPROM24を他のメモリで構成
する等、第１図の回路を他の構成に変形することも可能
である。

（発明の効果） 以上詳細に説明したように、本発明によれば、パルス
幅設定手段を設け、入力部からの取引モードを指示する
入力に応答して、パルス信号のパルス幅を変えるように
したので、キャパシタの充電量が変わって有効期間の時
間幅が可変でき、それによってOKセットしてから取引を
実行するまでの推定所要時間に応じて有効期間を選択設
定でき、時間切れによる不利不便さを解消できる。さら
に、パルス信号のパルス幅を変えることにより、有効期
間を変える構成であるため、構成が簡単で、集積回路化
も容易に行える。

【図面の簡単な説明】

第１図は本発明の実施例を示すICカードの構成ブロック
図、第２図（ａ），（ｂ）は従来のICカードの外観図、
第３図は第１図のICカードの裏面図、第４図は第１図の
暗証一致記憶部及びタイマ回路部の構成図、第５図は第
４図の動作波形図、第６図は第１図の他の暗証一致記憶
部及びタイマ回路部の構成図である。 10……ICカード、12……入力部、13……表示部、14……
電源部、15……コンタクト部、20……ICチップ、21……
CPU、22……ROM、23……RAM、24……EEPROM、24a……登
録暗証符号記憶部、24c,24c−１……暗証一致記憶部、2
5,25−１……タイマ回路部、S21a−１……長時間設定信
号、S21a−２……短時間設定信号、S21b−１……一致信
号、S25……有効期間信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】データを入力する入力部と、 データを表示する表示部と、 駆動電力を供給する電源部と、 予め登録された暗証符号を記憶しておく登録暗証符号記
   憶部と、 前記入力部により入力された暗証符号と前記登録暗証符
   号記憶部に記憶された暗証符号との一致・不一致を判定
   し一致の時には一致信号を出力する一致判定部と、 前記一致信号を記憶する暗証一致記憶部と、 前記一致信号を入力し、この一致信号に応答して出力さ
   れるパルス信号のパルス幅に応じた時間だけ前記駆動電
   力でキャパシタを充電し、このキャパシタの容量とリー
   ク電流によって決定される一定時間の間、有効期間信号
   を出力するタイマ回路部とを備え、 前記暗証一致記憶部の出力信号と前記有効期間信号との
   両者の関係により取引を可能とするICカードにおいて、 前記入力部から入力される時間設定入力データに応答し
   て、前記パルス信号のパルス幅を変えて前記キャパシタ
   の充電時間を変化させるパルス幅設定手段を、前記タイ
   マ回路部の入力段に設けたことを特徴とするICカード。