JPH01305491A - Ｉｃカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＩＣ（ＬＳＩ等を含む集積囲路）、データ入
力部及びデータ表示部等を備えた自己照合機能を有する
ＩＣカード、特に不正使用者による悪用の防止機能を強
化したＩＣカードに関するものである。

（従来の技術） 従来、この種のＩＣカードとしては、例えば特開昭６１
−５３８９号公報に記載されるものがあった。以下、そ
の構成を図を用いて説明する。

第２図（ａ＞、（ｂ）は従来のＩＣカードの一構成例を
示す外観の斜視図であり、同図（ａ）には裏面側、同図
（ｂ）には表面側がそれぞれ示されている。

このＩＣカードはカード基材１を有し、そのカード基材
１の裏面側にはデータの入力を行うキー人力部２、液晶
表示装置（以下、ＬＣＤという）で構成された表示部３
、及び太陽電池からなる電源部４が設けられ、さらに表
面側には外部との信号授受手段としての機能を持つコン
タクト部５が設けられている。また、カード基材１内に
は、不揮発性メモリ等を有する記憶部や、中央処理装置
（以下、ＣＰＵという）等を有する制御部が、１チ・・
ｌプあるいは複数チップの状態で埋設されている。

以上の構成において、キー人力部２を押下してその入力
データを制御部に与えると、制御部はキー人力部２及び
表示部３の制御・駆動と、記憶部に記憶されたプログラ
ムの処理とを行い、さらにキー人力部２からの入力デー
タや、コンタクト部５を通して外部の現金自動取引装置
（以下、ＡＴＭという）等から入力されたデータを記憶
部に記憶させる。例えば、キー人力部２から暗証番号が
入力され、それが記憶部内に記憶された暗証番号と一致
している場合には、文字ｒＯＫＪを表示部３に例えば１
０秒間表示させる。これにより、カード使用者が本人で
あることが判明するので、その「ＯＫ」表示がなされて
いる間に取引を可能とする。入力した暗証番号が不一致
の場合は、「ＯＫ」の表示がなされず、記憶部に不一致
回数を記憶すると共に、再度の暗証番号入力を促す。

また、キー人力部２から残高要求データを入力すると、
制御部は記憶部に記憶している残高データを表示部３に
表示させる。

ところが、この種のＩＣカードでは、取引可能時間が例
えば１０秒間という短時間であるため、折角、取引ＯＫ
をセットしたにもかかわらず、ＡＴＭ等の端末機器に対
する待行列の間に取引可能時間が終了してしまい、再度
暗証番号を入力しなければならない。その上、端末機器
のそばで取引ＯＫをセットしなければならないため、他
人に暗証番号を盗み見られるという問題があった。

そこで、このような問題を除去するため、本願出願人は
先に特願昭６２−１１６８９５号明細書でＩＣカードに
関する提案をすると共に、特願昭６２−２８７２３２号
明細書でタイマ回路に関する提案をした。

特願昭６２−１１６８９５号明細書のＩＣカードでは、
自己照合機能を有するＩＣカードにおいて、キー人力部
から正しい暗証番号が入力された時に発生する一致信号
を記憶する暗証一致記憶部と、前記一致信号により計数
を開始するタイマ回路・部とを設け、このタイマ回路部
で規制される３分〜５分間程度の有効期間内において、
タイマ回路部の出力と暗証一致記憶部の出力との論理積
（以下、ＡＮＤという）条件をとることにより、取引を
可能としている。ここで、タイマ回路部は、例えば特願
昭６２−２８７２３２号明細書で記載されるように、ス
イッチ及びキャパシタ等で構成し、前記一致信号のパル
ス幅に応じた時間だけ、スイッチをオン状態にしてキャ
パシタを充電し、そのキャパシタの容量とリーク電流に
よってタイマ時間を生成すればよい。以上のような構成
により、第２図のＩＣカードの問題を除去でき、さらに
取引ＯＫ上セット後カードを紛失し、それを拾得した悪
意の他人に悪用されることを防止できる。

（発明が解決しようとする課題） しかしながら、−Ｅ記構成のＩＣカードでは、次のよう
な課題があった。

特願昭６２−１１６８９５号明細書及び特願昭６２−２
８７２３２号明細書におけるＩＣカードでは、タイマ回
路部の有効期間が固定値であるなめ、回路形成が容易に
なるという利点を有している。ところが、有効期間が固
定値であると、−旦取引ＯＫセットしたにもかかわらず
、゛いざ取引をしようという時にタイマ回路部による時
間切れとなって再度、本人確認のための取引ＯＫ上セツ
トやり直さなければならないという不便が生じがちであ
った。そのため、ＩＣカードによる取引きを代理人に依
頼する際には、暗証番号を教えておかなければならない
こともあり、セキュリティ上、問題の生じるおそれもあ
った。そしてこれらの問題を回路形成を複雑にすること
なく解決することが困難であった。

本発明は前記従来技術が持っていた課題として、タイマ
回路部の有効期間が固定値であるために不利不便さが生
じる点、及び回路形成の複雑化の点について解決したＩ
Ｃカードを提併するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、データを入力する
入力部と、データを表示する表示部と、駆動電力を供給
する電源部と、予め登録された暗証符号を記憶しておく
登録暗証符号記憶部と、前記入力部により入力された暗
証符号と前記登録暗証符号記憶部に記憶された暗証符号
との一致・不一致を判定し一致の時には一致信号を出力
する一致判定部と、前記一致信号を記憶する暗証一致記
憶部と、前記一致信号のパルス幅に応じた時間だけ前記
駆動電力でキャパシタを充電し、そのキャパシタの容量
とリーク電流によって決定される一定時間の間、有効期
間信号を出力するタイマ回路部とを備え、前記暗証一致
記憶部の出力と前記有効期間信号との両者の関係により
取引を可能とするＩＣカードにおいて、前記入力部から
入力される時間設定入力に基づき、前記一致信号のパル
ス幅を変えるパルス幅設定手段を、前記タイマ回路部の
入力段に設けたものである。

（作用） 本発明によれば、以上のようにＩＣカードを構成したの
で、パルス幅設定手段は、入力部から入力される各時間
設定入力に対応して一致信号のパルス幅を変え、その一
致信号をタイマ回路部へ１共給する。これにより、タイ
マ回路部内のキャパシタの充電量が変化してそのタイマ
回路部の有効期間が変わる。そのため、入力部を操作し
て取引ＯＫ上セツト目的に応じてタイマ回路部における
有効期間の長さの設定が可能になり、時間切れによる不
利不便さの解消が図れる。その上、一致信号のパルス幅
を変えることにより、有効期間を変える構成であるため
、回路形成の容易化も図れる。

従って、前記課題を解決できるのである。

（実施例） 第１図は本発明の実施例を示すＩＣカードの機能ブロッ
ク図、第３図はそのＩＣカードの外観の裏面図である。

第３図に示すように、このＩＣカード１０は、プラスチ
ックや金属等で作られたカード基材１１を有し、そのカ
ード基材１１の一方の表面にはタッチパルネル等で構成
された入力部１２、ＬＣＤ等で構成された表示部１３、
及び太陽電池等からなる電源部１４が設けられている。

電源部１４は、ＩＣカード１０をＡ’Ｔ”Ｍ等の端末機
器から切離して単体で動作させる場合に、ＩＣカード１
０の各回路部に電源電力を供給するものである。カード
基材１１の他方の表面には、第１図に示されるように、
ＩＣカード１０をカード・リーダ／ライタと接続して端
末機器との間で信号の授受を行う場合に使用する接触式
または非接触式のコンタクト部１５が設けられている。

またカード基材１１内には、１個あるいは複数個からな
るＩＣチップ２０が埋設されている。

ＩＣチップ２０は、第１図に示すように、演算制御機能
を有するｃｐｕや、データ格納用の記憶部等を備えたマ
イクロコンピュータで構成されている。即ち、このＩＣ
チップ２０はＩＣカード全体を制御するＣＰＵ２１を有
し、そのＣＰＵ２１には、各種命令を実行するためのプ
ログラムを記憶する続出し専用メモリく以下、ＲＯＭと
いう）２２、入力暗証符号記憶部２３ａ等を有する随時
読み書き可能なメモリ（以下、ＲＡＭという）２３、登
録暗証符号等を記憶する不揮発性メモリとして例えば電
気的再書込み可能なＲＯＭ　（以下、ＥＥＰＲＯＭとい
う）２４、タイマ回路部２５、及び表示駆動部２６が接
続されている。

ＣＰＵ２１は、Ｒ，０Ｍ２２に格納されているプログラ
ムに従って、入力部１２がら入力された入力信号の種類
等を判定して長時間設定信号５２１ａ−１及び短時間設
定信号５２１ａ−２等を出力する入力判定部２１ａとし
ての機能や、入力暗証符号とＥＥＰＲＯＭ２４内に記憶
された登録暗証符号との一致・不一致を判定して一致信
号８２１ｂ−１または不一致信号８２１ｂ−２を出力す
る一致判定部２１ｂとしての機能等を有している。ＥＥ
ＰＲＯＭ２４は、番号やその他の符号で構成される登録
暗証符号を予め記憶しておく登録暗証符号記憶部２４ａ
、一致判走部２１ｂがら出力される不一致信号８２１ｂ
−２を入力して誤入力回数を記憶する誤入力回数記憶部
２４ｂ、−致判定部２１ｂから出力される一致信号８２
１ｂ−１を記憶する暗証−数記憶部２４ｃ、及び取引残
高を記憶する残高記憶部２４ｄ等を有している。

タイマ回路部２５は、一致判定部２１ｂから出力される
一致信号８２１ｂ−１により計数動作を開始し、長時間
設定信号５２１ａ−１または短時間設定信号５２１ａ−
２に対応した時間、有効期間信号８２５を出力し、それ
をコンタクト部１５及び表示駆動部２６に供給する機能
を有している。

表示駆動部２６は、一致判定部２１ｂの一致信号３２１
ｂ−１、及び残高記憶部２４ｄの出力等を表示駆動信号
に変換してそれを表示部１３に表示させる機能を有して
いる。

なお、第１図に示す入力部１２は操作者３１により操作
され、またコンタクト部１５は取引可否判定部３２ａ等
を有する端末機器３２に対して信号の授受が可能な構造
になっている。

第４図は、第１図における暗証−数記憶部２４ｃ及びタ
イマ回路部２５の回路構成図である。

暗証−数記憶部２４ｃは、入力判定部２１ａから出力さ
れる長時間設定信号５２１ａ−１と短時間設定信号５２
１ａ−２の論理和をとる２人力オアゲート（以下、ＯＲ
ゲートという）４１を有し、そのＯＲゲート４１の出力
と一致判走部２１ｂからの一致信号８２１ｂ−１との論
理積を２人力ＡＮＤゲート４２でとり、そのＡＮＤゲー
ト４２の出力を記憶領域４３に記憶する構成になってい
る。

タイマ回路部２５は、一致信号２１ｂ−１と長時間設定
信号５２１ａ−１の論理積をとる２人力ＡＮＤゲート５
１と、一致信号８２１ｂ−１と短時間設定信号５２１ａ
−２の論理積をとる２人力ＡＮＤゲート５２とを備え、
その各ＡＮＤゲート５１．５２の出力側にモノステーブ
ル・マルチバイブレータ（以下、モノマルチという）５
３．　　　。

５４がそれぞれ接続されている。モノマルチ５３゜５４
は、ＡＮＤゲート５１．５２の出力により立上り、ある
特定の時間幅を持つパルスを生成する回路であり、その
時間幅はモノマルチ５３〉モノマルチ５４の関係になっ
ている。このモノマルチ５３．５４の出力は２人力ＯＲ
ゲート５５で論理和がとられ、入力側ノードＮ１に与え
られる。入力側ノードＮ１は、例えばＮチャネルＭＯ８
電界効果トランジスタ（以下、ＭＯＳ　−ＦＥＴという
）で構成される第１のＦＥＴ５６のゲートに接続され、
その第１のＦＥ’Ｉ’５６のドレインが電源部１４から
出力される第１の電源電位Ｖｄｄ　（例えば、１．５Ｖ
程度）に接続され、そのソースがノードＮ２及びキャパ
シタ５７を介して第２の電源電位、例えば接地電位ＶＳ
Ｓに接続されている。

キャパシタ５７は、例えば３０ｐＦ程度の容量を有し、
ＩＣチップに内蔵あるいは外付けされている。ノードＮ
２は例えばＮチャネルＭＯ８・ＦＥＴからなる第２のＦ
ＥＴ５８のゲートに接続　・され、そのＦＥＴ５８のド
レインが出力（則ノードＮ３及び負荷抵抗５つを介して
第１の電源電位Ｖｄｄに接続され、そのソースが第２の
電源電位、例えば接地電位Ｖｓｓに接続されている。負
荷抵抗５９は例えばＭＯＳ　−ＦＥＴで構成され、その
一端の出力側ノードＮ３からは有効期間信号Ｓ２５が出
力されて表示駆動部２６及びコンタクト部１５へ供給さ
れる構成になっている。

以上のように構成されるＩＣカード１０の動作を第５図
を参照しつつ説明する。なお、第５図は第４図の動作波
形図である。

例えば、このＩＣカード１０で端末機器３２に対して現
金引出し等の取引を行う場合の動作を説明する。

第１図及び第３図において、操作者３１がＩＣカード１
０上の入力部１２から取引モードを指示する旨の入力つ
まり、例えば代理人に取引を依頼する時には、第３図に
示す入力部１２の「取引１」キーを押下して長時間セッ
トを選択し、待行列中から「取引２」キーを押下して短
時間セットを選択した後に、その入力部１２から暗証符
号を入力すると、ＲＡＭ２３内の入力暗証符号記憶部２
３ａに入力暗証符号が記憶され、ＥＥＰＲＯＭ２４内の
登録暗証符号記憶部２４ａに予め記憶されている登録暗
証符号との一致・不一致が一致判走部２１ｂによって判
定される。−敷料走部２１ｂが“一致゛と判定し、その
一致信号８２１ｂ−１を暗証一致記憶部２４ｃ、タイマ
回路部２５、及び表示駆動部２６に供給すると、表示駆
動部２６は表示部１３に対して残高記憶部２４ｄに予め
記憶されている残高の表示を行うと同時に一１以下に記
す処理を実行して、指示入力に応じた時間だけ、取引有
効期間信号を発生する。

つまり操作者３１が「取引１」キーを押下して長時間セ
ットを選択した場合には、ＣＰＵ２１内の入力判定部２
１ａは入力信号を判定し、長時間設定信号５２１ａ−１
を出力してそれを暗証一致記憶部２４ｃ及びタイマ回路
部２５へ供給する。

すると、第４図に示す暗証一致記憶部２４ｃでは、長時
間設定信号５２１ａ−１によりＯＲゲート４１を通して
ＡＮＤゲート４２が開き、一致信号３２１ｂ−１がその
ＡＮＤゲート４２を通って記憶領域４３に入力され、そ
の記憶領域４３にＩＩ　Ｉ　１１がセットされる。これ
と同時にタイマ回路部２５では、長時間設定信号５２１
ａ−１によりＡＮＤゲート５１が開き、そのＡＮＤゲー
ト５１を通して一致信号８２１ｂ−１がモノマルチ５３
に入力され、そのモノマルチ５３がトリガされる。

モノマルチ５３がトリガされると、そのモノマルチ５３
から第５図に示すような長時間幅の高電位パルス８５３
が出力され、それがＯＲゲート５５を通して入力側ノー
ドＮ１に供給される。高電位パルス８５３は、その時間
幅が（第１のＦＥ’Ｔ’５６のオン抵抗×キャパシタ５
７の容量）よりやや大きく、かつその波高値が（電源電
位Ｖｄｄ−１−第１のＦＥＴ５６のスレッショルド電位
Ｖｔｈｌ）以上のパルスであることが望ましい。このよ
うな高電位パルス３５３が入力側ノードＮ１に与えられ
ると、第１のＦＥＴ５６は完全なオフ状態になり、キャ
パシタ５７が充電されてノードＮ２が電源電位Ｖｄｄま
で上昇していく。ノードＮ２の電位が第２のＦＥＴ５８
のスレッショルド電圧Ｖｔｈ２を越えると、第２のＦＥ
Ｔ５８はオン状態となり、出力側ノードＮ３から低レベ
ル（以下、“Ｌ′という）の有効期間信号Ｓ２５が出力
される。入力側ノードＮ１の高電位パルス８５３が立下
ると、第１のＦＥＴ５６はオフ状態となり、キャパシタ
５７が電源電位Ｖｄｄに対して絶縁状態となる。

キャパシタ５７は外付けであれ、ＩＣチップ内蔵であれ
、完全な絶縁体ではなく、各電極と基板間との極くわず
かなリーク電流が存在する。その抵抗値は一般に１０１
０〜１０１１Ω°のオーダである。

第１．第２のＦＥＴ５６，５８にもリーク電流が存在す
るが、キャパシタ５７のリーク電流と比軸するとはるか
に小さいので、リーク電流の主なものはキャパシタ５７
による。従って、キャパシタ５７の負荷は極めて僅かな
キャパシタ自体を主とするリーク電流により放電し、ノ
ードＮ２の電位が徐々に低下する。ノードＮ２の電位が
半減する時間はキャパシタ５７の絶縁抵抗とそのキャパ
シタ５７の容量の時定数によって決まり、数１０分程度
の値が得られる。この時間Ｔ１の間は第２のＦＥＴ５８
がオン状！虎であるので、出力１則ノードＮ３から出力
される有効期間信号Ｓ２５は＋１　Ｌ　ＩＴ状状態なっ
ている。そしてノードＮ２の状態は電源電位Ｖｄｄと絶
縁状態にあるので、例えばＩＣカード１０が暗部に置か
れて電源電位Ｖｄｄが第５図のように消滅しても、有効
期間信号Ｓ２５の′“ＬＩＴ状悪状態わらない。

操作者３１が有効期間、つまり時間Ｔ１内にＩＣカード
１０を端末機器３２へ挿入すると、端末機器３２内の取
引可否判定部３２ａは、暗証−致記憶部２４ｃの出力が
１＋　１　ＩＴにセットされておりかつタイマ回路部２
５から出力される有効期間信号Ｓ２５が゛ＬＩＴ状態に
セットされている時に限り、つまりＡＮＤ条件で取引を
許可することになり、取引処理実行後に暗証一致記憶部
２４ｃをリセットする。また、時間′Ｉ゛１の経過後、
有効期間信号８２５の“Ｌ″状態解消するので、ＩＣカ
ード１０の紛失等により、他人に預金が引出される等の
間圧を生じない。

一方、操作者３１が第３図に示す入力部１２の「取引２
」キーを押下して短時間セットを選択すると、第１図に
示すＣＰＵ２１内の入力判定部２１ａは短時間設定信号
５２１ａ−２を出力してそれを暗証−数記憶部２４ｃ及
びタイマ回路部２５へ供給する。すると、第４図に示す
暗証−数記憶部２４ｃでは、短時間セット″８Ｓ２１ａ
−２によりＯＲゲート４１を通してＡＮＤゲート４２が
開き、一致信号８２１ｂ−１がそのＡＮＤゲート４２を
通って記憶領域４３に入力され、その記憶領域４３に“
１′°がセットされる。これと同時にタイマ回路部２う
では、短時間設定信号５２１ａ−２によりＡＮＤゲート
５２が開き、そのＡＮＤゲート５２を通して一致信号８
２　ｌ　ｂ−１がモノマルチ５４に入力され、そのモノ
マルチ５４がトリガされる。モノマルチ５４がトリガさ
れると、そのモノマルチ５４から第５図に示すような短
時間幅の高電位パルスＳ５４が出力され、それがＯＲゲ
ート５５を通して入力側ノードＮ１に供給される。ここ
で、高電位パルスＳ５４の時間幅は、例えば（第１のＦ
ＥＴ５６のオン抵抗×キャパシタ５７の容ｆｆ１Ｘ　１
１５　）程度が望ましく、高電位パルス８５３の時間幅
よりも短いため、第１のＦＥＴ５６のオン時間が短くな
ってノードＮ２の充電量が少い。そのなめ、高電位パル
スＳ５４が立下ってキャパシタ５７が放電過程に移ると
、ノードＮ２の電位降下時間Ｔ２が長時間セット時の時
間゛１゛１よりも短くなる。

なお、−敷料走部２１ｂは、バネ一致″と判定した場合
には、不一致信号８２１ｂ−２を誤入力回数記憶部２４
ｂに与え、誤入力回数を記憶させる。この誤入力回数が
例えば３回になると、ＣＰＵ２１は警告を発したり、あ
るいは動作を停止する等の処理を行う。

本実施例では、次のような利点を有している。

入力部１２に設けられたキーの「取引１」と「取引２」
を操作することにより、タイマ回路部２５の有効機関（
Ｔ１．Ｔ２＞を可変できるようにしたので、例えば金融
機関の窓口等における待行列中に取引ＯＫのセットをす
る時は「取引２」により短時間設定すればよい。また自
分でセットしたＩＣカード１０を代理人に渡して取引の
実行を依頼する場合には、「取引１」により長時間設定
して渡しておけば暗証符号を教えなくても、確実に取引
の実行が行える。さらにタイマ回路２５の構成が簡単で
あるため、集積回路化が容易に行える。そのため、高い
セキュリティが要求される薄型の電子通帳、キャシュカ
ード、プリペイドカード等のカードに最適である。

第６図は第１図の他の暗証−数記憶部２４ｃｍ１及びタ
イマ回路部２５−１の構成図であり、第１図及び第４図
中の要素と同一の要素には同一の符号が付されている。

この第６図では、長時間設定信号５２１ａ−１、短時間
設定信号５２１ａ−２、及び中時間設定信号５２１ａ−
３により、タイマ回路部２５−１の有効期間を３種、設
定できる構成になっている。

即ち、暗証−数記憶部２４ｃｍ１は、ＣＰＵ２１の入力
判定部２１ａから出力される長時間設定信号５２１ａ−
１、中時間設定信号５２１ａ−３、及び短時間設定信号
５２１ａ−２の論理和をとる３人力ＯＲゲート４１−１
を有し、そのＯＲゲート４１−１の出力と一致信号３２
１ｂ−１とがＡＮＤゲート４２を介して記憶領域４３に
接続されている。タイマ回路部２５−１は、一致信号３
２１ｂ−１の入力によりクロックパルスφの数を計数し
ていくカウンタ６０を有し、そのカウンタ６０の出力と
各信号５２１ａ−１，５２１ａ−２，８２１ａ−３とが
デコーダ６１，６２．６３の入力側にそれぞれ接続され
、そのデコーダ６１゜６２．６３の出力が３人力ＯＲゲ
ート６４を介してフリップフロ１１回路（以下、ＦＦ回
路という）６５のリセット端子Ｒに接続されている。デ
コーダ６１〜６３は、各信号５２１ａ−１〜５２１ａ−
３により、例えば“５パ、“　°′、１°°にそれぞれ
セットされ、そのセットされた数値に対応したカウンタ
６０の出力を入力すると、出力信号を出力し、それをＯ
ＲゲーＩ・６４を通してＦＦ回路６５のリセット端子Ｒ
に供給する回路である。

ＦＦ回路６５は、セット端子Ｓから一致信号８２１ｂ−
１を入力するとセラ１〜され、リセット端子ＲからＯＲ
ゲート６４の出力を入力するとリセットされ、所定の時
間幅の高電位パルスを出力して入力側ノードＮ１に与え
る回路である。入力側ノードＮ１から出力側ノードＮ３
までは、第４図と同一の構成である。

次に、動作を説明する。

入力部１２の操作によって第１図の入力判定部２１ａか
ら例えば中貼間設定信号５２１ａ−３が出力され、それ
が暗証一致記憶部２４ｃｍ１及びタイマ回路２５−１に
供給されると共に、第１図の一敷料走部２１から一致信
号３２１ｂ−１が出力され、それが暗証一致記憶部２４
ｃｍ１及びタイマ回路部２５−１に供給されると、ＡＮ
Ｄゲート４２の出力によって記憶領域４３にＩＩ　Ｉ　
ＩＩがセットされる。それと同時に、一致信号３２１　
ｂ−１によってＦＦ回路６５がセットされると共に、カ
ウンタ６０がクロックパルスφの計数動作を始める。デ
コーダ６２は中貼間設定信号５２１ａ−３によって例え
ばｌｌ　３　ＰＩが設定されるため、カウンタ６０の出
力が“３″に対応する値になると、そのデコーダ６２か
ら出力信号が出力され、その出力信号によりＯＲゲート
６４を通してＦＦ回路６５がリセットされる。これによ
り、ＦＦ回路６５は中間時間幅を有する高電位パルスを
出力し、それを入力側ノードＮ　１．を通して第１のＦ
ＥＴ５６のゲートに供給する。これにより、中間時間幅
を有する有効期間信号Ｓ２５が出力側ノードＮ３から出
力され、その中間時間幅の期間において取引が可能とな
る。

このように、設定時間を３種類にすれば、ＩＣカード１
０の使い助手がさらに良くなる７゜なお、本発明は図示
の実施例に限定されず、種々の変形が可能である。その
変形例としては、例えば次のようなものがある。

（ａ）　　タイマ回路部２５．２５−１において、入力
側ノードＮ１−の前段のパルス幅設定手段は、第４図及
び第６図以外の回路で構成したり、あるいはそれらをＣ
ＰＵ２１で実行してもよい。また、有効期間の設定は４
種類以上にしてもよく、さらに入力部１２での時間設定
方法は「取引１」、　・「取引２」のような専用のキー
を設けずに、１ケの「取引」キーと数字キーを組み合わ
せて時間設定を行うようにしてもよい。同様に、タイマ
回路部２５．２５−１内の入力側ノードＮ１から出力側
ノードＮ３間の回路において、ＦＥＴ５６゜５８を他の
スイッチで構成する等、図示以外の回路で構成してもよ
い。

（ｂ）　　ＲＯＭ２２、Ｒ，ＡＭ２３及びＥＥＰＲＯＭ
２４を他のメモリで構成する等、第１図の回路を他の構
成に変形することも可能である。

（発明の効果） 以上詳細に説明したように、本発明によれば、パルス幅
設定手段を設け、入力部からの取引モードを指示する入
力に基づき、一致信号のパルス幅を変えるようにしたの
で、キャパシタの充電量が変わって有効期間の時間幅が
可変でき、それによってＯＫ上セツトてから取引を実行
するまでの推定所要時間に応じて有効期間を選択設定で
き、時間切れによる不利不便さを解消できる。さらに、
一致信号のパルス幅を変えることにより、有効期間を変
える構成であるため、構成が簡単で、集積回路化も容易
に行える。

【図面の簡単な説明】

第１図は本発明の実施例を示すＩＣカードの構成ブロッ
ク図、第２図（ａ＞、（ｂ）は従来のＩＣカードの外観
図、第３図は第１図のＩＣカードの裏面図、第４図は第
１図の暗証一致記憶部及びタイマ回路部の構成図、第５
図は第４図の動作波形図、第６図は第１７図の他の暗証
一致記憶部及びタイマ回路部の構成図である。 １０・・・・・・ＩＣカード、１２・・・・・・入力部
、１３・・・・・・表示部、１４・・・・・・電源部、
１５・・・・・・コンタクト部、２０・・・・・・ＩＣ
チップ、２１・・・・・・ＣＰＵ、２２・・・・・・Ｒ
ＯＭ、２３・・・・・・ＲＡＭ、２４・・・・・・ＥＥ
ＰＲ。 ＯＭ、２４ａ・・・・・・登録暗証符号記憶部、２４Ｃ
２２４ｃｍ１・・・・・・暗証一致記憶部、２５．２５
−１・・・・・・タイマ回路部、５２１ａ−１・・・・
・・長時間設定信号、５２１ａ−２・・・・・・短時間
設定信号、８２１ｂ−１・・・・・・一致信号、Ｓ２５
・・・・・・有効期間信号。

Claims (1)

1. 【特許請求の範囲】 　データを入力する入力部と、データを表示する表示部
   と、駆動電力を供給する電源部と、予め登録された暗証
   符号を記憶しておく登録暗証符号記憶部と、前記入力部
   により入力された暗証符号と前記登録暗証符号記憶部に
   記憶された暗証符号との一致・不一致を判定し一致の時
   には一致信号を出力する一致判定部と、前記一致信号を
   記憶する暗証一致記憶部と、前記一致信号のパルス幅に
   応じた時間だけ前記駆動電力でキャパシタを充電し、そ
   のキャパシタの容量とリーク電流によって決定される一
   定時間の間、有効期間信号を出力するタイマ回路部とを
   備え、前記暗証一致記憶部の出力と前記有効期間信号と
   の両者の関係により取引を可能とするＩＣカードにおい
   て、 前記入力部から入力される時間設定入力に基づき、前記
   一致信号のパルス幅を変えるパルス幅設定手段を、前記
   タイマ回路部の入力段に設けたことを特徴とするＩＣカ
   ード。