JP3258030B2 - 携帯データ媒体との間で通信を行うための装置 - Google Patents
携帯データ媒体との間で通信を行うための装置Info
- Publication number
- JP3258030B2 JP3258030B2 JP50387698A JP50387698A JP3258030B2 JP 3258030 B2 JP3258030 B2 JP 3258030B2 JP 50387698 A JP50387698 A JP 50387698A JP 50387698 A JP50387698 A JP 50387698A JP 3258030 B2 JP3258030 B2 JP 3258030B2
- Authority
- JP
- Japan
- Prior art keywords
- portable data
- data medium
- signal
- supply
- electrical energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J11/00—Circuit arrangements for providing service supply to auxiliaries of stations in which electric power is generated, distributed or converted
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Credit Cards Or The Like (AREA)
- Near-Field Transmission Systems (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
Description
【発明の詳細な説明】 本発明は、少なくとも、電気エネルギー発生源から供
給される電圧信号と、制御信号と、データ送信信号とを
使用して、通信により携帯データ媒体との間で通信を行
う装置に関する。
給される電圧信号と、制御信号と、データ送信信号とを
使用して、通信により携帯データ媒体との間で通信を行
う装置に関する。
通常、携帯データ媒体は、マイクロプロセッサ、また
は、アクセスが管理され従って暗号キーなどの秘密情報
を格納することができるゾーンを規定するマイクロワイ
ヤ式論理回路を含むチップカードとすることができる。
（たとえば、米国特許4211919号に記述された携帯物体
を参照のこと） 本発明は、その場合に適用される規格（たとえば規格
ISO7816−３）をとくに満たすために、信号の順序とい
う全般的な問題を解決するための独自の解決方法を提供
することを目的とする。本発明により、携帯データ媒体
の抜き取り時、電源信号断を検出しながらも、この検出
後、所与の時間中、この信号を携帯データ媒体に供給し
続けるという相反する要件を簡単な方法で満たすことが
できる。
は、アクセスが管理され従って暗号キーなどの秘密情報
を格納することができるゾーンを規定するマイクロワイ
ヤ式論理回路を含むチップカードとすることができる。
（たとえば、米国特許4211919号に記述された携帯物体
を参照のこと） 本発明は、その場合に適用される規格（たとえば規格
ISO7816−３）をとくに満たすために、信号の順序とい
う全般的な問題を解決するための独自の解決方法を提供
することを目的とする。本発明により、携帯データ媒体
の抜き取り時、電源信号断を検出しながらも、この検出
後、所与の時間中、この信号を携帯データ媒体に供給し
続けるという相反する要件を簡単な方法で満たすことが
できる。
この目的のため、本発明による装置は、 電気エネルギー発生源と携帯データ媒体の間に配設さ
れ、携帯データ媒体が装置と協働していない場合、電気
エネルギー発生源から携帯データ媒体への電源信号の供
給を中断し、携帯データ媒体が装置と協働している場合
この供給を許可するように携帯データ媒体によって制御
される中断手段と、 − 電気エネルギー発生源から受け取った電気エネルギ
ーを保存するように構成され、携帯データ媒体の電源入
力部に接続され、その結果、前記の、電気エネルギー発
生源から携帯データ媒体への電源信号の供給の中断後、
所定の時間中、携帯データ媒体への前記電源信号を供給
するエネルギー保存手段と、 − 所定の順序に従って携帯データ媒体への前記信号の
送信を行い、所定の順序に従ってこの送信を中断し、な
らびに、電気エネルギー発生源からの電源信号の供給の
中断を検出し、次に、エネルギー保存手段からの電源信
号の供給中、前記の所定の順序に従って他の信号の中断
を開始するように構成された情報処理手段と を備える。
れ、携帯データ媒体が装置と協働していない場合、電気
エネルギー発生源から携帯データ媒体への電源信号の供
給を中断し、携帯データ媒体が装置と協働している場合
この供給を許可するように携帯データ媒体によって制御
される中断手段と、 − 電気エネルギー発生源から受け取った電気エネルギ
ーを保存するように構成され、携帯データ媒体の電源入
力部に接続され、その結果、前記の、電気エネルギー発
生源から携帯データ媒体への電源信号の供給の中断後、
所定の時間中、携帯データ媒体への前記電源信号を供給
するエネルギー保存手段と、 − 所定の順序に従って携帯データ媒体への前記信号の
送信を行い、所定の順序に従ってこの送信を中断し、な
らびに、電気エネルギー発生源からの電源信号の供給の
中断を検出し、次に、エネルギー保存手段からの電源信
号の供給中、前記の所定の順序に従って他の信号の中断
を開始するように構成された情報処理手段と を備える。
本発明の他の詳細および長所は、添付の図面を参照し
て行う好ましいいくつかの非限定的実施形態についての
以下の説明において明らかになろう。
て行う好ましいいくつかの非限定的実施形態についての
以下の説明において明らかになろう。
第１図は、本発明による装置の原理の略図である。
第２図は、本発明による装置の好ましい実施形態の略
図である。
図である。
第３図は、ISO規格7816−３によるチップカードとの
間でやりとりする信号のタイミングチャートである。
間でやりとりする信号のタイミングチャートである。
第４図は、本発明による装置と第２図のチップカード
２の間でやりとりする信号のタイミングチャートであ
る。
２の間でやりとりする信号のタイミングチャートであ
る。
第１図に、携帯データ媒体２と協働するようになって
いる装置１を示した。装置１は、情報記憶手段を含むマ
イクロプロセッサまたはマイクロ配線式論理回路の形態
の情報処理手段３を備える。これらの情報処理手段は、
携帯データ媒体２との通信を管理する、とりわけ、この
通信を行うために使用する後記する複数の信号を管理
し、場合によって適用される規格に適合した所定の順序
でこれらの信号が発生し消失するようにする手段を備え
る。マイクロプロセッサの場合、これらの手段は専用の
プログラムを備える。マイクロ配線式論理回路の場合、
これらの手段は専用のマイクロ配線式論理回路を備え
る。
いる装置１を示した。装置１は、情報記憶手段を含むマ
イクロプロセッサまたはマイクロ配線式論理回路の形態
の情報処理手段３を備える。これらの情報処理手段は、
携帯データ媒体２との通信を管理する、とりわけ、この
通信を行うために使用する後記する複数の信号を管理
し、場合によって適用される規格に適合した所定の順序
でこれらの信号が発生し消失するようにする手段を備え
る。マイクロプロセッサの場合、これらの手段は専用の
プログラムを備える。マイクロ配線式論理回路の場合、
これらの手段は専用のマイクロ配線式論理回路を備え
る。
装置１はさらに、情報処理手段３と、逆流防止手段６
に直列に接続された携帯データ媒体有無スイッチ（inte
rrupteur deprsence）５を介して携帯データ媒体２と
に接続された電気エネルギー発生源４を備える。これら
の逆流防止手段６は、電源信号ALを受信するようになっ
ている携帯データ媒体２の電源入力部７に接続される。
電気エネルギー発生源４はたとえば、電池、光電池、ま
たは高容量のコンデンサなどの電気発生装置から成る電
圧発生源を備えることができる。余り好ましくない実施
変形形態では、電気エネルギー発生源４が装置１の外部
にある。
に直列に接続された携帯データ媒体有無スイッチ（inte
rrupteur deprsence）５を介して携帯データ媒体２と
に接続された電気エネルギー発生源４を備える。これら
の逆流防止手段６は、電源信号ALを受信するようになっ
ている携帯データ媒体２の電源入力部７に接続される。
電気エネルギー発生源４はたとえば、電池、光電池、ま
たは高容量のコンデンサなどの電気発生装置から成る電
圧発生源を備えることができる。余り好ましくない実施
変形形態では、電気エネルギー発生源４が装置１の外部
にある。
媒体有無スイッチ５は、装置１に備えられ携帯データ
媒体２を収納するように構成されたコネクタ内に携帯デ
ータ媒体２が挿入された時、閉じるようになっている。
媒体２を収納するように構成されたコネクタ内に携帯デ
ータ媒体２が挿入された時、閉じるようになっている。
装置１はさらに、逆流防止手段６の出力部14に接続さ
れ、電気エネルギー発生源４から受け取った電気エネル
ギーを保存するように構成されたエネルギー保存手段８
を備える。逆流防止手段６は、エネルギー保存手段８か
ら放電手段11側に電気エネルギーが逆流するのを防止す
るよう構成される。エネルギー保存手段はたとえば、ダ
イオード、トランジスタ、または、逆流防止を行うよう
に構成された制御回路を含む。
れ、電気エネルギー発生源４から受け取った電気エネル
ギーを保存するように構成されたエネルギー保存手段８
を備える。逆流防止手段６は、エネルギー保存手段８か
ら放電手段11側に電気エネルギーが逆流するのを防止す
るよう構成される。エネルギー保存手段はたとえば、ダ
イオード、トランジスタ、または、逆流防止を行うよう
に構成された制御回路を含む。
装置１はさらに、片側がエネルギー保存手段８に接続
され、もう一方の側が、端子10を含み、これによって情
報処理手段３に接続される放電加速装置９を備える。放
電加速装置９は、情報処理手段３によって制御され、電
気エネルギーを流出させることによってエネルギー保存
手段８の放電を行うように構成される。放電加速装置は
たとえば、抵抗、トランジスタ、複数のトランジスタを
組み合わせたもの、または、論理ゲートを含む。
され、もう一方の側が、端子10を含み、これによって情
報処理手段３に接続される放電加速装置９を備える。放
電加速装置９は、情報処理手段３によって制御され、電
気エネルギーを流出させることによってエネルギー保存
手段８の放電を行うように構成される。放電加速装置は
たとえば、抵抗、トランジスタ、複数のトランジスタを
組み合わせたもの、または、論理ゲートを含む。
前記放電手段11は、それを介して逆流防止手段６自体
が媒体有無スイッチ５に接続される、入力部12と、情報
処理手段３の遮断入力部13に接続される出力部とを備え
る。この放電手段は、媒体有無スイッチ５が開いた時、
端子12上に存在する電気エネルギーを瞬時に放電するよ
うに構成され、その結果、情報処理手段３はこの開動作
を検出する。この放電手段はたとえば、単数または複数
の抵抗、あるいは単数または複数のトランジスタを含
む。この放電手段11は、使用する構成要素を考えた場
合、事実上、端子12において０の容量を得ることができ
ない場合、および、そのためこの容量を放電しなければ
ならない場合にのみ必要である。
が媒体有無スイッチ５に接続される、入力部12と、情報
処理手段３の遮断入力部13に接続される出力部とを備え
る。この放電手段は、媒体有無スイッチ５が開いた時、
端子12上に存在する電気エネルギーを瞬時に放電するよ
うに構成され、その結果、情報処理手段３はこの開動作
を検出する。この放電手段はたとえば、単数または複数
の抵抗、あるいは単数または複数のトランジスタを含
む。この放電手段11は、使用する構成要素を考えた場
合、事実上、端子12において０の容量を得ることができ
ない場合、および、そのためこの容量を放電しなければ
ならない場合にのみ必要である。
逆流防止手段６は、放電手段11と同様、電源信号ALの
供給停止の検出が行える装置１内の任意の場所に位置す
る、電気エネルギー発生源４からの電源信号の供給停止
を検出する別の任意の手段に換えることができる。この
別の手段は、たとえば光学的手段または誘導手段により
電気エネルギー発生源４とエネルギー保存手段８との間
の０電流を測定する手段とすることができる。
供給停止の検出が行える装置１内の任意の場所に位置す
る、電気エネルギー発生源４からの電源信号の供給停止
を検出する別の任意の手段に換えることができる。この
別の手段は、たとえば光学的手段または誘導手段により
電気エネルギー発生源４とエネルギー保存手段８との間
の０電流を測定する手段とすることができる。
好ましくは、装置１はさらに、携帯データ媒体２に制
御信号SC1およびSC2を供給し、媒体との間でデータ送信
信号I/Oのやりとりを行うための適合手段15を備える。
この適合手段15は、必要な場合に適用可能規格にこれら
の信号を適合させるためのものである。
御信号SC1およびSC2を供給し、媒体との間でデータ送信
信号I/Oのやりとりを行うための適合手段15を備える。
この適合手段15は、必要な場合に適用可能規格にこれら
の信号を適合させるためのものである。
もちろん、前記に規定する装置１の種々の手段は、同
一かつ単一の、マイクロプロセッサまたはマイクロワイ
ヤ式論理回路型構成要素上に物理的に置くことができ、
必ずしも、異なる構成要素上に置く必要はない。
一かつ単一の、マイクロプロセッサまたはマイクロワイ
ヤ式論理回路型構成要素上に物理的に置くことができ、
必ずしも、異なる構成要素上に置く必要はない。
動作中、携帯データ媒体２が装置１に挿入されると、
媒体有無スイッチ５が閉じ、それにより、 − 逆流防止手段６の入力部12は、低電気エネルギーレ
ベルから高電気エネルギーレベルに移行し、 − 放電手段11は、携帯データ媒体２が挿入されたこ
と、ならびに、したがってこの媒体との通信手順を始め
るべきであることを情報処理手段３に知らせるこの高電
気エネルギーレベルを、情報処理手段３の入力部13にフ
ィードバックし、 − エネルギー保存手段８は保存を行い、 − 携帯データ媒体２は、それ自体を動作させることが
できる電気エネルギーを、その電源入力部７を介して受
け取り、 − 放電加速装置９は、端子10に作用する情報処理手段
３により非能動位置に保持され、 − 情報処理手段３は、必要な場合に適用可能規格に適
合する所定の順序で信号I/O、SC1、SC2を発生させるよ
う構成される。
媒体有無スイッチ５が閉じ、それにより、 − 逆流防止手段６の入力部12は、低電気エネルギーレ
ベルから高電気エネルギーレベルに移行し、 − 放電手段11は、携帯データ媒体２が挿入されたこ
と、ならびに、したがってこの媒体との通信手順を始め
るべきであることを情報処理手段３に知らせるこの高電
気エネルギーレベルを、情報処理手段３の入力部13にフ
ィードバックし、 − エネルギー保存手段８は保存を行い、 − 携帯データ媒体２は、それ自体を動作させることが
できる電気エネルギーを、その電源入力部７を介して受
け取り、 − 放電加速装置９は、端子10に作用する情報処理手段
３により非能動位置に保持され、 − 情報処理手段３は、必要な場合に適用可能規格に適
合する所定の順序で信号I/O、SC1、SC2を発生させるよ
う構成される。
これにより、装置１および携帯データ媒体２は、対話
手順実行の準備が完了する。
手順実行の準備が完了する。
後に、装置１から携帯データ媒体２が取り出される
と、媒体有無スイッチ５が開き、それにより、 − 逆流防止手段６の入力部12は、高電気エネルギーレ
ベルから低電気エネルギーレベルに移行し、 − 放電手段11は、この低電気エネルギーレベルを、情
報処理手段３の入力部13にフィードバックし、情報処理
手段３は、これを検出し、現在進行中の一切の処理操作
を中止し、必要な場合に適用可能規格に適合する所定の
順序による信号I/O、SC1、SC2の中断を開始する。
と、媒体有無スイッチ５が開き、それにより、 − 逆流防止手段６の入力部12は、高電気エネルギーレ
ベルから低電気エネルギーレベルに移行し、 − 放電手段11は、この低電気エネルギーレベルを、情
報処理手段３の入力部13にフィードバックし、情報処理
手段３は、これを検出し、現在進行中の一切の処理操作
を中止し、必要な場合に適用可能規格に適合する所定の
順序による信号I/O、SC1、SC2の中断を開始する。
− 次に、その端子10を介して情報処理手段３により制
御される放電加速装置９は、エネルギー保存手段８を開
放するようになり、携帯データ媒体２の電源入力部７で
使用可能な電気エネルギーは０に戻され、その結果、装
置１からのこの媒体の接続解除の準備が行われる。
御される放電加速装置９は、エネルギー保存手段８を開
放するようになり、携帯データ媒体２の電源入力部７で
使用可能な電気エネルギーは０に戻され、その結果、装
置１からのこの媒体の接続解除の準備が行われる。
第２図において、第１図の要素と同様の要素には同じ
符号が付してある。情報処理手段３はマイクロプロセッ
サを備え、電気エネルギー発生源４は直列接続された二
つの電池を備え、放電手段11は、電圧制御装置６の端子
12と装置１のアースとの間に直列接続された二つの抵抗
R1、R2を備え、これらの抵抗の共有点は、マイクロプロ
セッサの端子13に接続される。逆流防止手段６は、出力
電圧の低下が少ないという特性を有する線形電圧制御装
置、すなわち「低ドロップアウト」制御装置を備え、同
一の電圧制御装置6Aが、電気エネルギー発生源４とマイ
クロプロセッサ３との間に置かれる。
符号が付してある。情報処理手段３はマイクロプロセッ
サを備え、電気エネルギー発生源４は直列接続された二
つの電池を備え、放電手段11は、電圧制御装置６の端子
12と装置１のアースとの間に直列接続された二つの抵抗
R1、R2を備え、これらの抵抗の共有点は、マイクロプロ
セッサの端子13に接続される。逆流防止手段６は、出力
電圧の低下が少ないという特性を有する線形電圧制御装
置、すなわち「低ドロップアウト」制御装置を備え、同
一の電圧制御装置6Aが、電気エネルギー発生源４とマイ
クロプロセッサ３との間に置かれる。
エネルギー保存手段は、電圧制御装置の端子14とアー
スとの間に取り付けたコンデンサ８を備える。放電加速
装置は、端子14とマイクロプロセッサの間に取り付けた
抵抗９を備える。
スとの間に取り付けたコンデンサ８を備える。放電加速
装置は、端子14とマイクロプロセッサの間に取り付けた
抵抗９を備える。
電源信号ALは電圧信号VCCで表してある。制御信号は
クロック信号CLKとリセット信号RSTとを含む。
クロック信号CLKとリセット信号RSTとを含む。
携帯データ媒体は、クレジットカード型チップカード
２で表してある。
２で表してある。
好ましい実施形態では、装置１は携帯型であり、チッ
プカードケースの寸法を有する一方、マイクロプロセッ
サ３はさらに表示装置16を具備し、チップカード２が一
旦装置１のコネクタに挿入されると、表示装置16が、チ
ップカード２内にある口座の残高、および場合によって
は他の情報を自動的に表示するよう構成される。したが
って装置１は、使用者側からは何ら特別な操作を必要と
しない個人用残高読み取り装置となることができる。
プカードケースの寸法を有する一方、マイクロプロセッ
サ３はさらに表示装置16を具備し、チップカード２が一
旦装置１のコネクタに挿入されると、表示装置16が、チ
ップカード２内にある口座の残高、および場合によって
は他の情報を自動的に表示するよう構成される。したが
って装置１は、使用者側からは何ら特別な操作を必要と
しない個人用残高読み取り装置となることができる。
一般的に、チップカードとのデータのやりとりはISO
規格7816によって成文化されており、そのうちの7816−
３の部分が、第３図のタイミングチャートに示すよう
に、電位基準信号GND、電源信号VCC、メモリ電源信号VP
P、クロック信号CLK、リセット信号RST、およびデータ
交換信号I/Oなど、チップカードに適用される種々の信
号の順序に関する。
規格7816によって成文化されており、そのうちの7816−
３の部分が、第３図のタイミングチャートに示すよう
に、電位基準信号GND、電源信号VCC、メモリ電源信号VP
P、クロック信号CLK、リセット信号RST、およびデータ
交換信号I/Oなど、チップカードに適用される種々の信
号の順序に関する。
やりとりの開始時には、VCC、VPP、CLK、およびRSTの
順で信号が供給されなければならないことがわかる。な
お信号VPPは通常は使用しないので、信号VCCとの接続に
より短絡される。やりとりが終了したら、逆の順序で前
記信号を消さなければならない。
順で信号が供給されなければならないことがわかる。な
お信号VPPは通常は使用しないので、信号VCCとの接続に
より短絡される。やりとりが終了したら、逆の順序で前
記信号を消さなければならない。
第４図で、「カードあり」の曲線は、装置１に対する
チップカード２の状態（挿入または引き抜かれた状態）
を規定し、「点12」の曲線は、第２図の点12での電位の
推移を規定する。第三の線図は、重なった複数の信号を
示す図である。チップカード２を挿入すると、電圧信号
VCC、データ伝送信号I/O、クロック信号CLK、およびリ
セット信号RSTが相次いで発生し、カードが抜かれる
と、これらの信号は逆の順序で消える。
チップカード２の状態（挿入または引き抜かれた状態）
を規定し、「点12」の曲線は、第２図の点12での電位の
推移を規定する。第三の線図は、重なった複数の信号を
示す図である。チップカード２を挿入すると、電圧信号
VCC、データ伝送信号I/O、クロック信号CLK、およびリ
セット信号RSTが相次いで発生し、カードが抜かれる
と、これらの信号は逆の順序で消える。
信号の出現順はマイクロプロセッサの専用プログラム
によって管理されるが、これらの信号の消順の場合に
は、第２図の電子装置も必要となる。
によって管理されるが、これらの信号の消順の場合に
は、第２図の電子装置も必要となる。
電圧信号VCCの曲線は他の曲線を全て包含する。カー
ドが抜かれると、この曲線は、ISO規格7816−３によっ
て課され図に示す、カード抜き取りから500μｓ後にVCC
＜0.4Vであることという低下パターンに従い、τ１＝10
00μｓおよびτ２＝50μｓという二つの連続時定数に相
当する二つの段階で低下する。
ドが抜かれると、この曲線は、ISO規格7816−３によっ
て課され図に示す、カード抜き取りから500μｓ後にVCC
＜0.4Vであることという低下パターンに従い、τ１＝10
00μｓおよびτ２＝50μｓという二つの連続時定数に相
当する二つの段階で低下する。
信号I/O、RST、CLKはマイクロプロセッサの電圧を基
にして発生するが、この電圧自体もマイクロプロセッサ
に供給される電圧VCCから生じることから、これらの信
号のレベルはVCCのレベルよりも常に低い。抵抗R1、R2
と電圧制御装置６とを組み合わせることにより、カード
の抜き取りを検出することができる。時定数τ１の段階
中に行われる信号I/O、RST、CLKのリセットの間、コン
デンサ８によりチップカード２への電源供給を続けるこ
とができ、抵抗９とマイクロプロセッサを組み合わせる
ことにより、このリセット後の時定数τ２の段階におけ
るVCCの低下を速めることができる。
にして発生するが、この電圧自体もマイクロプロセッサ
に供給される電圧VCCから生じることから、これらの信
号のレベルはVCCのレベルよりも常に低い。抵抗R1、R2
と電圧制御装置６とを組み合わせることにより、カード
の抜き取りを検出することができる。時定数τ１の段階
中に行われる信号I/O、RST、CLKのリセットの間、コン
デンサ８によりチップカード２への電源供給を続けるこ
とができ、抵抗９とマイクロプロセッサを組み合わせる
ことにより、このリセット後の時定数τ２の段階におけ
るVCCの低下を速めることができる。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 G06K 17/00 G06F 1/18 G06F 3/00
Claims (3)
- 【請求項１】電気エネルギー発生源と携帯データ媒体と
の間に配設され、携帯データ媒体（２）が装置（１）と
協働していない場合、電気エネルギー発生源（４）から
携帯データ媒体への電源信号（AL）の供給を中断し、携
帯データ媒体（２）が装置（１）と協働している場合こ
の供給を許可するように携帯データ媒体によって制御さ
れる中断手段（５）と、 電気エネルギー発生源（４）から受け取った電気エネル
ギーを保存し、携帯データ媒体（２）の電源入力部
（７）に接続され、その結果、前記の、電気エネルギー
発生源（４）からの電源信号（AL）の供給の中断後、所
定の時間中、携帯データ媒体への電源信号を供給するよ
うに構成されたエネルギー保存手段（８）と、 所定の順序に従って携帯データ媒体への前記信号（AL、
SC1、I/O）の送信を行い、所定の順序に従ってこの送信
を中断し、かつ電気エネルギー発生源（４）からの電源
信号（AL）の供給の中断を検出し、次に、エネルギー保
存手段からの電源信号の供給中、前記の所定の順序に従
って他の信号（SC1、I/O）の中断を開始するように構成
された情報処理手段（３）と を備えることを特徴とする少なくとも、電気エネルギー
発生源（４）から供給される電源信号（AL）と、制御信
号（SC1）と、データ送信信号（I/O）とを使用する通信
により携帯データ媒体との間で通信を行う装置。 - 【請求項２】中断手段（５）とエネルギー保存手段との
間に配設され、エネルギー保存手段から中断手段（５）
への電気エネルギーの逆流を防止するように構成された
逆流防止手段（６）を含む請求の範囲第１項に記載の装
置。 - 【請求項３】前記の所定の順序により他の信号（SC1、I
/O）の前記中断が一旦行われたら、エネルギー保存手段
（８）を開放するように構成され、情報処理手段（３）
によって制御される放電手段（９）を含む範囲第１項に
記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9608179A FR2750516B1 (fr) | 1996-07-01 | 1996-07-01 | Dispositif pour communiquer avec un support de donnees portable |
| FR96/08179 | 1996-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10511493A JPH10511493A (ja) | 1998-11-04 |
| JP3258030B2 true JP3258030B2 (ja) | 2002-02-18 |
Family
ID=9493603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50387698A Expired - Fee Related JP3258030B2 (ja) | 1996-07-01 | 1997-06-26 | 携帯データ媒体との間で通信を行うための装置 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US6205194B1 (ja) |
| EP (1) | EP0847550B1 (ja) |
| JP (1) | JP3258030B2 (ja) |
| KR (1) | KR100465440B1 (ja) |
| CN (1) | CN1129830C (ja) |
| AR (1) | AR008055A1 (ja) |
| AU (1) | AU717472B2 (ja) |
| BR (1) | BR9706551A (ja) |
| CA (1) | CA2230286C (ja) |
| DE (1) | DE69721948T2 (ja) |
| FR (1) | FR2750516B1 (ja) |
| HK (1) | HK1015899A1 (ja) |
| NO (1) | NO317498B1 (ja) |
| TW (1) | TW417046B (ja) |
| WO (1) | WO1998000772A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW449689B (en) * | 1999-12-10 | 2001-08-11 | Via Tech Inc | Motherboard and computer system for flexible using SDRAM and DDRAM |
| US6690147B2 (en) | 2002-05-23 | 2004-02-10 | Texas Instruments Incorporated | LDO voltage regulator having efficient current frequency compensation |
| CN1852171A (zh) * | 2006-03-27 | 2006-10-25 | 华为技术有限公司 | 数据传输设备及其故障检测和上报方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2779813B2 (ja) * | 1988-09-06 | 1998-07-23 | セイコーエプソン株式会社 | コンピューター |
| JPH02148210A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | フラットパネルディスプレイの着脱制御回路 |
| US5408421A (en) * | 1991-05-28 | 1995-04-18 | Prest; Edward | Portable battery back-up data cartridge |
| JPH0784687A (ja) * | 1993-09-17 | 1995-03-31 | Seiko Epson Corp | 情報処理装置 |
| JPH08185248A (ja) * | 1994-12-15 | 1996-07-16 | Internatl Business Mach Corp <Ibm> | 電源管理機構、電源管理方法、及び入出力装置用コントローラ |
-
1996
- 1996-07-01 FR FR9608179A patent/FR2750516B1/fr not_active Expired - Fee Related
- 1996-07-10 TW TW085108338A patent/TW417046B/zh not_active IP Right Cessation
-
1997
- 1997-06-26 EP EP97930594A patent/EP0847550B1/fr not_active Expired - Lifetime
- 1997-06-26 BR BR9706551A patent/BR9706551A/pt not_active Application Discontinuation
- 1997-06-26 US US09/029,193 patent/US6205194B1/en not_active Expired - Fee Related
- 1997-06-26 KR KR10-1998-0701536A patent/KR100465440B1/ko not_active IP Right Cessation
- 1997-06-26 DE DE69721948T patent/DE69721948T2/de not_active Expired - Lifetime
- 1997-06-26 JP JP50387698A patent/JP3258030B2/ja not_active Expired - Fee Related
- 1997-06-26 AU AU34489/97A patent/AU717472B2/en not_active Ceased
- 1997-06-26 WO PCT/FR1997/001141 patent/WO1998000772A1/fr active IP Right Grant
- 1997-06-26 CN CN97190791.9A patent/CN1129830C/zh not_active Expired - Fee Related
- 1997-06-26 CA CA002230286A patent/CA2230286C/en not_active Expired - Fee Related
- 1997-06-30 AR ARP970102907A patent/AR008055A1/es unknown
-
1998
- 1998-02-27 NO NO19980868A patent/NO317498B1/no not_active IP Right Cessation
-
1999
- 1999-02-12 HK HK99100610A patent/HK1015899A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998000772A1 (fr) | 1998-01-08 |
| JPH10511493A (ja) | 1998-11-04 |
| HK1015899A1 (en) | 1999-10-22 |
| TW417046B (en) | 2001-01-01 |
| AU717472B2 (en) | 2000-03-30 |
| US6205194B1 (en) | 2001-03-20 |
| DE69721948T2 (de) | 2003-12-11 |
| NO980868D0 (no) | 1998-02-27 |
| AU3448997A (en) | 1998-01-21 |
| NO317498B1 (no) | 2004-11-08 |
| CN1129830C (zh) | 2003-12-03 |
| AR008055A1 (es) | 1999-12-09 |
| FR2750516B1 (fr) | 1998-07-31 |
| NO980868L (no) | 1998-04-27 |
| KR100465440B1 (ko) | 2005-04-06 |
| CN1196807A (zh) | 1998-10-21 |
| EP0847550B1 (fr) | 2003-05-14 |
| CA2230286C (en) | 2006-05-30 |
| BR9706551A (pt) | 1999-07-20 |
| FR2750516A1 (fr) | 1998-01-02 |
| EP0847550A1 (fr) | 1998-06-17 |
| KR19990044299A (ko) | 1999-06-25 |
| DE69721948D1 (de) | 2003-06-18 |
| CA2230286A1 (en) | 1998-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7392408B2 (en) | Method and apparatus for selectively performing lock-out function in integrated circuit device | |
| US6536671B1 (en) | Automatic recovery of integrated circuit cards | |
| US8316242B2 (en) | Cryptoprocessor with improved data protection | |
| JP3162406B2 (ja) | データの処理と記憶のための装置 | |
| US20070257116A1 (en) | Interface detection method of a multiple mode micro memory card | |
| US20080016082A1 (en) | Memory card detection circuit and method thereof | |
| JP3258030B2 (ja) | 携帯データ媒体との間で通信を行うための装置 | |
| AU733701B2 (en) | Coupler for managing communication between a portable data medium and a data exchange device, and data exchange device therefor | |
| US6520416B1 (en) | Interface module for operation between a chip card and a microprocessor-based system | |
| CN101414209B (zh) | 存储卡供电装置以及存储卡存取装置 | |
| US7802125B2 (en) | Over clocking detecting and permitting access to stored over clocking indicator in a power down state | |
| US7149127B2 (en) | Flash memory card | |
| US6760858B1 (en) | Method enabling an exchange of data between a smart card and an apparatus | |
| KR100872046B1 (ko) | 카드형 유에스비 메모리 장치 | |
| CN100423022C (zh) | 带有防伪鉴别功能的便携式个人终端 | |
| US20090240884A1 (en) | Playback apparatus for multiple memory cards of the same type | |
| JPS62165286A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| Song et al. | Smart card terminal systems using ISO/IEC 7816-3 interface and 8051 microprocessor based on the System-on-Chip | |
| GB2321746A (en) | Portable data carrier operating method | |
| JPS62162183A (ja) | Ｉｃカ−ド | |
| JPS62254287A (ja) | 電子部品の識別方式 | |
| JPH09212599A (ja) | Ｉｃカードリーダライタ | |
| KR20000010938U (ko) | 파워 다운 모드하에서 리셋 회로 | |
| JPH1069340A (ja) | 不揮発性半導体メモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |