JP2576111B2 - デジタル信号速度変換方式 - Google Patents
デジタル信号速度変換方式Info
- Publication number
- JP2576111B2 JP2576111B2 JP6896787A JP6896787A JP2576111B2 JP 2576111 B2 JP2576111 B2 JP 2576111B2 JP 6896787 A JP6896787 A JP 6896787A JP 6896787 A JP6896787 A JP 6896787A JP 2576111 B2 JP2576111 B2 JP 2576111B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bit
- output
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は音声または画像信号における速度変換方式に
関するものである。
関するものである。
従来のこの種のデジタル信号速度変換方式の一例を第
２図に示し説明する。
２図に示し説明する。
図において、11はデータ入力信号が印加されるデータ
信号入力端子、12はクロツク信号が印加されるクロツク
信号入力端子、13はデジタル・アナログ変換器（以下、
D/A変換器と呼称する）、14はこのD/A変換器13のベース
バンド出力端子、15はアナログ・デジタル変換器（以
下、A/D変換器と呼称する）、16はこのA/D変換器15のベ
ースバンド入力端子、17は出力データ信号が得られるデ
ータ信号出力端子、18は上記クロツク信号入力端子12に
印加されるクロツク信号とは周波数が異なるクロツク信
号が印加されるクロツク信号入力端子である。
信号入力端子、12はクロツク信号が印加されるクロツク
信号入力端子、13はデジタル・アナログ変換器（以下、
D/A変換器と呼称する）、14はこのD/A変換器13のベース
バンド出力端子、15はアナログ・デジタル変換器（以
下、A/D変換器と呼称する）、16はこのA/D変換器15のベ
ースバンド入力端子、17は出力データ信号が得られるデ
ータ信号出力端子、18は上記クロツク信号入力端子12に
印加されるクロツク信号とは周波数が異なるクロツク信
号が印加されるクロツク信号入力端子である。
そして、従来、音声または画像信号のデジタル信号に
おける速度変換は、この第２図に示すように、D/A変換
器13のデータ信号入力端子11にデータ信号を入力し、ク
ロツク信号入力端子12にクロツク信号を入力して、アナ
ログ信号をベースバンド出力端子14より取り出し、この
アナログ信号をA/D変換器15のベースバンド入力端子16
に供給する。そして、D/A変換器13のクロツク信号入力
端子２に供給されるクロツク信号とは周波数の異なるク
ロツク信号をクロツク信号入力端子18からA/D変換器15
に供給することにより、データ信号出力端子17より速度
変換されたデジタル信号を取り出す。
おける速度変換は、この第２図に示すように、D/A変換
器13のデータ信号入力端子11にデータ信号を入力し、ク
ロツク信号入力端子12にクロツク信号を入力して、アナ
ログ信号をベースバンド出力端子14より取り出し、この
アナログ信号をA/D変換器15のベースバンド入力端子16
に供給する。そして、D/A変換器13のクロツク信号入力
端子２に供給されるクロツク信号とは周波数の異なるク
ロツク信号をクロツク信号入力端子18からA/D変換器15
に供給することにより、データ信号出力端子17より速度
変換されたデジタル信号を取り出す。
上述した従来のデジタル信号速度変換方式では、デジ
タル信号を一度アナログ信号に変換し、さらに、そのア
ナログ信号をデジタル信号に変換しているので、アナロ
グ信号をデジタル化するときに生ずる量子化歪が発生
し、信号の劣化がさけられないという問題があつた。
タル信号を一度アナログ信号に変換し、さらに、そのア
ナログ信号をデジタル信号に変換しているので、アナロ
グ信号をデジタル化するときに生ずる量子化歪が発生
し、信号の劣化がさけられないという問題があつた。
本発明のデジタル信号速度変換方式は、最上位桁ビツ
ト（MSB＝Most Significant Bit）から最下位桁ビツト
（LSB＝Least Significant Bit）まで並んでいるＮビツ
ト（N:2以上の整数）のデジタル信号を書込みカウンタ
の出力でエラスチツクストアに書込み、書込みクロツク
よりわずかに低い周波数の読出しカウンタの出力で読み
出す回路において、上記書込みカウンタの出力と上記読
出しカウンタの出力の位相を比較し、上記書込みクロツ
クの位相が読出しクロツクの位相に対して１ビツト近く
進みかつ入力信号に最下位桁ビツトが検出された際直ち
に上記読出しカウンタをリセツトし、最下位桁ビツトを
１ビツト抜きとることによりデジタル信号の速度を変換
するようにしたものである。
ト（MSB＝Most Significant Bit）から最下位桁ビツト
（LSB＝Least Significant Bit）まで並んでいるＮビツ
ト（N:2以上の整数）のデジタル信号を書込みカウンタ
の出力でエラスチツクストアに書込み、書込みクロツク
よりわずかに低い周波数の読出しカウンタの出力で読み
出す回路において、上記書込みカウンタの出力と上記読
出しカウンタの出力の位相を比較し、上記書込みクロツ
クの位相が読出しクロツクの位相に対して１ビツト近く
進みかつ入力信号に最下位桁ビツトが検出された際直ち
に上記読出しカウンタをリセツトし、最下位桁ビツトを
１ビツト抜きとることによりデジタル信号の速度を変換
するようにしたものである。
本発明においては、最上位桁ビツトから最下位桁ビツ
トまでＮビツト（n:2以上の整数）のデジタル信号を、
ビツトの欠落によるデータ誤りが生じても最も悪影響の
小さい最下位桁ビツトを抜きとることにより、クロツク
周波数がわずかに低い周波数にデータ信号を速度変換す
る。
トまでＮビツト（n:2以上の整数）のデジタル信号を、
ビツトの欠落によるデータ誤りが生じても最も悪影響の
小さい最下位桁ビツトを抜きとることにより、クロツク
周波数がわずかに低い周波数にデータ信号を速度変換す
る。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明によるデジタル信号速度変換方式の一
実施例を示すブロツク図である。
実施例を示すブロツク図である。
図において、１はデータ入力信号が印加されるデータ
信号入力端子、２はクロツク信号が印加されるクロツク
信号入力端子、３はデータ信号入力端子１からの入力信
号の最下位桁ビツトを検出しその最下位桁ビツトが検出
されたら位相比較器６にパルスを送出する最下位桁ビツ
ト検出回路、４はクロツク信号入力端子２からの入力信
号のクロツクをＭ（M:2以上の整数）分周し、そのクロ
ツクをＭビツトのエラスチツクストア７と位相比較器６
に出力する書込みカウンタ、５は上記クロツク信号入力
端子２に入力されるクロツク周波数よりわずかに周波数
が低いクロツクの入力端子であるクロツク信号入力端子
９からのクロツク信号を入力してＭ分周し、その出力を
Ｍビツトのエラスチツクストア７への読出しクロツクと
して供給すると共に位相比較器６への出力とし、さらに
この位相比較器６から出力されるトリガによりリセツト
される機能をもつ読出しカウンタである。そして、比較
器６は書込みカウンタ４の出力と読出しカウンタ５の出
力を入力としこの２つの入力の位相を比較し、書込みカ
ウンタ４の出力の位相が読出しカウンタ５の出力の位相
よりも１ビツト近く進みかつ上記最下位桁ビツト検出回
路３において入力信号に最下位桁ビツトが検出されパル
スが入力されたら読出しカウンタ５にトリガを出力する
ように構成され、また、Ｍビツトのエラスチツクストア
７は最下位桁ビツト検出回路３からの出力と書込みカウ
ンタ４の各出力を入力とするアンドゲート７−1,7−2,7
−3,7−４とこのアンドゲート７−１〜７−４の各出力
を入力とするメモリ７−５およびこのメモリ７−５の出
力と読出しカウンタ５の各出力を入力とするアンドゲー
ト７−6,7−7,7−8,7−９によつて構成されている。８
は出力データ信号が得られるデータ信号出力端子であ
る。
信号入力端子、２はクロツク信号が印加されるクロツク
信号入力端子、３はデータ信号入力端子１からの入力信
号の最下位桁ビツトを検出しその最下位桁ビツトが検出
されたら位相比較器６にパルスを送出する最下位桁ビツ
ト検出回路、４はクロツク信号入力端子２からの入力信
号のクロツクをＭ（M:2以上の整数）分周し、そのクロ
ツクをＭビツトのエラスチツクストア７と位相比較器６
に出力する書込みカウンタ、５は上記クロツク信号入力
端子２に入力されるクロツク周波数よりわずかに周波数
が低いクロツクの入力端子であるクロツク信号入力端子
９からのクロツク信号を入力してＭ分周し、その出力を
Ｍビツトのエラスチツクストア７への読出しクロツクと
して供給すると共に位相比較器６への出力とし、さらに
この位相比較器６から出力されるトリガによりリセツト
される機能をもつ読出しカウンタである。そして、比較
器６は書込みカウンタ４の出力と読出しカウンタ５の出
力を入力としこの２つの入力の位相を比較し、書込みカ
ウンタ４の出力の位相が読出しカウンタ５の出力の位相
よりも１ビツト近く進みかつ上記最下位桁ビツト検出回
路３において入力信号に最下位桁ビツトが検出されパル
スが入力されたら読出しカウンタ５にトリガを出力する
ように構成され、また、Ｍビツトのエラスチツクストア
７は最下位桁ビツト検出回路３からの出力と書込みカウ
ンタ４の各出力を入力とするアンドゲート７−1,7−2,7
−3,7−４とこのアンドゲート７−１〜７−４の各出力
を入力とするメモリ７−５およびこのメモリ７−５の出
力と読出しカウンタ５の各出力を入力とするアンドゲー
ト７−6,7−7,7−8,7−９によつて構成されている。８
は出力データ信号が得られるデータ信号出力端子であ
る。
つぎにこの第１図に示す実施例の動作を説明する。
まず、データ信号入力端子１に入力されたＮビツトの
デジタル信号は最下位桁ビツト検出回路３を通り、Ｍビ
ツトのエラスチツクストア７に入力される。そして、ク
ロツク信号入力端子２に入力されたクロツクは書込みカ
ウンタ４に入力され、この書込みカウンタ４に入力され
たクロツクはＭ分周され、Ｍビツトのエラスチツクスト
ア７への書込みクロツクとして出力され、また、これと
同時に位相比較器６へも出力される。
デジタル信号は最下位桁ビツト検出回路３を通り、Ｍビ
ツトのエラスチツクストア７に入力される。そして、ク
ロツク信号入力端子２に入力されたクロツクは書込みカ
ウンタ４に入力され、この書込みカウンタ４に入力され
たクロツクはＭ分周され、Ｍビツトのエラスチツクスト
ア７への書込みクロツクとして出力され、また、これと
同時に位相比較器６へも出力される。
つぎに、クロツク信号入力端子２に入力されるクロツ
クよりわずかに周波数が低いクロツクの入力端子である
クロツク信号入力端子９からのクロツクは読出しカウン
タ５へ入力され、この読出しカウンタ５では入力された
クロツクをＭ分周し、エラスチツクストア７からの読出
しクロツクとして使用すると共に位相比較器６へも出力
される。そして、この位相比較器６では、上記書込みク
ロツクと読出しクロツクの位相を比較し、書込みクロツ
クの位相が読出しクロツクの位相より１ビツト近く進
み、かつ最下位桁ビツト検出回路３において最下位桁ビ
ツトが検出されたら直ちに読出しカウンタ５をリセツト
して最下位桁ビツトを１ビツト削除し、速度変換を行
う。
クよりわずかに周波数が低いクロツクの入力端子である
クロツク信号入力端子９からのクロツクは読出しカウン
タ５へ入力され、この読出しカウンタ５では入力された
クロツクをＭ分周し、エラスチツクストア７からの読出
しクロツクとして使用すると共に位相比較器６へも出力
される。そして、この位相比較器６では、上記書込みク
ロツクと読出しクロツクの位相を比較し、書込みクロツ
クの位相が読出しクロツクの位相より１ビツト近く進
み、かつ最下位桁ビツト検出回路３において最下位桁ビ
ツトが検出されたら直ちに読出しカウンタ５をリセツト
して最下位桁ビツトを１ビツト削除し、速度変換を行
う。
なお、ここで、最下位桁ビツトを１ビツト削除したデ
ータ信号を直列に並べて伝送する場合には、伝送される
信号のフレーム内に、最下位桁ビツトを１ビツト削除し
たことを示すビツトを付加し、デジタル−アナログ変換
のときに最下位桁ビツトが１ビツト削除されていること
を識別できるようにする必要がある。
ータ信号を直列に並べて伝送する場合には、伝送される
信号のフレーム内に、最下位桁ビツトを１ビツト削除し
たことを示すビツトを付加し、デジタル−アナログ変換
のときに最下位桁ビツトが１ビツト削除されていること
を識別できるようにする必要がある。
以上説明したように、本発明によれば、最上位桁ビツ
トから最下位桁ビツトまでＮビツト（N:2以上の整数）
のデジタル信号を、ビツト欠落によるデータ誤りが生じ
ても最も悪影響の小さい最下位桁ビツトを抜きとること
により、クロツク周波数がわずかに低い周波数に、デー
タ信号を速度変換できる効果がある。
トから最下位桁ビツトまでＮビツト（N:2以上の整数）
のデジタル信号を、ビツト欠落によるデータ誤りが生じ
ても最も悪影響の小さい最下位桁ビツトを抜きとること
により、クロツク周波数がわずかに低い周波数に、デー
タ信号を速度変換できる効果がある。
第１図は本発明によるデジタル信号速度変換方式の一実
施例を示すブロツク図、第２図は従来のデジタル信号速
度変換方式の一例を示すブロツク図である。 １……データ信号入力端子、２……クロツク信号入力端
子、３……最下位桁ビツト検出回路、４……書込みカウ
ンタ、５……読出しカウンタ、６……比較回路、７……
エラスチツクストア、８……データ信号出力端子、９…
…クロツク信号入力端子。
施例を示すブロツク図、第２図は従来のデジタル信号速
度変換方式の一例を示すブロツク図である。 １……データ信号入力端子、２……クロツク信号入力端
子、３……最下位桁ビツト検出回路、４……書込みカウ
ンタ、５……読出しカウンタ、６……比較回路、７……
エラスチツクストア、８……データ信号出力端子、９…
…クロツク信号入力端子。
Claims (1)
- 【請求項１】最上位桁ビツトから最下位桁ビツトまで並
んでいるＮビツト（N:2以上の整数）のデジタル信号を
書込みカウンタの出力でエラスチツクストアに書込み、
書込みクロツクよりわずかに低い周波数の読出しカウン
タの出力で読み出す回路において、前記書込みカウンタ
の出力と前記読出しカウンタの出力の位相を比較し、前
記書込みクロツクの位相が読出しクロツクの位相に対し
て１ビツト近く進みかつ入力信号に最下位桁ビツトが検
出された際直ちに前記読出しカウンタをリセツトし、最
下位桁ビツトを１ビツト抜きとることにより、デジタル
信号の速度を変換するようにしたことを特徴とするデジ
タル信号速度変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6896787A JP2576111B2 (ja) | 1987-03-25 | 1987-03-25 | デジタル信号速度変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6896787A JP2576111B2 (ja) | 1987-03-25 | 1987-03-25 | デジタル信号速度変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236412A JPS63236412A (ja) | 1988-10-03 |
| JP2576111B2 true JP2576111B2 (ja) | 1997-01-29 |
Family
ID=13388952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6896787A Expired - Lifetime JP2576111B2 (ja) | 1987-03-25 | 1987-03-25 | デジタル信号速度変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576111B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5647981A (en) * | 1979-09-25 | 1981-04-30 | Nec Corp | Operation control system of buffer memory |
| JPS60173983A (ja) * | 1984-02-20 | 1985-09-07 | Fujitsu Ltd | 画像信号符号化回路 |
-
1987
- 1987-03-25 JP JP6896787A patent/JP2576111B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236412A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146457A (en) | Device for transmitting data words representing a digitalized analog signal and device for receiving the transmitted data words | |
| US4054921A (en) | Automatic time-base error correction system | |
| JP2576111B2 (ja) | デジタル信号速度変換方式 | |
| JPH01188085A (ja) | 信号再生処理装置 | |
| JP3256399B2 (ja) | ディジタルオーディオ信号の直線性誤差検出装置及び検出方法ならびに直線性誤差低減装置及び低減方法 | |
| JP2903996B2 (ja) | 情報信号処理方法及び情報信号処理装置 | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JPS6034182B2 (ja) | 信号誤り検出訂正方式 | |
| JPS59186485A (ja) | 時間軸補正装置 | |
| JP2523554B2 (ja) | デイジタル信号記録装置 | |
| JPS6141241A (ja) | Ｐｃｍ音声伝送方法 | |
| JP3123134B2 (ja) | 画像縮小装置 | |
| EP0449212A2 (en) | Signal processing circuit of digital audio tape recorder | |
| JPH0511474B2 (ja) | ||
| JPS59217215A (ja) | アドレス設定装置 | |
| JPS63308422A (ja) | Ｐｃｍ音声信号のバッファ装置 | |
| SU1037336A1 (ru) | Устройство дл записи и воспроизведени сигналов цифровой информации | |
| JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0821228B2 (ja) | レベルデコーダのピーク検出回路 | |
| JPS62150559A (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JPS6320775A (ja) | デイジタル信号記録装置 | |
| JPS61143873A (ja) | デ−タ処理装置 | |
| JPH03175550A (ja) | 記録方式 |