JP2573336Y2 - 歪センサ - Google Patents

歪センサ

Info

Publication number
JP2573336Y2
JP2573336Y2 JP1992003111U JP311192U JP2573336Y2 JP 2573336 Y2 JP2573336 Y2 JP 2573336Y2 JP 1992003111 U JP1992003111 U JP 1992003111U JP 311192 U JP311192 U JP 311192U JP 2573336 Y2 JP2573336 Y2 JP 2573336Y2
Authority
JP
Japan
Prior art keywords
strain sensor
substrate
film
region
reference point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992003111U
Other languages
English (en)
Other versions
JPH0573509U (ja
Inventor
信夫 福田
浩之 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishida Co Ltd
NEC Corp
Original Assignee
Ishida Co Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishida Co Ltd, NEC Corp filed Critical Ishida Co Ltd
Priority to JP1992003111U priority Critical patent/JP2573336Y2/ja
Publication of JPH0573509U publication Critical patent/JPH0573509U/ja
Application granted granted Critical
Publication of JP2573336Y2 publication Critical patent/JP2573336Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Force In General (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、歪センサに関し、特に
金属基板上に薄膜技術により歪センサ回路を形成した歪
センサに関する。
【0002】
【従来の技術】一般に、歪センサは金属基板上に薄膜技
術による歪センサ回路を形成して製造している。
【0003】図4はかかる従来の歪センサを形成する基
板の断面図であり、図5は平面図、図6は拡大平面図で
ある。
【0004】図4に示すように、従来の歪センサはステ
ンレス基板1の主面上にポリイミドからなる耐熱性絶縁
樹脂膜2を形成し、その上に抵抗体3及び導体薄膜4を
付着させた後、所定の回路をフォトエッチング法で形成
し、抵抗値調整を行ってから個々のものに分割した後、
部品や端子の取り付けおよび保護樹脂の付着を行って得
られる。分割の際、切り出し位置を決めるための基準点
5は図5に示すように歪センサを形成しない金属基板の
周囲の部分や、図6に示すように切り出しの時除去され
る切りしろ部分7に形成されるのが一般的であった。
【0005】
【考案が解決しようとする課題】上述した従来の歪セン
サは、以下のような問題点が有る。
【0006】一般的に、基板を完全に平滑化することは
難しく、反りやうねり等の変形が存在する。薄膜技術で
回路を形成するとき、真空吸着などにより基板を吸着
し、基板をできるだけ平滑化してフォトマスクのパター
ンをフォトエッチング法により基板に転写している。従
って、レーザー切断法で金属基板から歪センサを切り出
す場合、同様に基板を平滑化してから行わなければレー
ザービームの照射されている位置が、基板の変形の影響
を受けて初期の位置かずれ、所望の形状の歪センサを切
り出せなくなる。金属基板を平滑化する事が出来れば精
度良く歪センサを切り出せるが、切り出し位置を決める
ための基準点が従来方式であれば以下の理由により精度
良く切り出せない。
【0007】 1.基準点を金属基板の周囲に形成した場合 セラミック基板のように基板に溝に入れ、後で機械的な
力を加えて分割する場合、基板分割用のレーザービーム
は金属裏面に達しないので、基板裏面全面に接触して基
板を吸着固定する平滑な台を用意して基板の平滑化が可
能であるので基板周囲に形成した基準点に対して切り出
し位置のずれは少ない。しかし、金属基板にこの方法を
適用し金属基板に溝をいれ、後で機械的な力で、分割し
た場合、機械的なストレスがかかるので基板にうねりや
反りなどの変形が新たに生じ、残留ストレスも発生す
る。そして、この残留ストレスは徐々に解放されるの
で、歪センサに誤差を生じさせる原因となる。従って、
金属基板を分割する場合は、レーザービームを基板裏面
まで貫通させ歪センサを個片単位に切り出す方法が取ら
れるが、基板裏面に貫通したレーザービームによる損傷
及び切り出し時にレーザーパワーとアシストガスによる
風圧により歪センサが飛散するのを防ぐために、歪セン
サを個片単位に各歪センサより小さい面積の台を用いて
吸着固定する必要がある。このように個片単位で吸着し
た場合、金属基板全面の平滑化を行うのは難しく基板に
変形が残り、切り出し位置のずれが発生し易くなる。
【0008】 2.基準点を金属基板切りしろ部に形成した場合 切りしろ上に基準点を形成した場合、各歪センサに隣接
させて基準点を形成できるので基板の反りなどの影響を
受けにくいと考えられるが、切しろ部にあるのでレーザ
ー光の照射後には基準点が無くなり、例えば、基板から
ランダムに歪センサを切りだした場合、切り出したい歪
センサの周囲に基準点が残らない場合がありその場合は
例えば離れた位置に残る基準点を参照しなければならず
歪センサを精度良く切り出せないということがある。
【0009】また、ステンレス基板上に直接形成した薄
膜の基準点は、ステンレスと薄膜との間の色調が近い場
合は認識しづらくなるという問題点がある。また、通常
のステンレスの平滑度は平均粗さが0.3μm程度なの
で厚さ1μm程度やそれ以下の薄い膜厚の薄膜では、そ
の表面の凹凸を吸収出来なくて鏡面状の基板上に形成し
た場合と比べ光の散乱量が多くなり認識し易さが更に低
下するという問題点がある。また、基準点を歪検出回路
と同じ有機絶縁膜上に形成した場合、レーザー光の熱に
よる有機絶縁膜の燃焼や有機絶縁膜の密着性劣化を起こ
すという問題点がある。
【0010】
【課題を解決するための手段】本考案によれば、金属基
板上に絶縁膜を有し、絶縁膜上に第1の抵抗体領域と第
2の抵抗体領域とを有し、第1の抵抗体領域上に歪検出
用回路を有し、第2の抵抗体領域上に位置確認用パター
ンを有する歪センサが得られる。
【0011】更に本考案によれば、絶縁膜としてポリイ
ミドを用いる前述の歪センサが得られる。
【0012】
【実施例】次に、本考案について図面を参照して説明す
る。
【0013】図1は本考案による第1の実施例を示す切
断前の歪センサの平面図であり、図2及び図3は本考案
による第1の実施例を示す歪センサの製造工程を示す平
面図である。
【0014】図2に示すように、本実施例では0.3m
m厚のステンレス基板(10cm過度1に、スピン塗布
法により有機絶縁膜としてのポリイミド膜2を形成し通
常のフォトエッチング法により第1の領域8と第2の領
域9だけを残し不要部のポリイミドを除去する。ポリイ
ミドは350℃、60分の条件で硬化させる。硬化後の
膜厚は約4μmである。
【0015】次に、抵抗体膜として窒化タンタル(Ta
2 N)膜4を約1000オングストロームの厚さに形成
し、その上に導体膜としてNiCr(約1000オング
ストローム)、Pd(約1000オングストローム)、
Au(約7000オングストローム)の積層膜をマグネ
トロンスパッタ法により成膜する。これを、ポリイミド
膜の第1の領域上に歪検出用回路10、第2の領域上に
座標位置認識用基準パターン(約0.4mm角のひし型
パターン)11が形成されるようにフォトエッチング法
でパターン化後、250℃,7時間の抵抗体12の安定
化熱処理を行う。
【0016】そして、図3に示すようにレーザートリミ
ング法での抵抗値の調整後、歪検出用回路の外部端子接
続用導体部(約1mm角)13のみを露出させるよう
に、第1の領域8の全面及び第1の領域の周辺部にエポ
キシ系の有機保護膜14を約30μmの厚さで印刷法に
より付着する。この際、第2の領域9には基準点を露出
させるために有機保護膜を付着しない。
【0017】YAGレーザーにより歪センサを切り出す
際に、第2の領域上の基準点を使い座標を決め所定の形
状(約5cm×3cmの大きさ)に歪センサを切り出
す。ポリイミド膜は平滑性がよいので基準点パターンは
鏡面上に付着した膜と同程度の滑らかな膜面が得られ
る。また、ポリイミド膜(茶褐色)と導体膜(実施例で
は金色)は色調が全く異なるので基準点は容易に認識で
きる。導体膜にアルミニウムや銅を使用した場合も同様
な効果が得られる。
【0018】切り出した個片15(図4)に部品及び端
子を半田付けし、製造工程で吸湿した水分を130℃で
約1時間程、乾燥して除去した後、最終的な防湿膜とし
てブチルゴムを付着させて歪センサ素子が得られる。
【0019】切り出しに使用した基準点は個々の歪セン
サに付いているのでこれを参照することで端子や部品の
搭載を精度良く行える。また、基準点は切り出し位置か
ら約500μm離れた位置にあるのでレーザー光の熱に
よる有機絶縁膜の密着性に悪影響を与えることは無い。
また、第1の領域は歪検出回路形成後に保護膜によって
被覆されているのでそれ以後の工程に於ける吸湿を大幅
に防ぐ事が出来る。これにより、歪検出回路の信頼性を
向上させる事が出来る。第2の領域の基準点は防湿膜形
成までの位置合わせの基準として使用するので、薄膜が
露出した状態にある時間が長いので吸湿量が多くなる。
従って、第1の領域と第2の領域の有機絶縁膜を完全に
分離させた事で単独に保護膜を付着させる事が出来る第
1の領域の回路の信頼性を向上させる事が出来る。
【0020】
【考案の効果】以上説明したように、本考案の歪センサ
は歪センサ素子内の第2の領域の有機絶縁膜上に基準点
パターンを有しているので金属基板からの歪センサの切
り出しを精度良く行えるだけでなく切り出し後の部品取
り付け時の位置合わせ用基準点としても使用できる。
【0021】また、第1の領域の有機絶縁膜は第2の領
域の絶縁膜から完全に分離して形成してあるので、回路
形成後に付着した有機保護膜により吸湿が大幅に抑制さ
れ信頼性の高い歪センサを作る事が出来る。もし、第1
の領域と第2の領域の有機絶縁膜が分離されておらず接
続している場合露出した第2の領域の有機絶縁膜に浸透
する水分は領域の接続点部分を通して第1の領域にまで
到達して歪検出回路を形成する薄膜と有機絶縁膜との間
の密着性低下、更には有機絶縁膜と金属基板との間の密
着性低下の原因となり歪センサの性能劣化をもたらす。
第2の領域の有機絶縁膜及び薄膜は歪検出機能には無関
係なので製造工程で吸湿する水分による影響は無視でき
るが、必要以上に長時間、吸湿した状態で保管すること
は避けなければならない。尚、有機保護膜は端子を半田
で接続する際の保護膜としても機能する。
【図面の簡単な説明】
【図1】本考案による第1の実施例を示す切断前の歪セ
ンサの平面図である。
【図2】本考案による第1の実施例の歪センサの製造工
程を示す平面図である。
【図3】本考案による第1の実施例の歪センサの製造工
程を示す平面図である。
【図4】従来の歪センサを形成する基板の断面図であ
る。
【図5】従来の切断前の歪センサの平面図である。
【図6】従来の切断前の歪センサの拡大平面図である。
【符号の説明】
1 ステンレス基板 2 耐熱性絶縁樹脂膜 3 抵抗体薄膜 4 導体薄膜 5 基準点 6 歪センサ形成領域 7 切りしろ 8 第1の領域 9 第2の領域 10 歪検出用回路 11 座標位置認識用パターン 12 抵抗体 13 外部端子接続用導体部 14 有機保護膜 15 切り出した個片
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−38402(JP,A) 実開 昭62−62205(JP,U) (58)調査した分野(Int.Cl.6,DB名) G01B 7/00 - 7/34 G01D 5/16 G01L 1/22

Claims (2)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 金属基板上に絶縁膜を有し、前記絶縁膜
    上に第1の抵抗体領域と第2の抵抗体領域とを有し、前
    記第1の抵抗体領域上に歪検出用回路を有し、前記第2
    の抵抗体領域上に位置座標認認用パターンを有すること
    を特徴とする歪センサ。
  2. 【請求項2】 前記絶縁膜としてポリイミドを用いるこ
    とを特徴とする請求項1記載の歪センサ。
JP1992003111U 1992-01-31 1992-01-31 歪センサ Expired - Fee Related JP2573336Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992003111U JP2573336Y2 (ja) 1992-01-31 1992-01-31 歪センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992003111U JP2573336Y2 (ja) 1992-01-31 1992-01-31 歪センサ

Publications (2)

Publication Number Publication Date
JPH0573509U JPH0573509U (ja) 1993-10-08
JP2573336Y2 true JP2573336Y2 (ja) 1998-05-28

Family

ID=11548245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992003111U Expired - Fee Related JP2573336Y2 (ja) 1992-01-31 1992-01-31 歪センサ

Country Status (1)

Country Link
JP (1) JP2573336Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE461437T1 (de) * 2004-01-27 2010-04-15 Mettler Toledo Ag Dehnmessstreifen mit feuchtigkeitsschutz durch inhomogene anorganische schicht auf glättender polymerschicht (ormocer) und schlitzanordnung

Also Published As

Publication number Publication date
JPH0573509U (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
US6703683B2 (en) Chip resistor and method for manufacturing the same
JPH07106729A (ja) 厚膜回路部品の製造方法
JP2573336Y2 (ja) 歪センサ
JPH10275702A (ja) チップ抵抗器
JP2821623B2 (ja) 半導体装置の製造方法
JPS5931238B2 (ja) フレキシブルプリントカイロ
JP2001351801A (ja) チップ抵抗器
JPS60206192A (ja) 薄膜ハイブリツド回路およびその製造方法
JP3282424B2 (ja) 角形薄膜チップ抵抗器の製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JPS5925206A (ja) 薄膜コンデンサの製造方法
JP2597809B2 (ja) 半導体装置の製造方法
JPS6320081Y2 (ja)
JP2003037001A (ja) チップ抵抗器およびその製造方法
JPH02264880A (ja) チップ磁気センサーとその製造方法
JPH0734445B2 (ja) Ic搭載用可撓性回路基板の製造法
JP2955006B2 (ja) 半導体装置のエッチング量測定方法
JPH0519975Y2 (ja)
JPS6325519B2 (ja)
JPH0520901B2 (ja)
JPH10125551A (ja) 薄膜チップコイルの製造方法
JPH06147979A (ja) 焦電型赤外線検出器
JPH0546708B2 (ja)
JPS63122224A (ja) 薄膜混成集積回路
JP2001044006A (ja) チップ型サーミスタの製造方法および抵抗値調整方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980210

LAPS Cancellation because of no payment of annual fees