JP2571262B2 - 絶縁膜の欠陥の検出方法 - Google Patents
絶縁膜の欠陥の検出方法Info
- Publication number
- JP2571262B2 JP2571262B2 JP63114714A JP11471488A JP2571262B2 JP 2571262 B2 JP2571262 B2 JP 2571262B2 JP 63114714 A JP63114714 A JP 63114714A JP 11471488 A JP11471488 A JP 11471488A JP 2571262 B2 JP2571262 B2 JP 2571262B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide film
- polycrystalline silicon
- gate oxide
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板上に絶縁膜を介して設けられ
た導電性電極や導電性配線層と半導体基板との間に所望
の絶縁性が確保されているかどうかを調べる絶縁膜の欠
陥の検出方法に関するものである。
た導電性電極や導電性配線層と半導体基板との間に所望
の絶縁性が確保されているかどうかを調べる絶縁膜の欠
陥の検出方法に関するものである。
半導体基板上の絶縁膜の欠陥を検出する方法として
は、従来、選択エッチングを利用する方法，銅析出法,M
OSキャパシタ法等があった。
は、従来、選択エッチングを利用する方法，銅析出法,M
OSキャパシタ法等があった。
選択エッチングを利用する方法は、絶縁膜欠陥の部分
でエッチング速度が大きくなる現象を利用する方法であ
り、簡便であること、絶縁膜欠陥の位置が明瞭にわかる
こと等の利点がある。しかし、この方法は、絶縁膜自体
を露出する必要があるという欠点があり、絶縁膜上に導
電層が設けられている場合には適用できない。
でエッチング速度が大きくなる現象を利用する方法であ
り、簡便であること、絶縁膜欠陥の位置が明瞭にわかる
こと等の利点がある。しかし、この方法は、絶縁膜自体
を露出する必要があるという欠点があり、絶縁膜上に導
電層が設けられている場合には適用できない。
銅析出法は、銅イオンを含む溶媒中で２つの銅電極間
に試料を挿入し、この電極間に所望の電圧を印加し、絶
縁膜欠陥部分に銅を析出させるという方法である。この
方法も簡便であること、絶縁膜欠陥の位置が明瞭にわか
ること等の利点がある。しかし、この方法も絶縁膜自体
を露出する必要があるという欠点があり、絶縁膜上に導
電層が設けられている場合には適用できなかった。
に試料を挿入し、この電極間に所望の電圧を印加し、絶
縁膜欠陥部分に銅を析出させるという方法である。この
方法も簡便であること、絶縁膜欠陥の位置が明瞭にわか
ること等の利点がある。しかし、この方法も絶縁膜自体
を露出する必要があるという欠点があり、絶縁膜上に導
電層が設けられている場合には適用できなかった。
MOSキャパシタ法は、評価したい絶縁膜上にゲート電
極を設け、このゲート電極と半導体基板間のリーク電流
を調べる方法である。この方法は、通常の電気測定シス
テムが利用できるため広く使われているが、プローブ針
を接触させるパッド電極（通常80μｍ□以上）が必要で
あるため、微細パタンが数多く存在する場合には、事実
上、絶縁膜欠陥位置が評価ができないという欠点があ
る。第１表は以上の３つの評価法の特徴をまとめたもの
である。
極を設け、このゲート電極と半導体基板間のリーク電流
を調べる方法である。この方法は、通常の電気測定シス
テムが利用できるため広く使われているが、プローブ針
を接触させるパッド電極（通常80μｍ□以上）が必要で
あるため、微細パタンが数多く存在する場合には、事実
上、絶縁膜欠陥位置が評価ができないという欠点があ
る。第１表は以上の３つの評価法の特徴をまとめたもの
である。
さて、半導体集積回路の高集積化，大容量化に伴い、
絶縁膜（特にゲート酸化膜）が薄くなってきた（10〜20
nm）ため、その欠陥発生原因の把握と欠陥発生率の低減
の要求が従来より厳しくなってきた。特に、近年、ドラ
イエッチングに代表されるプラズマプロセスが主流にな
ってきたが、これ等によるゲート酸化膜の絶縁破壊を詳
細に調べることが重要となってきた。この場合、絶縁膜
を形成した直後に、直接その絶縁膜の欠陥を調べること
は意味がなく、ゲート電極を形成した後の、ゲート電極
直下のゲート酸化膜の絶縁性を調べる必要がある。
絶縁膜（特にゲート酸化膜）が薄くなってきた（10〜20
nm）ため、その欠陥発生原因の把握と欠陥発生率の低減
の要求が従来より厳しくなってきた。特に、近年、ドラ
イエッチングに代表されるプラズマプロセスが主流にな
ってきたが、これ等によるゲート酸化膜の絶縁破壊を詳
細に調べることが重要となってきた。この場合、絶縁膜
を形成した直後に、直接その絶縁膜の欠陥を調べること
は意味がなく、ゲート電極を形成した後の、ゲート電極
直下のゲート酸化膜の絶縁性を調べる必要がある。
第６図（ａ）〜（ｃ）はMOSトランジスタの平面図と
そのＡ−Ａ′線,B−Ｂ′線による断面図である。これら
の図で、１はｐ形シリコン基板、２は素子間分離用に設
けた厚い選択酸化膜（酸化シリコン膜）、３はゲート酸
化膜（酸化シリコン膜）、４はゲート電極として作用す
る多結晶シリコン層、５はソース，ドレインとして作用
するn+拡散層、６は層間絶縁膜、７はコンタクトホール
である。
そのＡ−Ａ′線,B−Ｂ′線による断面図である。これら
の図で、１はｐ形シリコン基板、２は素子間分離用に設
けた厚い選択酸化膜（酸化シリコン膜）、３はゲート酸
化膜（酸化シリコン膜）、４はゲート電極として作用す
る多結晶シリコン層、５はソース，ドレインとして作用
するn+拡散層、６は層間絶縁膜、７はコンタクトホール
である。
第６図を参考にすると、ゲート酸化膜３の静電破壊を
起こす可能性のあるプロセスとしては、 １）ゲート電極の加工（多結晶シリコン層４のドライエ
ッチング） ２）n+拡散層５形成用の砒素イオン注入（ゲート電極を
マスクにイオン注入） ３）層間絶縁膜６のコンタクトホール７形成（ゲート電
極へのコンタクト） ４）アルミニウム層の形成（ゲート電極への電気的接
触） ５）アルミニウム配線の加工（同上） 等が想定される。
起こす可能性のあるプロセスとしては、 １）ゲート電極の加工（多結晶シリコン層４のドライエ
ッチング） ２）n+拡散層５形成用の砒素イオン注入（ゲート電極を
マスクにイオン注入） ３）層間絶縁膜６のコンタクトホール７形成（ゲート電
極へのコンタクト） ４）アルミニウム層の形成（ゲート電極への電気的接
触） ５）アルミニウム配線の加工（同上） 等が想定される。
上記どの場合もゲート電極で覆われたままのゲート酸
化膜３の絶縁膜を調べる必要がある。この場合、前述し
た３つの欠陥方法のうち適用可能なのはMOSキャタシタ
法だけである。しかし、この方法は欠陥位置の適切な検
出が苦手のため、必ずしも有効な方法ではなかった。
化膜３の絶縁膜を調べる必要がある。この場合、前述し
た３つの欠陥方法のうち適用可能なのはMOSキャタシタ
法だけである。しかし、この方法は欠陥位置の適切な検
出が苦手のため、必ずしも有効な方法ではなかった。
以上をまとめると、ゲート絶縁膜の欠陥検出方法に要
求される要件は、 １）ゲート電極等、他の材料で覆われていても欠陥の検
出ができること ２）絶縁膜欠陥の位置が正確に把握できること の２点である。しかしながら、これを同時に満たす欠陥
の検出方法は従来存在しなかった。
求される要件は、 １）ゲート電極等、他の材料で覆われていても欠陥の検
出ができること ２）絶縁膜欠陥の位置が正確に把握できること の２点である。しかしながら、これを同時に満たす欠陥
の検出方法は従来存在しなかった。
この発明の目的は、この２つの要件を満たす検出方法
を提供することにある。すなわち、実際の半導体装置の
製作工程で、プラズマプロセス等の影響を調べるのに適
した有効な絶縁膜の欠陥の検出方法を提供することにあ
る。
を提供することにある。すなわち、実際の半導体装置の
製作工程で、プラズマプロセス等の影響を調べるのに適
した有効な絶縁膜の欠陥の検出方法を提供することにあ
る。
この発明にかかる絶縁膜の欠陥の検出方法は、導電膜
を他の絶縁膜で覆い欠陥を検出すべき絶縁膜上の前記導
電膜の一部を選択的に露出させる工程と、銅イオンを含
む溶媒中の２つの電極の間に半導体装置を保持し、この
２つの電極間に所望の直流電圧を印加することによって
欠陥のある絶縁膜の上の導電膜上に銅を析出させる工程
とからなるものである。
を他の絶縁膜で覆い欠陥を検出すべき絶縁膜上の前記導
電膜の一部を選択的に露出させる工程と、銅イオンを含
む溶媒中の２つの電極の間に半導体装置を保持し、この
２つの電極間に所望の直流電圧を印加することによって
欠陥のある絶縁膜の上の導電膜上に銅を析出させる工程
とからなるものである。
この発明においては、欠陥のある絶縁膜上に存在する
導電膜上に銅が析出することから、どの部位の絶縁膜に
欠陥があるのかを正確に判断することができる。
導電膜上に銅が析出することから、どの部位の絶縁膜に
欠陥があるのかを正確に判断することができる。
〔実施例１〕（ゲート電極加工時の静電破壊） 第１図（ａ），（a1），（a2）は、多結晶シリコン層
（ゲート電極）４をドライエッチング法にて加工した後
のMOSトランジスタの平面図と、Ａ−Ａ′線,B−Ｂ′線
による断面図である。多結晶シリコン層４の厚さは400n
m,ゲート酸化膜３の厚さは10nm,MOSトランジスタのチャ
ネル長は１μｍとする。このエッチングの際に、多結晶
シリコン層４直下のゲート酸化膜３が静電破壊を起こす
可能性があり、その絶縁性を調べることがここでの目的
である。このエッチングの際に、フォトレジスト14で被
覆されていない領域のゲート酸化膜３は一部エッチング
されているため、まず再酸化を行う。
（ゲート電極）４をドライエッチング法にて加工した後
のMOSトランジスタの平面図と、Ａ−Ａ′線,B−Ｂ′線
による断面図である。多結晶シリコン層４の厚さは400n
m,ゲート酸化膜３の厚さは10nm,MOSトランジスタのチャ
ネル長は１μｍとする。このエッチングの際に、多結晶
シリコン層４直下のゲート酸化膜３が静電破壊を起こす
可能性があり、その絶縁性を調べることがここでの目的
である。このエッチングの際に、フォトレジスト14で被
覆されていない領域のゲート酸化膜３は一部エッチング
されているため、まず再酸化を行う。
第１図（b1），（b2）は再酸化後の構造を示す断面図
である。24は再酸化の際、多結晶シリコン層４の上に形
成された酸化シリコン膜である。次いで、化学気相成長
法により厚い層間絶縁膜６を形成し、その後、所望の多
結晶シリコン層４の領域だけに選択的に窓（コンタクト
ホール形成）を開けると、第１図（c1），（c2）の構造
が得られる。この窓７は、後で行う銅析出において銅イ
オンを含んだ溶媒と多結晶シリコン層４との（電気的）
接触を確保するのに利用される。銅析出の観点から窓７
の寸法は直径１〜２μｍ以下が望ましい。次いで、銅析
出を利用したゲート酸化膜欠陥評価を行う。
である。24は再酸化の際、多結晶シリコン層４の上に形
成された酸化シリコン膜である。次いで、化学気相成長
法により厚い層間絶縁膜６を形成し、その後、所望の多
結晶シリコン層４の領域だけに選択的に窓（コンタクト
ホール形成）を開けると、第１図（c1），（c2）の構造
が得られる。この窓７は、後で行う銅析出において銅イ
オンを含んだ溶媒と多結晶シリコン層４との（電気的）
接触を確保するのに利用される。銅析出の観点から窓７
の寸法は直径１〜２μｍ以下が望ましい。次いで、銅析
出を利用したゲート酸化膜欠陥評価を行う。
第２図は銅析出法に用いる装置の断面図である。８は
フッ素樹脂製のビーカ、９はフッ素樹脂製のステージ、
10は金メッキを施した下部電極、11はメチルアルコー
ル、12は純銅製の上位電極、13は試料のウエハ、15は直
流電源、16はフッ素樹脂製の被覆材をかぶせた配線であ
る。
フッ素樹脂製のビーカ、９はフッ素樹脂製のステージ、
10は金メッキを施した下部電極、11はメチルアルコー
ル、12は純銅製の上位電極、13は試料のウエハ、15は直
流電源、16はフッ素樹脂製の被覆材をかぶせた配線であ
る。
銅イオンを含んだメチルアルコール11中に２つの電極
10,12を浸し、この２つの電極10,12間にウエハ（試料）
13をセットし、２つの電極10,12間に所望の電位を印加
する。もし多結晶シリコン層４の下のゲート酸化膜３の
絶縁性が失われていれば、窓７を開けた領域に銅が析出
する。逆に、もしゲート酸化膜３の絶縁性が保持されて
いれば銅は析出しない。析出した銅は光学顕微鏡で容易
に観察できる。
10,12を浸し、この２つの電極10,12間にウエハ（試料）
13をセットし、２つの電極10,12間に所望の電位を印加
する。もし多結晶シリコン層４の下のゲート酸化膜３の
絶縁性が失われていれば、窓７を開けた領域に銅が析出
する。逆に、もしゲート酸化膜３の絶縁性が保持されて
いれば銅は析出しない。析出した銅は光学顕微鏡で容易
に観察できる。
第１図（c1），（c2）のようなパタンがウエハ上に所
せましと数多く存在していても、該当する窓７の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
また、面積の異なった数種類のゲート電極について、上
記の絶縁膜欠陥評価を行うことにより静電破壊現象の面
積依存性の評価が可能となる。
せましと数多く存在していても、該当する窓７の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
また、面積の異なった数種類のゲート電極について、上
記の絶縁膜欠陥評価を行うことにより静電破壊現象の面
積依存性の評価が可能となる。
なお上記の説明において、所望の多結晶シリコン層の
領域だけに選択的に窓開け（コンタクトホール形成）を
行うとしたが、この窓開け工程が（新たに）ゲート酸化
膜３の絶縁破壊を生じることがないよう、あらかじめ工
程の条件を検討しておく必要があるのは勿論である。
領域だけに選択的に窓開け（コンタクトホール形成）を
行うとしたが、この窓開け工程が（新たに）ゲート酸化
膜３の絶縁破壊を生じることがないよう、あらかじめ工
程の条件を検討しておく必要があるのは勿論である。
〔実施例２〕（イオン注入時の静電破壊） 第３図（ａ），（a1），（a2）は多結晶シリコン層
（ゲート電極）４をマスクに、ソース，ドレイン等のn+
拡散層５のイオン注入を行った後のMOSトランジスタの
平面図と、Ａ−Ａ′線,B−Ｂ′線による断面図である。
多結晶シリコン層４の厚さは400nm,ゲート酸化膜３の厚
さは10nm,MOSトランジスタのチャネル長は１μｍとす
る。イオン注入の際に、多結晶シリコン層４直下のゲー
ト酸化膜３が静電破壊を起こす可能性があり、その絶縁
性を調べることがここでの目的である。
（ゲート電極）４をマスクに、ソース，ドレイン等のn+
拡散層５のイオン注入を行った後のMOSトランジスタの
平面図と、Ａ−Ａ′線,B−Ｂ′線による断面図である。
多結晶シリコン層４の厚さは400nm,ゲート酸化膜３の厚
さは10nm,MOSトランジスタのチャネル長は１μｍとす
る。イオン注入の際に、多結晶シリコン層４直下のゲー
ト酸化膜３が静電破壊を起こす可能性があり、その絶縁
性を調べることがここでの目的である。
まず、化学気相成長法により厚い層間絶縁膜６を形成
し、その後、所望の多結晶シリコン層４の領域だけに選
択的に窓（コンタクトホール形成）７を開けると、第３
図（b1），（b2）の構造が得られる。この窓７は後で行
う銅析出において銅イオンを含んだ溶媒と多結晶シリコ
ン層４との（電気的）接触を確保するのに利用される。
銅析出の観点から窓７の寸法は直径１〜２μｍ以下が望
ましい。次いで、前例と同じく銅析出法を用いてゲート
酸化膜欠陥の評価を行う。
し、その後、所望の多結晶シリコン層４の領域だけに選
択的に窓（コンタクトホール形成）７を開けると、第３
図（b1），（b2）の構造が得られる。この窓７は後で行
う銅析出において銅イオンを含んだ溶媒と多結晶シリコ
ン層４との（電気的）接触を確保するのに利用される。
銅析出の観点から窓７の寸法は直径１〜２μｍ以下が望
ましい。次いで、前例と同じく銅析出法を用いてゲート
酸化膜欠陥の評価を行う。
第３図（b1），（b2）のようなパタンがウエハ上に所
せましと数多く存在していても、該当する窓７の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
せましと数多く存在していても、該当する窓７の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
〔実施例３〕 （コンタクトホール形成時の静電破壊） 第４図（ａ），（a1），（a2）は層間絶縁膜６を形成
後、多結晶シリコン層４、n+拡散層５に電気的接触をは
かるための窓（コンタクトホール）７を形成した後のMO
Sトランジスタの平面図と、Ａ−Ａ′線,B−Ｂ′線によ
る断面図である。多結晶シリコン層４の厚さは400nm,ゲ
ート酸化膜３の厚さは10nm,MOSトランジスタのチャネル
長は１μｍとする。コンタクトホール７形成の際に、多
結晶シリコン層４直下のゲート酸化膜３が静電破壊を起
こす可能性があり、その絶縁性を調べることがここでの
目的である。
後、多結晶シリコン層４、n+拡散層５に電気的接触をは
かるための窓（コンタクトホール）７を形成した後のMO
Sトランジスタの平面図と、Ａ−Ａ′線,B−Ｂ′線によ
る断面図である。多結晶シリコン層４の厚さは400nm,ゲ
ート酸化膜３の厚さは10nm,MOSトランジスタのチャネル
長は１μｍとする。コンタクトホール７形成の際に、多
結晶シリコン層４直下のゲート酸化膜３が静電破壊を起
こす可能性があり、その絶縁性を調べることがここでの
目的である。
まず、化学気相成長法により厚い絶縁膜26を形成し、
その後、所望の多結晶シリコン層４の領域だけに選択的
に窓（コンタクトホール形成）17を開けると、第４図
（b1），（b2）の構造が得られる。この窓17は後で行う
銅析出において、銅イオンを含んだ溶媒と多結晶シリコ
ン層４との（電気的）接触を確保するのに利用される。
銅析出の観点から窓17の寸法は直径１〜２μｍ以下が望
ましい。次いで、前例と同じく銅析出法を用いてゲート
酸化膜欠陥の評価を行う。
その後、所望の多結晶シリコン層４の領域だけに選択的
に窓（コンタクトホール形成）17を開けると、第４図
（b1），（b2）の構造が得られる。この窓17は後で行う
銅析出において、銅イオンを含んだ溶媒と多結晶シリコ
ン層４との（電気的）接触を確保するのに利用される。
銅析出の観点から窓17の寸法は直径１〜２μｍ以下が望
ましい。次いで、前例と同じく銅析出法を用いてゲート
酸化膜欠陥の評価を行う。
第４図（b1），（b2）のようなパタンがウエハ上に所
せましと数多く存在していても、該当する窓17の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
せましと数多く存在していても、該当する窓17の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
〔実施例４〕 （アルミニウム配線の加工時の静電破壊） 第５図（ａ），（a1），（a2）は層間絶縁膜６上にア
ルミニウム配線層18を形成後、所望の領域を残し、他の
部分のアルミニウムを除去した後のMOSトランジスタの
平面図と、Ａ−Ａ′線,B−Ｂ′線による断面図である。
多結晶シリコン層４の厚さは400nm,ゲート酸化膜３の厚
さは10nm,MOSトランジスタのチャネル長は１μｍとす
る。アルミニウム配線18形成（アルミニウムのエッチン
グ）の際に、多結晶シリコン層４直下のゲート酸化膜３
が静電破壊を起こす可能性があり、その絶縁性を調べる
ことがここでの目的である。
ルミニウム配線層18を形成後、所望の領域を残し、他の
部分のアルミニウムを除去した後のMOSトランジスタの
平面図と、Ａ−Ａ′線,B−Ｂ′線による断面図である。
多結晶シリコン層４の厚さは400nm,ゲート酸化膜３の厚
さは10nm,MOSトランジスタのチャネル長は１μｍとす
る。アルミニウム配線18形成（アルミニウムのエッチン
グ）の際に、多結晶シリコン層４直下のゲート酸化膜３
が静電破壊を起こす可能性があり、その絶縁性を調べる
ことがここでの目的である。
まず、目的とするゲート酸化膜３の上の多結晶シリコ
ン層４がアルミニウム配線層18によって、ソース，ドレ
イン等のn+拡散層５と電気的接続がなされている場合に
は、このアルミニウム配線層18の一部を切断して、多結
晶シリコン層４をソース，ドレイン等のn+拡散層５から
絶縁する必要がある。第５図（b1），（b2）はこの時の
構造図である。次いで、300℃以下で厚い層間絶縁膜36
を形成し、その後、所望の多結晶シリコン層４に接続し
ているアルミニウム配線層18の領域だけに選択的に窓
（スルーホール形成）27を開けると、第５図（c1），
（c2）の構造が得られる。この窓27は、後で行う銅析出
において、銅イオンを含んだ溶媒と多結晶シリコン層４
との（電気的）接触を確保するのに利用される。銅析出
の観点から窓27の寸法は直径１〜２μｍ以下が望まし
い。次いで、前例と同じく銅析出法を用いてゲート酸化
膜欠陥の評価を行う。
ン層４がアルミニウム配線層18によって、ソース，ドレ
イン等のn+拡散層５と電気的接続がなされている場合に
は、このアルミニウム配線層18の一部を切断して、多結
晶シリコン層４をソース，ドレイン等のn+拡散層５から
絶縁する必要がある。第５図（b1），（b2）はこの時の
構造図である。次いで、300℃以下で厚い層間絶縁膜36
を形成し、その後、所望の多結晶シリコン層４に接続し
ているアルミニウム配線層18の領域だけに選択的に窓
（スルーホール形成）27を開けると、第５図（c1），
（c2）の構造が得られる。この窓27は、後で行う銅析出
において、銅イオンを含んだ溶媒と多結晶シリコン層４
との（電気的）接触を確保するのに利用される。銅析出
の観点から窓27の寸法は直径１〜２μｍ以下が望まし
い。次いで、前例と同じく銅析出法を用いてゲート酸化
膜欠陥の評価を行う。
第５図（c1），（c2）のようなパタンがウエハ上に所
せましと数多く存在していても、該当する窓27の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
せましと数多く存在していても、該当する窓27の部分に
銅が析出しているかどうかを調べることにより、１個１
個の多結晶シリコン層４ごとにその直下のゲート酸化膜
３の絶縁破壊が生じたかどうかを調べることができる。
この発明は以上説明したように、導電膜を他の絶縁膜
で覆い欠陥を検出すべき絶縁膜上の前記導電膜の一部を
選択的に露出させる工程と、銅イオンを含む溶媒中の２
つの電極の間に半導体装置を保持し、この２つの電極間
に所望の直流電圧を印加することによって欠陥のある絶
縁膜の上の導電膜上に銅を析出させる工程とからなるの
で、実際の素子製造工程に即して、ゲート酸化膜の絶縁
不良を引き起こす工程の把握が直接でき、また、従来に
なく詳細な絶縁不良マップ（ウエハ面内の）が得られる
という利点がある。この結果、半導体装置の開発速度が
速くなり、時間的にも材料的にも無駄な投資を避けるこ
とができる。
で覆い欠陥を検出すべき絶縁膜上の前記導電膜の一部を
選択的に露出させる工程と、銅イオンを含む溶媒中の２
つの電極の間に半導体装置を保持し、この２つの電極間
に所望の直流電圧を印加することによって欠陥のある絶
縁膜の上の導電膜上に銅を析出させる工程とからなるの
で、実際の素子製造工程に即して、ゲート酸化膜の絶縁
不良を引き起こす工程の把握が直接でき、また、従来に
なく詳細な絶縁不良マップ（ウエハ面内の）が得られる
という利点がある。この結果、半導体装置の開発速度が
速くなり、時間的にも材料的にも無駄な投資を避けるこ
とができる。
第１図はゲート電極加工時のゲート酸化膜の静電破壊を
想定した場合のこの発明の実施例を示す図、第２図は銅
析出法の装置の構成図、第３図はイオン注入時のゲート
酸化膜の静電破壊を想定した場合のこの発明の実施例を
示す工程図、第４図はコンタクトホール形成時のゲート
酸化膜の静電破壊を想定した場合のこの発明の実施例を
示す工程図、第５図はアルミニウム配線の加工時のゲー
ト酸化膜の静電破壊を想定した場合のこの発明の実施例
を示す工程図、第６図はMOSトランジスタの平面図と断
面構造図である。 図中、１はｐ形シリコン基板、２は素子間分離用に設け
た厚い選択酸化膜（酸化シリコン膜）、３はゲート酸化
膜（酸化シリコン膜）、４はゲート電極として作用する
多結晶シリコン層、５はソース，ドレインとして作用す
るn+拡散層、６は層間絶縁膜、７は窓（コンタクトホー
ル）、８はフッ素樹脂製のビーカ、９はフッ素樹脂製の
ステージ、10は金メッキを施した下部電極、11はメチル
アルコール、12は純銅製の上位電極、13は試料のウエ
ハ、14はフォトレジスト、15は直流電源、16は配線、17
は窓（コンタクトホール）、18はアルミニウム配線層、
24は多結晶シリコン上に形成された酸化シリコン膜、27
は窓（スルーホール）、36は層間絶縁膜である。
想定した場合のこの発明の実施例を示す図、第２図は銅
析出法の装置の構成図、第３図はイオン注入時のゲート
酸化膜の静電破壊を想定した場合のこの発明の実施例を
示す工程図、第４図はコンタクトホール形成時のゲート
酸化膜の静電破壊を想定した場合のこの発明の実施例を
示す工程図、第５図はアルミニウム配線の加工時のゲー
ト酸化膜の静電破壊を想定した場合のこの発明の実施例
を示す工程図、第６図はMOSトランジスタの平面図と断
面構造図である。 図中、１はｐ形シリコン基板、２は素子間分離用に設け
た厚い選択酸化膜（酸化シリコン膜）、３はゲート酸化
膜（酸化シリコン膜）、４はゲート電極として作用する
多結晶シリコン層、５はソース，ドレインとして作用す
るn+拡散層、６は層間絶縁膜、７は窓（コンタクトホー
ル）、８はフッ素樹脂製のビーカ、９はフッ素樹脂製の
ステージ、10は金メッキを施した下部電極、11はメチル
アルコール、12は純銅製の上位電極、13は試料のウエ
ハ、14はフォトレジスト、15は直流電源、16は配線、17
は窓（コンタクトホール）、18はアルミニウム配線層、
24は多結晶シリコン上に形成された酸化シリコン膜、27
は窓（スルーホール）、36は層間絶縁膜である。
Claims (1)
- 【請求項１】絶縁膜上に導電膜が形成された半導体装置
の前記絶縁膜の欠陥の検出方法において、前記導電膜を
他の絶縁膜で覆い欠陥を検出すべき絶縁膜上の前記導電
膜の一部を選択的に露出させる工程と、銅イオンを含む
溶媒中の２つの電極の間にこの半導体装置を保持し、こ
の２つの電極間に所望の直流電圧を印加することによっ
て欠陥のある絶縁膜の上の導電膜上に銅を析出させる工
程とからなることを特徴とする絶縁膜の欠陥の検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114714A JP2571262B2 (ja) | 1988-05-13 | 1988-05-13 | 絶縁膜の欠陥の検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63114714A JP2571262B2 (ja) | 1988-05-13 | 1988-05-13 | 絶縁膜の欠陥の検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286433A JPH01286433A (ja) | 1989-11-17 |
| JP2571262B2 true JP2571262B2 (ja) | 1997-01-16 |
Family
ID=14644781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63114714A Expired - Lifetime JP2571262B2 (ja) | 1988-05-13 | 1988-05-13 | 絶縁膜の欠陥の検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571262B2 (ja) |
-
1988
- 1988-05-13 JP JP63114714A patent/JP2571262B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286433A (ja) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678909B1 (en) | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher | |
| JPH0479138B2 (ja) | ||
| KR100197114B1 (ko) | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US5627101A (en) | Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures | |
| JPH0922932A (ja) | 半導体装置の不良分析のためのデプロセシング方法 | |
| JP3194375B2 (ja) | 特性評価用半導体装置および特性評価方法 | |
| JP2571262B2 (ja) | 絶縁膜の欠陥の検出方法 | |
| US3851245A (en) | Method for determining whether holes in insulated layer of semiconductor substrate are fully open | |
| US9881844B2 (en) | Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same | |
| JP2001305194A (ja) | 半導体装置およびそのショート欠陥箇所の検出方法 | |
| JPH01286432A (ja) | 絶縁膜の欠陥の検出方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JPH06244176A (ja) | 集積回路装置及びその製造方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JPS6057225B2 (ja) | 半導体装置の試験方法 | |
| JP2004055736A (ja) | 電子デバイスの製造方法および電子デバイス | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JP3332022B2 (ja) | 半導体装置のダメージ評価方法 | |
| KR100293828B1 (ko) | 반도체 소자의 패턴 손상 검출방법 | |
| JP3470376B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| CN117476604A (zh) | 一种半导体测试结构及测试方法 | |
| KR100369349B1 (ko) | 지문인식용 집적소자 | |
| JP2005150208A (ja) | Ｓｏｉウェーハの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |