JP2569217B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2569217B2 JP2569217B2 JP2330482A JP33048290A JP2569217B2 JP 2569217 B2 JP2569217 B2 JP 2569217B2 JP 2330482 A JP2330482 A JP 2330482A JP 33048290 A JP33048290 A JP 33048290A JP 2569217 B2 JP2569217 B2 JP 2569217B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- inner lead
- ground
- power supply
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、さらに詳しくいう
と、高出力、高周波の半導体素子の組立のための半導体
装置に関するものである。
と、高出力、高周波の半導体素子の組立のための半導体
装置に関するものである。
［従来の技術］ 第５図は、1989ジャパン エレクトロニック マニフ
ァクチュアリング テクノロジィ シンポジウム（1989
Jaoan Electronic Manufactunig Technology Synposiu
m），講演番号B4−2,Apr.1989“マルチ−レイヤ モル
デッド プラスチック パツケージ”（Multi−Layer M
olded Plastic Package）に開示された従来のリードフ
レームを示し、図において、（２）はインナーリード、
（31）は電源プレート、（32）はグランドプレートであ
る。（４）はポリイミドフィルムで、電源プレート（3
1）をインナーリード（２）に、またグランドプレート
（32）を電源プレート（31）に接着させる。第６図は、
同じく上記リードフレームで組立てた半導体装置であ
り、図において、（８）は半導体素子、（81）は電源電
位をもつ電源パッド、（82）はグランド電位をもつグラ
ンドパッド、（83）は信号系の電極パッドである。電源
パッド（81）は電源プレート（31）にAuワイヤ（９）で
結線されている。グランドパッド（82）はグランドプレ
ート（32）にAuワイヤ（９）で結線されている。信号系
の電極パッド（83）はインナーリード（２）にAuワイヤ
（９）で結線されている。
ァクチュアリング テクノロジィ シンポジウム（1989
Jaoan Electronic Manufactunig Technology Synposiu
m），講演番号B4−2,Apr.1989“マルチ−レイヤ モル
デッド プラスチック パツケージ”（Multi−Layer M
olded Plastic Package）に開示された従来のリードフ
レームを示し、図において、（２）はインナーリード、
（31）は電源プレート、（32）はグランドプレートであ
る。（４）はポリイミドフィルムで、電源プレート（3
1）をインナーリード（２）に、またグランドプレート
（32）を電源プレート（31）に接着させる。第６図は、
同じく上記リードフレームで組立てた半導体装置であ
り、図において、（８）は半導体素子、（81）は電源電
位をもつ電源パッド、（82）はグランド電位をもつグラ
ンドパッド、（83）は信号系の電極パッドである。電源
パッド（81）は電源プレート（31）にAuワイヤ（９）で
結線されている。グランドパッド（82）はグランドプレ
ート（32）にAuワイヤ（９）で結線されている。信号系
の電極パッド（83）はインナーリード（２）にAuワイヤ
（９）で結線されている。
次に、製造方法について説明する。まず、リードフレ
ームの本体は、Cu合金１枚板から、金型パンチもしく
は、化学薬品によるエッチングにより要求するパターン
を形成する。とりわけ、インナーリード（２）の先端
は、フレーム中心に向かって細くなり、近年ピン数の増
加に伴い、加工限界に来ている。その後、インナーリー
ド（２）の下面から接着剤層を有するポリイミドフィル
ムを介して、Cu合金で製造された電源プレートとグラン
ドプレートを接着させ、電源プレート（31）の端子（31
a）とインナーリード（２）の端子（2b）を電気溶接
し、また、グランドプレート（32）の端子（32a）とイ
ンナーリード（２）の端子（2a）を電気溶接すること
で、電位を取出せる構造にしている。次に半導体素子
（８）とグランドプレート（31）上に半田または樹脂な
どのダイボンド材を介して接合し、ワイヤボンドにより
結線を行う。通常、リードフレーム全体が300℃程度に
加熱された状態でAuワイヤの先端を溶融してAuボールを
形成し、これを電極パッド（81），（82），（83）に加
圧するとともに、超音波振動を印加することにより、Au
ボールと電極パッド（83）のAl合金を生成して接合を完
了する。その後、Auワイヤを繰り出し、ワイヤ自体をイ
ンナーリード（２）上に同じく、加圧するとともに、超
音波振動を印加することにより、Auワイヤとインナーリ
ード（２）上のメッキ（Au,Ag,Cu）との合金を生成して
接合を完了する。これを超音波熱圧着によるワイヤボン
ドと呼んでいる。この方法で、電源パッドと電源プレー
ト、グランドパッドとグランドプレート、そして信号系
の電極パッドとインナーリードをワイヤポンドする。そ
の後、全体をエポキシ系樹脂で封止し、外形リードのフ
ォーミング加工を施して、半導体装置として完成する。
ームの本体は、Cu合金１枚板から、金型パンチもしく
は、化学薬品によるエッチングにより要求するパターン
を形成する。とりわけ、インナーリード（２）の先端
は、フレーム中心に向かって細くなり、近年ピン数の増
加に伴い、加工限界に来ている。その後、インナーリー
ド（２）の下面から接着剤層を有するポリイミドフィル
ムを介して、Cu合金で製造された電源プレートとグラン
ドプレートを接着させ、電源プレート（31）の端子（31
a）とインナーリード（２）の端子（2b）を電気溶接
し、また、グランドプレート（32）の端子（32a）とイ
ンナーリード（２）の端子（2a）を電気溶接すること
で、電位を取出せる構造にしている。次に半導体素子
（８）とグランドプレート（31）上に半田または樹脂な
どのダイボンド材を介して接合し、ワイヤボンドにより
結線を行う。通常、リードフレーム全体が300℃程度に
加熱された状態でAuワイヤの先端を溶融してAuボールを
形成し、これを電極パッド（81），（82），（83）に加
圧するとともに、超音波振動を印加することにより、Au
ボールと電極パッド（83）のAl合金を生成して接合を完
了する。その後、Auワイヤを繰り出し、ワイヤ自体をイ
ンナーリード（２）上に同じく、加圧するとともに、超
音波振動を印加することにより、Auワイヤとインナーリ
ード（２）上のメッキ（Au,Ag,Cu）との合金を生成して
接合を完了する。これを超音波熱圧着によるワイヤボン
ドと呼んでいる。この方法で、電源パッドと電源プレー
ト、グランドパッドとグランドプレート、そして信号系
の電極パッドとインナーリードをワイヤポンドする。そ
の後、全体をエポキシ系樹脂で封止し、外形リードのフ
ォーミング加工を施して、半導体装置として完成する。
［発明が解決しようとする課題］ 従来の半導体装置は以上のように構成されているの
で、電源プレートとインナーリードまたはグランドプレ
ートとインナーリードを電気溶接するため、リードフレ
ーム自体の反りが発生し、安定した品質を確保できず、
高い製造コストが必要であった。また、通常のリードフ
レームの下に電源プレートとグランドプレートを接着す
るため、モールド樹脂との密着力を低下させてパッケー
ジクラックなどを生じ、信頼性を低下させるたどの問題
点があった。
で、電源プレートとインナーリードまたはグランドプレ
ートとインナーリードを電気溶接するため、リードフレ
ーム自体の反りが発生し、安定した品質を確保できず、
高い製造コストが必要であった。また、通常のリードフ
レームの下に電源プレートとグランドプレートを接着す
るため、モールド樹脂との密着力を低下させてパッケー
ジクラックなどを生じ、信頼性を低下させるたどの問題
点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、この発明はパッケージクラックを防止する
とともに電源系の雑音を小さくし、信号系に対してはク
ロストークを抑えた半導体装置を得ることを目的とす
る。
れたもので、この発明はパッケージクラックを防止する
とともに電源系の雑音を小さくし、信号系に対してはク
ロストークを抑えた半導体装置を得ることを目的とす
る。
［課題を解決するための手段］ この発明の半導体装置は、半導体素子を固定するダイ
スパッドと、前記半導体素子の信号系電極パッドを結線
するインナーリードと、前記インナーリードの下側に絶
縁体層を介して配置されたグランドまたは電源に接続さ
れる第１の導電プレートと、前記インナーリードの上側
に絶縁体層を介して配置され前記第１の導電プレートに
接続される第２の導電プレートとを備えたものである。
スパッドと、前記半導体素子の信号系電極パッドを結線
するインナーリードと、前記インナーリードの下側に絶
縁体層を介して配置されたグランドまたは電源に接続さ
れる第１の導電プレートと、前記インナーリードの上側
に絶縁体層を介して配置され前記第１の導電プレートに
接続される第２の導電プレートとを備えたものである。
［作用］ この発明においては、インナーリードを挟んで電源プ
レートとグランドプレートとが対面した構造により、ク
ロストークを抑えるとともに、製造が容易で、例えばモ
ールド樹脂の中で応力を発生することが少なくなる。
レートとグランドプレートとが対面した構造により、ク
ロストークを抑えるとともに、製造が容易で、例えばモ
ールド樹脂の中で応力を発生することが少なくなる。
［実施例］ 以下、この発明の一実施例を図について説明する。第
１図において、（１）はダイスパッド、（７）はこのダ
イスパッドをフレームに吊るための吊リード、（２）は
インナーリードで（21）は電源リード、（22）はグラン
ドリードである。（10）は吊リード（７）とインナーリ
ード（２）を支持するフレーム、（31）は電源プレー
ト、（32）はグランドプレート、（41），（51）は絶縁
体層、（42），（52）は接着剤層、（61），（62）は導
電プレートで、電源プレート（31）とグランドプレート
（32）は絶縁体層（41）を介してインナーリード（２）
の下に接着させている。導電プレート（６）た絶縁体層
（51）を介してインナーリード（２）の上に接着されて
いる。
１図において、（１）はダイスパッド、（７）はこのダ
イスパッドをフレームに吊るための吊リード、（２）は
インナーリードで（21）は電源リード、（22）はグラン
ドリードである。（10）は吊リード（７）とインナーリ
ード（２）を支持するフレーム、（31）は電源プレー
ト、（32）はグランドプレート、（41），（51）は絶縁
体層、（42），（52）は接着剤層、（61），（62）は導
電プレートで、電源プレート（31）とグランドプレート
（32）は絶縁体層（41）を介してインナーリード（２）
の下に接着させている。導電プレート（６）た絶縁体層
（51）を介してインナーリード（２）の上に接着されて
いる。
第２図は他の実施例を示し、図において、（１）はグ
ランドプレートを兼ねるダイスパッド、（３）は電源プ
レートである。
ランドプレートを兼ねるダイスパッド、（３）は電源プ
レートである。
第３図，第４図はそれぞれ第１図，第２図のリードフ
レームを使って組立てた半導体装置である。
レームを使って組立てた半導体装置である。
次に製造方法について説明する。リードフレームの本
体は従来と同様、Cu合金１枚板から金型パンチもしくは
エッチングにより、要求するパターン、即ち、ダイスパ
ッド（１）、吊リード（７）、インナーリード（２）、
フレームを形成する。その後、インナーリード（２）の
下面から接着剤層を有する絶縁体層（41）を介して、Cu
合金で製造した電源プレート（31）とグランドプレート
（32）をフレームの１片に対して、１対ずつ接着させ
る。以に、インナーリードの上面からも接着剤層を有す
る絶縁体層（51）を介して、Cu合金で製造した導電プレ
ート（61），（62）を先の電源プレート（31）とグラン
ドプレート（32）と対面する位置に接着させる。ここ
で、ダイスパッド（１）とグランドプレート（32）は一
体化して、両方を兼用したものでも良い。これがリード
フレームの製造方法である。
体は従来と同様、Cu合金１枚板から金型パンチもしくは
エッチングにより、要求するパターン、即ち、ダイスパ
ッド（１）、吊リード（７）、インナーリード（２）、
フレームを形成する。その後、インナーリード（２）の
下面から接着剤層を有する絶縁体層（41）を介して、Cu
合金で製造した電源プレート（31）とグランドプレート
（32）をフレームの１片に対して、１対ずつ接着させ
る。以に、インナーリードの上面からも接着剤層を有す
る絶縁体層（51）を介して、Cu合金で製造した導電プレ
ート（61），（62）を先の電源プレート（31）とグラン
ドプレート（32）と対面する位置に接着させる。ここ
で、ダイスパッド（１）とグランドプレート（32）は一
体化して、両方を兼用したものでも良い。これがリード
フレームの製造方法である。
このリードフレームのダイスパッド（１）の上に半田
または樹脂などのダイボンド材を介して半導体素子
（８）を接合し、半導体素子（８）の電極パッド（83）
とインナーリード（２）をAuワイヤにより超音波熱圧着
ワイヤポンドする。電源パッド（81）は電源プレート
（31）にワイヤポンド後、電源リード（21）に再度ワイ
ヤポンドされる。グランドパッド（82）はグランドプレ
ート（32）またな電源プレート（３）にワイヤポンド
後、グランドリード（22）に再度ワイヤポンドされる。
その後、電源リード（21）と導電プレート（62）をワイ
ヤポンドし、グランドリード（22）と導電プレート（6
1）をワイヤポンドして、信号系のインナーリード
（２）が絶縁体層を介して、電源プレートとグランドプ
レートに挟まれた多層構造にし、全体をエポキシ系樹脂
で封止して外形リードのフォーミング加工を施して、半
導体装置として完成する。
または樹脂などのダイボンド材を介して半導体素子
（８）を接合し、半導体素子（８）の電極パッド（83）
とインナーリード（２）をAuワイヤにより超音波熱圧着
ワイヤポンドする。電源パッド（81）は電源プレート
（31）にワイヤポンド後、電源リード（21）に再度ワイ
ヤポンドされる。グランドパッド（82）はグランドプレ
ート（32）またな電源プレート（３）にワイヤポンド
後、グランドリード（22）に再度ワイヤポンドされる。
その後、電源リード（21）と導電プレート（62）をワイ
ヤポンドし、グランドリード（22）と導電プレート（6
1）をワイヤポンドして、信号系のインナーリード
（２）が絶縁体層を介して、電源プレートとグランドプ
レートに挟まれた多層構造にし、全体をエポキシ系樹脂
で封止して外形リードのフォーミング加工を施して、半
導体装置として完成する。
なお、上記実施例では、インナーリードを挟んで、グ
ランドプレートと電源プレートが交互に並んだが、イン
ナーリードの下全体をグランドプレート、インナーリー
ドの上全体を電源プレートとなる構造でも良い。
ランドプレートと電源プレートが交互に並んだが、イン
ナーリードの下全体をグランドプレート、インナーリー
ドの上全体を電源プレートとなる構造でも良い。
また、インナーリード上の導電プレートは信号系のイ
ンナーリードの特性に応じて、ワイヤボンドの方法を変
えて、電位を変えても良い。
ンナーリードの特性に応じて、ワイヤボンドの方法を変
えて、電位を変えても良い。
［発明の効果］ 以上のように、この発明によれば、半導体素子を固定
するダイスパッドと、半導体素子の信号系電極パッドを
結線するインナーリードと、インナーリードの下側に絶
縁体層を介して配置されたグランドまたは電源に接続さ
れる第１の導電プレートと、インナーリードの上側に絶
縁体層を介して配置され第１の導電プレートに接続され
る第２の導電プレートとを備えたので、クロストークを
抑えた半導体装置が得られる効果がある。また、同時
に、例えばモールド樹脂の中で応力を発生しにくい構造
になり、パッケージクラックを防止する効果がある。
するダイスパッドと、半導体素子の信号系電極パッドを
結線するインナーリードと、インナーリードの下側に絶
縁体層を介して配置されたグランドまたは電源に接続さ
れる第１の導電プレートと、インナーリードの上側に絶
縁体層を介して配置され第１の導電プレートに接続され
る第２の導電プレートとを備えたので、クロストークを
抑えた半導体装置が得られる効果がある。また、同時
に、例えばモールド樹脂の中で応力を発生しにくい構造
になり、パッケージクラックを防止する効果がある。
第１図は第一の発明の一実施例の正面図（ａ）と断面図
（ｂ）、第２図は他の実施例の正面図（ａ）と断面図
（ｂ）、第３図は第二の発明の一実施例の正面図（ａ）
と断面図（ｂ）、第４図は他の実施例の正面図（ａ）と
断面図（ｂ）、第５図は従来のリードフレームの分解斜
視図、第６図は従来の半導体装置の正面図である。 （１）はダイスパッド、（２）はインナーリード、
（３），（31）は電源プレート、（32）はグランドプレ
ート、（41），（51）は絶縁体層、（６），（61），
（62）は導電プレート、（８）は半導体素子、（81）は
電源パッド、（82）はグランドパッド、（83）は信号系
の電極パッド、（９）はAuワイヤ。 なお、各図中、同一符号は同一または相当部分を示す。
（ｂ）、第２図は他の実施例の正面図（ａ）と断面図
（ｂ）、第３図は第二の発明の一実施例の正面図（ａ）
と断面図（ｂ）、第４図は他の実施例の正面図（ａ）と
断面図（ｂ）、第５図は従来のリードフレームの分解斜
視図、第６図は従来の半導体装置の正面図である。 （１）はダイスパッド、（２）はインナーリード、
（３），（31）は電源プレート、（32）はグランドプレ
ート、（41），（51）は絶縁体層、（６），（61），
（62）は導電プレート、（８）は半導体素子、（81）は
電源パッド、（82）はグランドパッド、（83）は信号系
の電極パッド、（９）はAuワイヤ。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】半導体素子を固定するダイスパッドと、前
記半導体素子の信号系電極パッドを結線するインナーリ
ードと、前記インナーリードの下側に絶縁体層を介して
配置されたグランドまたは電源に接続される第１の導電
プレートと、前記インナーリードの上側に絶縁体層を介
して配置され前記第１の導電プレートに接続される第２
の導電プレートとを備えた半導体装置。 - 【請求項２】グランドプレートおよび電源プレートのい
ずれかがダイスパッドと一体構造になっている請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330482A JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330482A JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206654A JPH04206654A (ja) | 1992-07-28 |
| JP2569217B2 true JP2569217B2 (ja) | 1997-01-08 |
Family
ID=18233119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330482A Expired - Fee Related JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569217B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878610A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置 |
| KR19980063740A (ko) * | 1996-12-04 | 1998-10-07 | 윌리엄비.켐플러 | 몰딩된 패키지용 다층 리드프레임 |
| KR100218368B1 (ko) * | 1997-04-18 | 1999-09-01 | 구본준 | 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법 |
-
1990
- 1990-11-30 JP JP2330482A patent/JP2569217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04206654A (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3545200B2 (ja) | 半導体装置 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| JP2569217B2 (ja) | 半導体装置 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2001015677A (ja) | 半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP2606330B2 (ja) | 半導体装置 | |
| JP2001077295A (ja) | 半導体装置の製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP3169072B2 (ja) | 半導体装置 | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| JPH06112402A (ja) | 半導体装置 | |
| JPH065771A (ja) | 多層リードフレーム及び半導体装置 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JP2001210781A (ja) | 半導体装置及びその製造方法 | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JP3930949B2 (ja) | 半導体装置の製造方法 | |
| JP2000269376A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 | |
| JP2000156462A (ja) | 半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |