JP2566293B2

JP2566293B2 - 光電スイッチ

Info

Publication number: JP2566293B2
Application number: JP63177316A
Authority: JP
Inventors: 勝広寺前; 淳之広野; 慎司坂本; 由明本多
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1988-07-15
Filing date: 1988-07-15
Publication date: 1996-12-25
Anticipated expiration: 2011-12-25
Also published as: JPH0227214A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、光ビームを投受光して被検知物体の存在を
検知する三角測距方式の反射型光電スイッチに関するも
のである。

〔従来の技術〕

第６図に従来の三角測距方式による反射型光電スイッ
チの光学ブロック及び電子回路ブロックを示す。被検知
物体Ｘに対して光ビームＰを投光する投光手段１は、投
光タイミングを設定するクロックパルスを発生する発振
回路10、発光素子12を駆動するドライブ回路11、及び凸
レンズよりなる投光用光学系13とで構成されており、発
光素子12から発せされる光を投光用光学系13にて光ビー
ムＰとして、検知エリアに投光するようになっている。
この投光手段１から所定距離をもって側方に配設され、
被検知物体Ｘによる光ビームＰの反射光Ｒを集光する受
光用光学系２も、凸レンズにて形成されている。この光
学系２の集光面に配設され集光スポットの位置に対した
位置信号I_A,I_Bを出力する位置検出手段４は、例えば１
次元位置検出素子（PSD）や、分割式フォトダイオー
ド、あるいは所定距離を置いて配設された複数のフォト
ダイオードなどより構成されており、この位置信号I_A,I
_Bは相反した信号となっている。この位置検出手段４出
力に基づいて被検知物体Ｘが所定の検知エリアに存在す
るかどうかを判別して、出力回路６を制御する判別制御
手段５は、位置検出手段４から出力される位置信号（相
反する電流信号I_A,I_B）を夫々増幅して、電圧信号V_A,V_B
に変換する受光回路21a,21bと、受光回路21a,21b出力を
対数増幅する対数増幅回路22a,22bと、対数増幅回路22
a,22b出力lnV_A,lnV_Bの減算を行う減算回路23と、減算回
路23出力ln（V_A/V_B）と距離設定用ボリュームVRにて設
定された基準電圧V_Rとを比較して、減算回路23出力ln
（V_A/V_B）が基準電圧V_R以下のとき（被検知物体Ｘが検
知エリア内に存在するとき）に出力が“H"レベルとなる
比較回路24と、比較回路24出力を発振回路10出力である
クロックパルスに同期してレベル判定し、このときの比
較回路24の出力状態を保持する信号処理回路25とで構成
しており、信号処理回路25から物体検知信号が出力され
たとき、出力回路６を駆動するようになっている。とこ
ろで、上記信号処理回路25では、発振回路10出力に基づ
いてチェック（クロックパルスに同期してレベル判定）
することにより誤動作を防止するようにしてある。な
お、第７図は電圧信号V_A及びV_Bの一列を示している。

第８図は他の従来例を示す。この従来例も基本構成は
第６図の光電スイッチの回路構成と同じで、比較回路24
にヒステリシスを持たせてある点が第６図の光電スイッ
チと異なる。即ち、この光電スイッチでは、検知エリア
内の被検知物体Ｘの存在が検知され、比較回路24出力が
“H"レベルとなったとき、比較回路24の基準電圧V_Rを上
げて、減算回路23出力の僅かな変動で比較回路24出力が
ばたついたりすることがないようにしてある。

ところが、この光電スイッチでは、被検知物体Ｘが黒
色あるいは反射率が低いものである場合や被検知物体Ｘ
が遠方にある場合などでは、比較回路24出力がオン，オ
フを繰り返すという問題がある。つまり、この場合には
反射光Ｒの光量レベルが低下するため、電圧信号V_A,V_B
がS/N比の低いものとなり、このため減算回路23出力ln
（V_A/V_B）が変動するためである。従って、上述の場合
には物体検知の信頼性が低くなるという問題があった。

そこで、光量レベルが被検知物体Ｘの検知動作を保証
できる最低光量レベルに応じた所定レベル以下に低下し
たとき、信号処理回路25出力が出力回路６に入力されな
いようにした光電スイッチがある。この光電スイッチを
第９図に示す。この光電スイッチでは、受光回路21b出
力である電圧信号V_Bを最低光量レベルに応じた所定レベ
ルと比較する比較回路29と、この比較回路29の出力のレ
ベル判定を発振回路10のクロックパルスに応じて行う信
号処理回路30と、この信号処理回路30出力に応じて、つ
まりは光量レベルが最低光量レベル以下である場合、信
号処理回路25出力を出力回路６に出力することを禁止す
る論理回路31とを設けてある。なお、この比較回路29も
ヒステリシス動作させてある。

このように、現実の反射型光電スイッチでは、信頼性
の向上のために上記最低光量レベルの判定以外にも補足
的な信号処理のための回路を加える必要がある。例え
ば、検知判定が幾度か同じく続く時に最終判定とする場
合、光量レベルに応じて検知判定回数を変えて誤動作を
防止したり、あるいは被検知物体に応じて位置信号I_A,I
_Bを補正して検知出力誤差を減少させたりする光電スイ
ッチの信頼性につながる信号処理のための回路、または
各判別のヒステリシス量を複数の判別結果に応じて変化
させる（例えば、光量の低い時と充分な時とでヒステリ
シス量を変える）などの性能向上につながる信号処理の
ための回路などを加える必要がある。ところが、このよ
うな補足的な信号処理のための回路を複数加えると、構
成が複雑になるだけでなく、各信号処理のための回路毎
に判定誤差が生じ（例えば信号V_Bを基準電圧V₁,V₂と比
較する時、V₁＞V₂にも拘らず、V_B＜V₂,V_B＞V₁となる場
合など）、総合的な最終判定の信頼性が低下する。これ
を防止するためには、各信号処理のための回路を高精度
なものとする必要があるが、これには限界があり、従っ
て従来の光電スイッチでは第９図回路程度の構成を設け
ることしかできないという問題があった。

〔発明が解決しようとする課題〕

本発明は上述の点に鑑みて為されたものであり、その
目的とするところは、判別制御手段で複数の演算処理を
行っても各演算処理間の判定誤差が小さく抑えられ、且
つ各演算処理毎に適切なヒステリシスを持たせることが
でき、しかも構成を小規模とすることができる光電スイ
ッチを提供することを目的としている。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は位置検出手段出
力に基づいて被検知物体が所定の検知エリア内に存在す
るかどうかを判別して出力回路を制御するとともに、被
検知物体の存在検知以外に存在検知の信頼性が低くなる
光量レベルの判定などの複数の演算処理を行い、上記位
置検出手段出力をアナログデータとして記憶し、このア
ナログデータを用いて被検知物体の存在検知と同一構成
の回路を用いて複数の演算処理を時分割で行う判別制御
手段と、この判別制御手段出力に応じて各演算処理毎に
適宜ヒステリシス量を制御するヒステリシス量制御手段
とを備えている。

（作用）本発明では上述のように判別制御手段で被検知物体の
存在検知と同一構成の回路を用いて複数の演算処理を時
分割で行うことにより、複数の演算処理を行っても各演
算処理間の判定誤差が小さく抑えられるようにし、且つ
この判定誤差の少ない判別制御手段の出力でヒステリシ
ス量を制御することにより、各演算処理毎に適宜のヒス
テリシスがかかるようにし、しかも判別制御手段の大部
分の構成を共用して、比較的に回路構成が小規模となる
ようにしたものである。

（実施例）第１図乃至第５図に本発明の一実施例を示す。本実施
例の基本構成は上述の従来例と同一であるので、以下の
説明では本実施例の特徴とする部分についてのみ説明す
る。本実施例は、複数の信号処理を如何に効率良く行
い、且つ複数処理の間の判定誤差を小さく抑え、また演
算処理結果に応じて各演算処理のヒステリシス量を適切
に制御でき、しかも小規模に構成できる光電スイッチと
したものである。このために、本実施例では、受光回路
21a,21bの出力を記憶するアナログメモリ32a,32bと、各
演算処理毎に用いられる電圧を出力する演算処理用電圧
発生回路39と、この演算処理用電圧発生回路39出力及び
上記アナログメモリ32a,32b出力を加算する加算回路33
と、加算出力を対数変換する対数変換回路34と、対数変
換出力を減算する差動増幅回路35と、異なる時点で差動
増幅回路35から出力される２個の差動増幅出力を比較す
る比較回路36と、この比較出力を記憶する演算結果メモ
リ37と、この演算結果メモリ37に記憶された比較出力に
生じて物体検知や最低光量レベルの判定などを行うと共
に、各演算処理動作に夫々適宜のヒステリシスを持たせ
る論理演算回路38と、発振回路10出力に応じて各演算処
理を分割で行うための適宜タイミング信号を出力するタ
イミング回路40とを備えている。

第２図にアナログメモリ32から比較回路36までのアナ
ログ演算部の具体構成を示す。アナログメモリ32は、出
力信号V_A,V_Bを蓄えるもので、バッファB₂、アナログス
イッチAS₁₁,AS₁₂,AS₂₁,AS₂₂,AS_A,AS_B,AS_r、コンデンサC
_A,C_B,C₁₁,C₁₂、基準電圧回路41で構成してある。アナロ
グスイッチAS₁₁,AS₁₂,AS₂₁,AS₂₂は、発振回路10のクロ
ックパルスに同期した検波用タイミング信号φｓと、そ
の反転信号▲▼で駆動されるもので、アナログスイ
ッチAS₁₁,AS₂₁がオンのときに、コンデンサC_A,C_Bに位置
信号V_A,V_Bを夫々蓄える。アナログスイッチAS_A,AS_Bはコ
ンデンサC_A,C_Bに蓄えられたアナログデータを出力する
もので、タイミング信号φ_A,φ_Ｂで駆動される。アナロ
グスイッチAS_rは、信号0Vを設定する目的で基準電圧Vre
f₁を出力するもので、タイミング信号φｒで駆動され
る。

演算処理用電圧発生回路39は、演算処理内容に応じた
電圧を発生するもので、アナログスイッチAS₀,AS₁₀,AS
₂₀,AS_R,AS_R0、ボリュームVR及び抵抗で構成され、夫々
のアナログスイッチAS₀,AS₁₀,AS₂₀,AS_R,AS_R0は夫々に対
応するタイミング信号φ_０〜φ₂,φ_R,φ_R0により選択さ
れて駆動され、夫々電圧V₀〜V₂,V_R,V_R0を出力する。な
お、ボリュームVRは距離設定用のボリュームである。ま
た、電圧V₀はこの演算処理用電圧発生回路39の基準電圧
として用いられる。

加算回路33は、上記アナログメモリ32出力と演算処理
用電圧発生回路39出力とを加算するもので、オペアンプ
OP₄で構成してある。

対数変換回路34は、アナログメモリ32のアナログスイ
ッチAS_rがオンのときに出力される信号0Vに相当する出
力と、演算処理用電圧発生回路39の基準電圧V₀とを加算
器33で加算した出力を基準として、演算処理に合わせて
加算回路33の出力を対数変換するもので、オペアンプOP
₅、コンデンサC₃₀、アナログスイッチAS₃₀,AS₃₁、ダイ
オードD₁などで構成してある。アナログスイッチAS₃₀,A
S₃₁はタイミング信号φ_３で駆動され、このタイミング
信号φ_３が“H"レベルのとき、コンデンサC₃₀にアナロ
グメモリ32のアナログスイッチAS_rがオンのときに出力
される信号0Vに相当する出力と、演算処理用電圧発生回
路39の基準電圧V₀とを加算器33で加算した出力を充電
し、“L"レベルのとき充電された電圧を基準に対数変換
を行う。

差動増幅回路35は、所定タイミングにおける対数変換
回路34出力と、異なる所定タイミングにおける対数変換
回路34出力との減算を行うもので、オペアンプOP₆、バ
ッファB₃、アナログスイッチAS₄₀、コンデンサC₄₀、基
準電圧回路42で構成してある。アナログスイッチAS₄₀は
タイミング信号φ_４で駆動されるもので、このアナログ
スイッチAS₄₀がオンのときに対数変換回路34出力でコン
デンサC₄₀を充電する。この差動増幅回路35では、アナ
ログスイッチAS₄₀のオフ時に、コンデンサC₄₀の充電電
圧とそのときの対数変換回路34出力との減算を行い、基
準電圧Vref₂を基準として減算値を出力する。

比較回路36は、差動増幅回路35から出力される異なる
時点の２個の減算出力を夫々記憶し、これら減算出力の
比較を行うもので、オペアンプOP₇、アナログスイッチA
S₅₀,AS₆₀、コンデンサC₅₀,C₆₀で構成してある。アナロ
グスイッチAS₅₀,AS₆₀は夫々タイミング信号φ₅,φ_６で
駆動され、タイミング信号φ_５が“H"レベルの時点で差
動増幅回路35の減算出力をコンデンサC₅₀に充電すると
共に、タイミング信号φ_６が“H"レベルの時点でコンデ
ンサC₆₀に他の減算出力を充電する。

上記アナログ演算部の動作を第３図のタイムチャート
に従って説明する。t₀〜t₁の期間には、タイミング信号
φ₀,φr,φ₃,φ_４が“H"レベルとなり、このときにはア
ナログスイッチAS₀がオンして演算処理用電圧発生回路3
9から基準電圧V₀が出力されるとともに、アナログスイ
ッチAS_rがオンしてアナログメモリ32から基準電圧Vref₁
が出力される。これら基準電圧V₀,Vref₁は加算回路33で
加算され、この加算出力はアナログスイッチAS₃₀のオン
により対数変換回路34のコンデンサC₃₀に充電される。
上述の動作により対数増幅回路34の基準電圧の設定が行
われることになる。

t₁〜t₅の期間においては被検知物体Ｘの存在検知処理
が行われる。t₁〜t₂の期間にはタイミング信号φ₀,φ_B,
φ_４が“H"レベルとなる。このときには、コンデンサC_B
に蓄えられた位置信号V_Bであるアナログデータがアナロ
グメモリ32から出力され、このデータが加算回路33で基
準電圧V₀に加算され、この加算出力を対数変換回路34で
対数変換し、その対数変換回路34出力lnV_Bをコンデンサ
C₄₀に充電する。次に、t₂〜t₃の期間には、タイミング
信号φ₀,φ_A,φ_５が“H"レベルとなる。このときはコン
デンサC_Aに蓄えられた位置信号V_Aであるアナログデータ
がアナログメモリ32から出力され、このデータが加算回
路33で基準電圧V₀に加算され、この加算出力を対数変換
回路34で対数変換する。このときの対数変換回路34出力
lnV_Aは、差動増幅回路35でコンデンサC₄₀に充電された
先の出力lnV_Bと減算される。そして、この減算出力ln
（V_A/V_B）が、比較回路36のアナログスイッチAS₅₀のオ
ンにより、コンデンサC₅₀に充電される。t₃〜t₄の期間
には、タイミング信号φr,φ_R0,φ_４が“H"レベルにな
り、アナログメモリ32から基準電圧Vref₁が出力され、
演算処理用電圧発生回路39から距離設定用の基準電圧V₀
が出力され、これら出力を加算回路33で加算して、この
加算出力を対数変換回路34で対数変換し、この出力lnV
_R0をコンデンサC₄₀に充電する。t₄〜t₅の期間には、タ
イミング信号φr,φ_R,φ_６が“H"レベルになり、演算処
理用電圧発生回路39から距離設定信号V_Rが出力され、こ
の出力V_Rが加算回路33でアナログメモリ32の基準電圧Vr
ef₁と加算され、この加算出力を対数変換回路34で対数
変換してlnV_Rを得る。この対数変換回路34出力lnV_Rとコ
ンデンサC₄₀に充電された出力lnV_R0との減算が差動増幅
回路35で行われ、この減算出力ln（V_R/V_R0）はアナログ
スイッチAS₆₀のオンにより、コンデンサC₆₀に充電され
る。従って、比較回路36でln（V_A/V_B）とIn（V_R/V_R0）
とが比較される。つまりは、ln（V_R/V_R0）を基準電圧と
して、ln（V_A/V_B）より被検知物体Ｘが検知エリア内に
存在するかどうかを判別する。

t₅〜t₉の期間においては、光量レベルが最低光量レベ
ル以上であるかどうかの判断を行う。t₅〜t₆の期間では
タイミング信号φr,φ₁,φ_４が“H"レベルになる。この
とき、アナログメモリ32から基準電圧Vref₁が、演算処
理用発生回路39からは電圧V₁が出力され、これら電圧Vr
ef₁,V₁を加算回路33で加算し、この加算出力を対数変換
回路34で対数変換した出力lnV₁がコンデンサC₄₀に充電
される。t₆〜t₇の期間においては、φr,φ₁,φ_５が“H"
レベルになり、上述の場合と同様にして引き続き電圧V₁
を対数変換してlnV₁を得、このlnV₁と上記t₅〜t₆の期間
にコンデンサC₄₀に充電されたlnV₁との差動増幅回路35
で減算し、この減算出力ln（V₁/V₁）をコンデンサC₅₀に
充電する。このようにln（V₁/V₁）、つまりはln1を得
て、t₅〜t₇の期間にアナログ演算部のオフセット誤差を
取り除く。t₇〜t₈の期間には、t₅〜t₆の期間と同様に、
タイミング信号φr,φ₁,φ_５が“H"レベルになり、引き
続き電圧V₁を対数変換した出力lnV₁を得て、この出力を
コンデンサC₄₀に充電する。次いで、t₈〜t₉の期間にタ
イミング信号φ₀,φ_B,φ_６を“H"レベルとし、アナログ
メモリ32から位置信号V_Bに相当するアナログデータ、演
算処理用電圧発生回路39から電圧V₀を出力し、これら出
力V_B,V₀を加算回路33で加算し、この加算出力を対数変
換回路34で対数変換してln（V_B）を得る。この対数変換
出力は差動増幅回路35でコンデンサC₄₀に充電してある
先の対数変換出力lnV₁との減算が行われ、この減算結果
ln（V_B/V₁）が比較回路36のコンデンサC₆₀に充電され
る。このときには、比較回路36でln（V₁/V₁）とln（V_B/
V₁）との比較が行われる。つまり、ln1を基準電圧とし
てln（V_B/V₁）の比較を行って、位置信号V_Bのレベルが
電圧V₁として設定された最低光量レベルに応じた電圧以
下であるかどうかを判定する。

さらに、t₉〜t₁₁の期間においては余裕レベルの判定
を行う。なお、余裕レベルとは、位置信号V_A,V_Bが受光
回路21a,21bの内部発生ノイズの影響を充分に無視でき
るレベルである。まず、t₉〜t₁₀の期間に、タイミング
信号φr,φ₂,φ_４を“H"レベルとし、電圧V₂を対数変換
して、この対数変換出力lnV₂をコンデンサC₄₀に充電す
る。次に、t₁₀〜t₁₁の期間にタイミング信号φ₀,φ_B,φ
_６を“H"レベルとし、位置信号V_Bを対数変換し、その対
数変換出力lnV_BをコンデンサC₆₀の充電電圧In（V₂）と
減算し、この減算出力In（V_B/V₂）をコンデンサC₆₀に充
電する。この場合には先の最低光量レベルの判定のとき
にコンデンサC₅₀に充電されたln1をそのまま使用し、こ
のln1とln（V_B/V₂）との比較を比較回路36で行う。これ
により、位置信号V_Bと電圧V₂との間に余裕があるかどう
かを判定する。

上記アナログ演算部の動作結果を比較回路36の出力で
まとめると、ln（V_A/V_B）＜ln（V_R/V_R0）のとき、０＜l
n（V_B/V₁）のとき、０＜ln（V_B/V₂）のとき、比較回路3
6出力が夫々“H"レベルになる。

以上がアナログ演算部の説明であったが、次に比較回
路36の出力に基づいて論理演算を行うと共に、差動増幅
回路35や演算処理用電圧発生回路39のヒステリシス量の
設定を行う論理演算回路38などについて説明する。この
部分の具体回路を第４図に示す。演算結果メモリ37は、
物体検知、最低光量レベル判定、余裕レベル判定用の３
個のＤフリップフロップFF₂〜FF₄で構成され、夫々のＤ
フリップフロップFF₂〜FF₄はタイミング信号φ_７〜φ_９
をクロックとして比較回路36の出力を取り込んで記憶す
る。論理演算回路38は、物体検知出力が位置信号V_A,V_B
が最低光量レベル以上のとき得られ、さらにこの状態が
第５図に示す周期t₀〜t₁₂を１周期とする２周期以上続
いた場合に比較回路36出力を出力回路６に出力すると共
に、このときの出力で差動増幅回路35及び演算処理用電
圧発生回路39のヒステリシス量を変えるもので、Ｄフリ
ップフロップFF₅,FF₆、SRフリップフロップFF₇、アンド
ゲートAND₁〜AND₁₀及びインバータINV₃〜INV₆で構成し
てある。なお、この論理演算回路38では、被検知物体Ｘ
が上記２周期の間、引き続き検知されない場合に、出力
をリセットする機能を有する。ところで、この光電スイ
ッチでは、物体検知に関するヒステリシスは、差動増幅
回路35に持たせてあり、このため第２図の基準電圧回路
42をアナログスイッチAS₇₀〜AS₇₂及び分圧抵抗で構成し
てあり、余裕レベル判定出力が“H"レベルのときと“L"
レベルのときとでヒステリシス量を異ならせてある。ま
た、最低光量レベル及び余裕レベルに関するヒステリシ
スは、演算処理用電圧発生回路39に持たせてあり、この
ために第２図の電圧V₁,V₂として夫々V₁₁,V₁₂,V₂₁,V₂₂を
分圧抵抗で作成し、アナログスイッチAS₁₀,AS₂₀を夫々
アナログスイッチAS₁₁,AS₁₂、AS₂₁,AS₂₂としてあり、論
理演算回路38の最終段の出力及び余裕レベルの判定出力
で夫々の電圧V₁₁,V₁₂及びV₂₁,V₂₂を切り換える。

以下、上記回路部の動作を説明する。上述したアナロ
グ演算部の動作により、比較回路36の物体検知出力は第
５図のタイムチャートに示すように、タイミング信号φ
_７が“H"レベルとなるt₅〜t₆の期間にＤフリップフロッ
プFF₂に記憶され、最低光量レベルの判定出力はタイミ
ング信号φ_８が“H"レベルとなるt₉〜t₁₀の期間にＤフ
リップフロップFF₃に記憶され、余裕レベルの判定出力
はタイミング信号φ_９が“H"レベルになるt₁₁〜t₁₂の期
間にＤフリップフロップFF₄に記憶される。そして、比
較回路36の物体検知出力が“H"レベルで、最低光量レベ
ルの判定出力も“H"、つまりは光量レベルが最低光量レ
ベル以上のときに被検知物体Ｘの存在が検知されたと
き、論理演算回路38のアンドゲートAND₁の出力が“H"レ
ベルとなり、物体検知、最低光量レベルの判定、余裕レ
ベルの判定の演算処理が終了した時点、つまりはタイミ
ング信号φ_９が“H"レベルとなった時点で、Ｄフリップ
フロップFF₅にラッチされ、さらに第５図に示す次の１
周期で上述の場合と同様に光量レベルが最低光量レベル
以上の状態で被検知物体Ｘの存在が検知されたときに、
ＤフリップフロップFF₅,FF₆の両出力が“H"レベルとな
ることにより、アンドゲートAND₂が“H"レベルになり、
SRフリップフロップFF₇がセットされ、このとき初めて
物体を検知したことを示す出力が出力回路６に出力され
る。なお、この論理演算回路38では、上記物体検知出力
及び最低光量レベルの判定出力のいずれかが“L"レベル
である状態が、上述と同様の２周期の間継続すると、ア
ンドゲートAND₃出力が“H"レベルとなることにより、SR
フリップフロップFF₇をリセットして、物体が存在する
ことを示す検知出力の出力状態を解除する。このように
論理演算回路38の最終出力が反転したときには、この出
力及びこの出力の反転出力の夫々とタイミング信号φ_１
とのアンドをとるアンドゲートAND₇,AND₈でアナログス
イッチAS₁₁,AS₁₂が切り換えられる。つまりは、被検知
物体Ｘの存在が検知され、SRフリップフロップFF₇出力
が“H"レベルとなった場合には、タイミング信号φ_１が
“H"レベルになったときに、アンドゲートAND₇出力が
“H"レベルとなり、最低光量レベルの判定電圧である演
算処理用電圧発生回路39の出力として電圧V₁₂を出力す
る。また、逆にSRフリップフロップFF₇出力が“L"レベ
ルとなった場合には、タイミング信号φ_１が“H"レベル
となったとき、アンドゲートAND₈出力が“H"レベルとな
り、電圧V₁₁を出力する。

次に、物体検知の場合のヒステリシスをかける動作を
説明する。この場合は上述したように差動増幅回路35の
基準電圧回路42出力である基準電圧を可変するようにし
てあり、この切換はタイミング信号φ_Ｒが“H"レベルの
ときに行う。なお、この光電スイッチでは、余裕レベル
の判定結果に応じてヒステリシス量を可変している。つ
まり、光量レベルが充分である時は、ヒステリシス量を
少なくして微少物体の検知を可能とし、逆に光量レベル
が比較的に少ない時には、ヒステリシス量を大きくし
て、回路の安定性を高めるためである。今、物体が検知
されておらず、論理演算回路38の最終出力が“L"である
とすると、この出力とタイミグ信号φ_Ｒとのアンドをと
るアンドゲートAND₄出力は“L"レベルであるので、この
出力をインバータINV₆で反転した出力でアナログスイッ
チAS₇₀がオンし、基準電圧回路42出力として基準電圧Vr
ef₂が出力される。次に、比較回路36の余裕レベル判定
出力が“H"レベルであり、論理演算回路38の最終出力が
“H"レベルになった場合は、タイミング信号φ_Ｒが“H"
レベルである間、アンドゲートAND₄出力が“H"レベルと
なり、アンドゲートAND₅の出力が“H"レベルになり、基
準電圧回路42出力として電圧V₇₁が出力される。ここ
で、比較回路36の余裕レベルの判定出力が“L"レベルで
ある場合には、アンドゲートAND₆出力が“H"レベルにな
り、基準電圧回路42出力として電圧V₇₂が出力される。
つまり、光量レベルが充分である時は、基準電圧回路42
の出力電圧を高くして、ヒステリシス量を少なくし、微
少物体の検知を可能とし、逆に光量レベルが比較的に少
ない時には、基準電圧回路42の出力電圧を低くして、ヒ
ステリシス量を大きくし、回路の安定性を高める。

さらに、余裕レベルの判定動作にヒステリシスを持た
せるためには、上記ＤフリップフロップFF₄出力及びそ
の反転出力の夫々と、タイミング信号φ_２とのアンドを
アンドゲートAND₉,AND₁₀でとって行うようにしてあり、
この場合にはＤフリップフロップFF₄出力を用い、タイ
ミングがタイミング信号φ_２となっただけで、上述の最
低光量レベルの判定動作にヒステリシスを持たせた場合
と略同様の動作でヒステリシスが与えられる。なお、位
置信号V_A,V_Bに余裕がある場合、演算処理用電圧発生回
路39出力として電圧V₂₂を出力して、余裕がないときに
電圧V₂₁を出力する。つまり、余裕があるときに演算処
理用電圧発生回路39出力を下げ、余裕がないときには上
げる。このように本実施例によれば複数の演算処理を同
一の構成の回路で行うことができ、各演算処理間の判定
誤差を低減することができる。しかも演算処理結果で各
ヒステリシス量を制御するようにしてあるので、演算処
理の高精度化も図れる。さらに、上記機能を備えている
にも拘わらず、比較的に小規模に構成することができる
利点がある。

〔発明の効果〕

本発明では上述のように、発光素子の発する光を投光
用光学系で光ビームに成形して、検知エリアに投光する
投光手段と、投光手段の側方に所定距離をもって配設さ
れ、被検知物体からの光ビームの反射光を集光する受光
用光学系と、この受光用光学系の集光面に配設され、被
検知物体までの距離に応じて集光面で移動する集光スポ
ットの位置に対応した位置信号を出力する位置検出手段
と、位置検出手段出力に基づいて被検知物体が所定の検
知エリア内に存在するかどうかを判別して出力回路を制
御するとともに、被検知物体の存在検知以外に存在検知
の信頼性が低くなる光量レベルの判定などの複数の演算
処理を行い、上記位置検出手段出力をアナログデータと
して記憶し、このアナログデータを用いて被検出物体の
存在検知と同一構成の回路を用いて複数の演算処理を時
分割で行う判別制御手段と、この判別制御手段出力に応
じて各演算処理毎に適宜ヒステリシス量を制御するヒス
テリシス量制御手段とを備えたものであり、判定制御手
段で被検知物体の存在検知と同一構成の回路を用いて複
数の演算処理を時分割で行うことにより、複数の演算処
理を行っても各演算処理間の判定誤差が小さく抑えら
れ、且つこの判定誤差の少ない判別制御手段の出力でヒ
ステリシス量を制御することにより、各演算処理毎に適
宜のヒステリシスがかかり、しかも判定制御手段の大部
分の構成を共用しているので、比較的に回路構成が小規
模となる効果がある。

【図面の簡単な説明】

第１図は本発明の回路構成を示すブロック図、第２図は
同上の要部の具体回路図、第３図は同上の動作を示すタ
イムチャート、第４図は同上の他の要部の具体回路図、
第５図は同上の動作を示すタイムチャート、第６図は従
来例の回路構成を示すブロック図、第７図は距離に対す
る電圧信号特性図、第８図及び第９図は夫々他の従来例
の回路構成を示すブロック図である。１は投光手段、2,13は光学系、４は位置検出手段、５は
判定制御手段、６は出力回路、11′はドライブ回路、12
は発光素子、21a′,21b′は受光回路、26は比較回路、2
7は信号処理回路、28は基準電圧発生回路、32はアナロ
グメモリ、33は加算回路、34は対数変換回路、35は差動
増幅回路、36は比較回路、37は演算結果メモリ、38は論
理演算回路、39は演算処理用電圧発生回路、40はタイミ
ング回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者本多由明大阪府門真市大字門真1048番地松下電工株式会社内 (56)参考文献特開昭59−202085（ＪＰ，Ａ) 特開昭63−140531（ＪＰ，Ａ) 特開昭60−227112（ＪＰ，Ａ) 特開昭61−102576（ＪＰ，Ａ) 特開昭61−102575（ＪＰ，Ａ) 特開昭54−54281（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】発光素子の発する光を投光用光学系で光ビ
ームに成形して、検知エリアに投光する投光手段と、投
光手段の側方に所定距離をもって配設され、被検知物体
からの光ビームの反射光を集光する受光用光学系と、こ
の受光用光学系の集光面に配設され、被検知物体までの
距離に応じて集光面で移動する集光スポットの位置に対
応した位置信号を出力する位置検出手段と、位置検出手
段出力に基づいて被検知物体が所定の検知エリア内に存
在するかどうかを判別して出力回路を制御するととも
に、被検知物体の存在検知以外に存在検知の信頼性が低
くなる光量レベルの判定などの複数の演算処理を行い、
上記位置検出手段出力をアナログデータとして記憶し、
このアナログデータを用いて被検知物体の存在検知と同
一構成の回路を用いて複数の演算処理を時分割で行う判
別制御手段と、この判別制御手段出力に応じて各演算処
理毎に適宜ヒステリシス量を制御するヒステリシス量制
御手段とを備えて成る光電スイッチ。