JP2562789B2 - 半導体装置用放熱板 - Google Patents

半導体装置用放熱板

Info

Publication number
JP2562789B2
JP2562789B2 JP5227812A JP22781293A JP2562789B2 JP 2562789 B2 JP2562789 B2 JP 2562789B2 JP 5227812 A JP5227812 A JP 5227812A JP 22781293 A JP22781293 A JP 22781293A JP 2562789 B2 JP2562789 B2 JP 2562789B2
Authority
JP
Japan
Prior art keywords
heat sink
resin
semiconductor device
semiconductor
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5227812A
Other languages
English (en)
Other versions
JPH0766328A (ja
Inventor
弘 東城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goto Seisakusho KK
Original Assignee
Goto Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goto Seisakusho KK filed Critical Goto Seisakusho KK
Priority to JP5227812A priority Critical patent/JP2562789B2/ja
Publication of JPH0766328A publication Critical patent/JPH0766328A/ja
Application granted granted Critical
Publication of JP2562789B2 publication Critical patent/JP2562789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICやLSI等の半導
体を搭載する放熱板の改良に関するものである。
【0002】
【従来の技術】従来、図5に示すように、半導体装置
は、放熱板1の周縁部をリード2に接着剤3で接着し、
半導体Sを載せて接着剤4で接着し、ボンディングワイ
ヤWでリード2と半導体Sを接続して、樹脂5で封止し
ている。放熱板1は、通常Cu系金属素材から成り、A
gやNiメッキを施したものもある。また、半導体装置
によっては、図6に示すように、放熱板1の底面6aを
樹脂5から露出させて封止するものもある。
【0003】
【発明が解決しようとする課題】上記従来の半導体装置
は、封止樹脂5との接着力が弱く、密着しないので、耐
湿性が低下したり、熱サイクルで樹脂にクラックが生じ
るという問題がある。特に、半導体装置における樹脂パ
ッケージが益々薄型化される傾向にあるため、放熱板と
樹脂との密着性の確保が重要性を増している。一方、封
止樹脂との接着力を向上させるように、封止樹脂に埋没
する放熱板の表面に銅の黒化処理膜を形成したものがあ
る(特開平3−236267号)が、放熱板のほぼ全面
に一律に黒化処理膜が形成されてしまうので、ヒートシ
ンクにアースをとる場合に、この膜により導電性が阻害
されてしまったり、放熱効果を高めるために放熱板の底
面を露出させる場合に、底面から樹脂バリがはみ出て、
これを除去する工程を別途必要とするという問題があ
る。そこで、本発明は、封止樹脂とよく密着して、耐湿
性が高く、樹脂クラックが生じることがなく、しかも必
要な部分へのCuO膜の形成を阻止して導電性を確保
し、また底面からはみ出た樹脂バリを容易に除去できる
半導体装置用放熱板を提供することを課題としている。
【0004】
【課題を解決するための手段】上記課題を解決するた
め、第1の発明においては、半導体Sを搭載し、周縁部
がリード12に接着され、半導体S及びリード12と共
に樹脂15にて封止される半導体装置用放熱板11にお
いて、封止樹脂15との接合部となる表面の全部又は一
部にCuO膜17を形成し、またヒートシンクにアース
をとるように、導電性を確保すると共に、CuO膜を形
成しないように半導体Sの搭載部にAgメッキ16を施
した。第2の発明においては、さらに放熱板11の底面
にNiメッキ18を施し、この部分を露出させるように
した。
【0005】
【作用】本発明の放熱板11は、封止樹脂15との接合
面となる表面にCuO膜17を形成したので、樹脂15
との食い付きがよく、密着するので、耐湿性が高く、熱
サイクルによっても樹脂のクラックが生じない。Agメ
ッキ16を施した場合、ヒートシンクにアースをとるな
ど必要なときにはCuO膜の形成を妨げて半導体Sの搭
載部の導電性が確保される。底面にNiメッキ18を施
すと、底面を露出させて樹脂封止する際の樹脂バリを除
去し易くなる。
【0006】
【実施例】本発明の実施例を図面について説明する。図
1は半導体装置の縦断面図、図2は放熱板の一部拡大断
面図、図3は他の実施例の半導体装置の縦断面図、図4
は放熱板の一部拡大断面図である。図1において、11
は半導体Sを載せる放熱板である。半導体Sは接着剤1
3で放熱板11に接着される。また、放熱板11の周縁
部は接着剤14でリード12に接着される。接着剤13
は、従来同様、放熱板11とリード12とを絶縁する。
接着剤14は導電性を有する。リード12はボンディン
グワイヤWで半導体Sと接続される。半導体S、放熱板
11、リード12の内側端部は樹脂15で封止される。
【0007】放熱板11は、図2に示すように、矩形板
状のCu系金属から成る。放熱板11の上面11aに
は、Agメッキ16が施されている。また、放熱板11
の側面11b及び底面11cには、CuO膜17が形成
されている。Agメッキ16は、ヒートシンクにアース
をとる場合に、導電性を確保してCuO膜の形成を阻止
する。
【0008】この半導体装置の放熱板11は、封止樹脂
15との接触面にCuO膜17が形成されているので、
樹脂15に対する食い付きがよく、密着するので、耐湿
性が高く、熱サイクルによっても樹脂のクラックが生じ
ない。なお、放熱板11の上面11aにAgメッキ16
を必要としない場合には、CuO膜17を形成すること
とし、同様に樹脂15に対する上面11aの密着性を高
めることができる。
【0009】他の実施例における放熱板11は、図3に
示すように、底面11cが樹脂15から露出した状態で
封止されている。そして、図4に示すように、放熱板1
1の上面11aにはAgメッキ16が施されており、側
面11bにはCuO膜17が形成されている。この放熱
板11の底面11cには、Niメッキ18が施されてい
る。Niメッキ18は、底面11cからはみ出た樹脂バ
リを除去し易くする。
【0010】
【発明の効果】以上のように、第1の発明は、半導体S
を搭載し、周縁部がリード12に接着され、半導体S及
びリード12と共に樹脂15にて封止される半導体装置
用放熱板11において、封止樹脂15との接合部となる
表面にCuO17膜を形成し、半導体Sの搭載部に導電
性を確保すると共にCuO膜が形成されないようにAg
メッキ16を施したため、放熱板と樹脂が密着し、耐湿
性が高く、樹脂のクラックを防止することができ、特
に、半導体装置における樹脂パッケージが益々薄型化さ
れる傾向にあり、放熱板と樹脂との密着性の確保が重要
性を増している現状において、本発明の意義は大きく、
しかもヒートシンクにアースをとる場合に、Agメッキ
によりCuO膜の形成を阻止して導電性を確保すること
ができる。第2の発明は、放熱板11の底面にNiメッ
キ18を施して、この部分を露出させるようにしたた
め、底面からはみ出た樹脂バリを容易に除去することが
できるという効果を有する。
【図面の簡単な説明】
【図1】半導体装置の縦断面図である。
【図2】放熱板の一部拡大断面図である。
【図3】他の実施例の半導体装置の縦断面図である。
【図4】放熱板の一部拡大断面図である。
【図5】従来の半導体装置の縦断面図である。
【図6】従来の他の半導体装置の縦断面図である。
【符号の説明】
11 放熱板 12 リード 15 樹脂 16 Agメッキ 17 Cu膜 18 Niメッキ S 半導体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体を搭載し、周縁部がリードに接着
    され、半導体及びリードと共に樹脂封止される半導体装
    置用放熱板において、表面の封止樹脂との接合面にCu
    O膜が形成され、半導体搭載部に、ヒートシンクにアー
    スをとるために導電性を確保すると共にCuO膜を形成
    しないようにAgメッキが施されていることを特徴とす
    る半導体装置用放熱板。
  2. 【請求項2】 請求項1に記載の放熱板の底面にNiメ
    ッキが施され、底面が前記封止樹脂から露出されること
    を特徴とする半導体装置用放熱板。
JP5227812A 1993-08-23 1993-08-23 半導体装置用放熱板 Expired - Fee Related JP2562789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5227812A JP2562789B2 (ja) 1993-08-23 1993-08-23 半導体装置用放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5227812A JP2562789B2 (ja) 1993-08-23 1993-08-23 半導体装置用放熱板

Publications (2)

Publication Number Publication Date
JPH0766328A JPH0766328A (ja) 1995-03-10
JP2562789B2 true JP2562789B2 (ja) 1996-12-11

Family

ID=16866770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5227812A Expired - Fee Related JP2562789B2 (ja) 1993-08-23 1993-08-23 半導体装置用放熱板

Country Status (1)

Country Link
JP (1) JP2562789B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166446A (en) * 1997-03-18 2000-12-26 Seiko Epson Corporation Semiconductor device and fabrication process thereof
KR100306230B1 (ko) * 1998-12-30 2001-12-17 마이클 디. 오브라이언 반도체 패키지 구조

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236267A (ja) * 1990-02-14 1991-10-22 Ibiden Co Ltd 半導体装置を構成するためのスラッグ

Also Published As

Publication number Publication date
JPH0766328A (ja) 1995-03-10

Similar Documents

Publication Publication Date Title
TW463347B (en) A method of assembling a semiconductor device package
US5483098A (en) Drop-in heat sink package with window frame flag
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
TWI485817B (zh) 微電子封裝及其散熱方法
JPH065746A (ja) 集積回路装置用のヒートシンクを有するプラスチックモールドパッケージ
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
JP2002134677A (ja) 半導体装置およびその製造方法
JP2562789B2 (ja) 半導体装置用放熱板
JP2734443B2 (ja) 樹脂封止型半導体装置
JPS6150387B2 (ja)
JP4305424B2 (ja) 半導体装置及びその製造方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP3543681B2 (ja) リードフレーム
JPH0936155A (ja) 半導体装置の製造方法
JP2694871B2 (ja) 半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JPS6223096Y2 (ja)
JP3313009B2 (ja) 放熱部材、リードフレーム及び半導体装置
JPH0870087A (ja) リードフレーム
KR0180604B1 (ko) 히트싱크의 표면처리방법 및 이를 이용한 반도체 패키지 구조
JP2003007904A (ja) 半導体装置
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH03276788A (ja) 集積回路搭載用セラミックス基板
JP2543525B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees