JP2561351Y2 - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JP2561351Y2 JP2561351Y2 JP1990096386U JP9638690U JP2561351Y2 JP 2561351 Y2 JP2561351 Y2 JP 2561351Y2 JP 1990096386 U JP1990096386 U JP 1990096386U JP 9638690 U JP9638690 U JP 9638690U JP 2561351 Y2 JP2561351 Y2 JP 2561351Y2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- output
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ac-Ac Conversion (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は直流を交流に変換する高周波型インバータ回
路に関する。
路に関する。
本考案のインバータ回路は直流電圧をパルス幅変調に
より交流全波整流電圧に変換するためパルス幅制御信号
を出力するパルス幅制御手段（８）と、直流電源（11）
をパルス幅制御手段（８）の出力信号でスイッチングし
交流全波整流電圧に変換する第１のスイッチング手段
（２）と、この第１のスイッチング手段（２）からの交
流全波整流電圧を昇降圧して、該電圧とそれぞれ同極性
の第１の出力電圧と第２の出力電圧を得る昇降圧手段
（３）と、この昇降圧手段（３）の第１及び第２の出力
電圧をそれぞれ整流する第１及び第２の整流手段（7a）
及び（7b）と、この第１及び第２の整流手段（7a）及び
（7b）からの整流出力電圧をそれぞれフィルタする第１
及び第２の濾波手段（5a）及び（5b）と、この第１の濾
波手段（5a）と出力端子との間に接続された第２のスイ
ッチング手段（Q2）と上記第２の濾波手段（5b）と出力
端子との間に接続された第３のスイッチング手段（Q1）
とからなり上記第１及び第２の濾波手段（5a）及び（5
b）の出力電圧を上記出力端子に交流全波整流電圧の所
定電位で交互に切り換えて出力するためのスイッチング
回路（14a）とを具備し、上記第１及び第２の濾波手段
（5a）及び（5b）と上記第２及び第３のスイッチング手
段（Q2）及び（Q1）との間にそれぞれ接続され、上記第
２のスイッチング手段（Q2）と第３のスイッチング手段
（Q1）の一方がオンされるときに他方のスイッチング手
段に接続される濾波手段を他方のスイッチング手段から
切り離す第４及び第５のスイッチング手段（Q3）及び
（Q5）を設けて上記出力端子より正弦波交流出力電圧を
得る様にして直流−交流交換効率を高効率化し歪が発生
しない様にすると共に小型軽量化したインバータ回路を
得る様にしたものである。
より交流全波整流電圧に変換するためパルス幅制御信号
を出力するパルス幅制御手段（８）と、直流電源（11）
をパルス幅制御手段（８）の出力信号でスイッチングし
交流全波整流電圧に変換する第１のスイッチング手段
（２）と、この第１のスイッチング手段（２）からの交
流全波整流電圧を昇降圧して、該電圧とそれぞれ同極性
の第１の出力電圧と第２の出力電圧を得る昇降圧手段
（３）と、この昇降圧手段（３）の第１及び第２の出力
電圧をそれぞれ整流する第１及び第２の整流手段（7a）
及び（7b）と、この第１及び第２の整流手段（7a）及び
（7b）からの整流出力電圧をそれぞれフィルタする第１
及び第２の濾波手段（5a）及び（5b）と、この第１の濾
波手段（5a）と出力端子との間に接続された第２のスイ
ッチング手段（Q2）と上記第２の濾波手段（5b）と出力
端子との間に接続された第３のスイッチング手段（Q1）
とからなり上記第１及び第２の濾波手段（5a）及び（5
b）の出力電圧を上記出力端子に交流全波整流電圧の所
定電位で交互に切り換えて出力するためのスイッチング
回路（14a）とを具備し、上記第１及び第２の濾波手段
（5a）及び（5b）と上記第２及び第３のスイッチング手
段（Q2）及び（Q1）との間にそれぞれ接続され、上記第
２のスイッチング手段（Q2）と第３のスイッチング手段
（Q1）の一方がオンされるときに他方のスイッチング手
段に接続される濾波手段を他方のスイッチング手段から
切り離す第４及び第５のスイッチング手段（Q3）及び
（Q5）を設けて上記出力端子より正弦波交流出力電圧を
得る様にして直流−交流交換効率を高効率化し歪が発生
しない様にすると共に小型軽量化したインバータ回路を
得る様にしたものである。
従来から直流を交流に変換するインバータ回路として
は種々の回路が提案されている。第３図は直流から50Hz
〜100Hz程度の商用周波数に近い交流を得るための従来
のインバータ回路を示すものである。
は種々の回路が提案されている。第３図は直流から50Hz
〜100Hz程度の商用周波数に近い交流を得るための従来
のインバータ回路を示すものである。
第３図に於いて、入力端子T1，T2間には直流電圧Vin
が供給され、出力端子T3，T4間には50〜100Hz程度の周
波数を有する交流信号Voutが出力される。先ず入力端子
T1，T2間に供給された直流電圧Vinはフィルタ回路
（１）に供給されて直流電圧Vin中に含まれる不用な交
流成分を濾波する。フィルタ回路（１）の一方の出力端
子はスイッチング用トランジスタ（2a）（2b）のエミッ
タに接続され、他方の出力端子は昇降圧用のトランス
（３）の直列に接続された２つの１次巻線の中点に接続
される。スイッチング用トランジスタ（2a）（2b）のコ
レクタはトランス（３）の直列に接続された２つの１次
巻線の巻終りと巻始めに接続され、発振回路（３）の出
力端はスイッチング用トランジスタ（2a）（2b）のベー
スに接続されて、フィルタ回路（１）からの直流電圧を
発振回路（３）の周波数でスイッチングする。トランス
（３）の二次側に取り出されたスイッチング信号（４）
はフィルタ回路（５）で濾波され周波数50〜100Hz程度
の交流信号（６）として出力端子T3，T4に出力電圧Vout
として出力される。この様な構成のインバータ回路では
商用周波数を伝達する昇降圧用のトランスの重量は大き
く、フィルタ回路（５）も損失が大きくなって、全体的
な能率は60％程度にとどまる問題があるのでこの様な能
率の改善やトランスの重量増大を抑える方法として、第
４図に示す如き高周波型インバータ回路も提案されてい
る。
が供給され、出力端子T3，T4間には50〜100Hz程度の周
波数を有する交流信号Voutが出力される。先ず入力端子
T1，T2間に供給された直流電圧Vinはフィルタ回路
（１）に供給されて直流電圧Vin中に含まれる不用な交
流成分を濾波する。フィルタ回路（１）の一方の出力端
子はスイッチング用トランジスタ（2a）（2b）のエミッ
タに接続され、他方の出力端子は昇降圧用のトランス
（３）の直列に接続された２つの１次巻線の中点に接続
される。スイッチング用トランジスタ（2a）（2b）のコ
レクタはトランス（３）の直列に接続された２つの１次
巻線の巻終りと巻始めに接続され、発振回路（３）の出
力端はスイッチング用トランジスタ（2a）（2b）のベー
スに接続されて、フィルタ回路（１）からの直流電圧を
発振回路（３）の周波数でスイッチングする。トランス
（３）の二次側に取り出されたスイッチング信号（４）
はフィルタ回路（５）で濾波され周波数50〜100Hz程度
の交流信号（６）として出力端子T3，T4に出力電圧Vout
として出力される。この様な構成のインバータ回路では
商用周波数を伝達する昇降圧用のトランスの重量は大き
く、フィルタ回路（５）も損失が大きくなって、全体的
な能率は60％程度にとどまる問題があるのでこの様な能
率の改善やトランスの重量増大を抑える方法として、第
４図に示す如き高周波型インバータ回路も提案されてい
る。
第４図で、第３図との対応部分には同一符号を付して
重複説明を省略するが、入力端子T1，T2に供給された直
流電圧はフィルタ回路（１）で濾波され、このフィルタ
回路（１）の出力はスイッチング用トランジスタ（２）
のエミッタ−コレクタを介して昇降圧用のトランス
（３）の１次側巻線（３）に供給される。スイッチング
トランジスタ（２）のベースにはPWM（パルス幅変調）
制御回路（８）からスイッチング信号が供給される。即
ち、正弦波基準電圧発振器（13）から50〜400Hzの基準
周波数f0の正弦波が出力されて、PWM制御回路（８）に
供給される。正弦波信号はPWM制御回路（８）に内蔵さ
れた発振周波数数百kHz〜1MHz（fs）のパルス発振器の
パルスにより変調されて、スイッチング信号としてトラ
ンジスタ（２）のベースに印加される。トランジスタ
（２）は、このスイッチング信号により駆動され、直流
電圧VinはPWMされて、トランス（３）に印加され２次巻
線側に取出され、更に整流回路（７）で整流されたPWM
信号（10）はフィルタ回路（５）を介して交流信号を出
力端子T3，T4間にVoutを得ている。
重複説明を省略するが、入力端子T1，T2に供給された直
流電圧はフィルタ回路（１）で濾波され、このフィルタ
回路（１）の出力はスイッチング用トランジスタ（２）
のエミッタ−コレクタを介して昇降圧用のトランス
（３）の１次側巻線（３）に供給される。スイッチング
トランジスタ（２）のベースにはPWM（パルス幅変調）
制御回路（８）からスイッチング信号が供給される。即
ち、正弦波基準電圧発振器（13）から50〜400Hzの基準
周波数f0の正弦波が出力されて、PWM制御回路（８）に
供給される。正弦波信号はPWM制御回路（８）に内蔵さ
れた発振周波数数百kHz〜1MHz（fs）のパルス発振器の
パルスにより変調されて、スイッチング信号としてトラ
ンジスタ（２）のベースに印加される。トランジスタ
（２）は、このスイッチング信号により駆動され、直流
電圧VinはPWMされて、トランス（３）に印加され２次巻
線側に取出され、更に整流回路（７）で整流されたPWM
信号（10）はフィルタ回路（５）を介して交流信号を出
力端子T3，T4間にVoutを得ている。
第４図の従来構成で示した高周波型インバータ回路に
よると例えば、PWM制御回路（８）に内蔵されたパルス
発振器の発振周波数は略1MHz程度に選択され直流−交流
変換能率は向上するが、トランス（３）の二次側に取り
出される交流信号の正方向及び負方向のインピーダンス
が異なるために、波形歪が発生する等の問題があった。
よると例えば、PWM制御回路（８）に内蔵されたパルス
発振器の発振周波数は略1MHz程度に選択され直流−交流
変換能率は向上するが、トランス（３）の二次側に取り
出される交流信号の正方向及び負方向のインピーダンス
が異なるために、波形歪が発生する等の問題があった。
本考案は上述の如き問題点を解決するために成された
もので、その目的とするところは、直流−交流変換効率
を高効率化し、交流信号のインピーダンスの差による波
形歪の生じないインバータ回路を提供しようとするもの
である。
もので、その目的とするところは、直流−交流変換効率
を高効率化し、交流信号のインピーダンスの差による波
形歪の生じないインバータ回路を提供しようとするもの
である。
本考案のインバータ回路はその例が第１図に示されて
いる様に、直流電圧をパルス幅変調により交流全波整流
電圧に変換するためパルス幅制御信号を出力するパルス
幅制御手段（８）と、直流電源（11）をパルス幅制御手
段（８）の出力信号でスイッチングし交流全波整流電圧
に変換する第１のスイッチング手段（２）と、この第１
のスイッチング手段（２）からの交流全波整流電圧を昇
降圧して、該電圧とそれぞれ同極性の第１の出力電圧と
第２の出力電圧を得る昇降圧手段（３）と、この昇降圧
手段（３）の第１及び第２の出力電圧をそれぞれ整流す
る第１及び第２の整流手段（7a）及び（7b）と、この第
１及び第２の整流手段（7a）及び（7b）からの整流出力
電圧をそれぞれフィルタする第１及び第２の濾波手段
（5a）及び（5b）と、この第１の濾波手段（5a）と出力
端子との間に接続された第２のスイッチング手段（Q2）
と上記第２の濾波手段（5b）と出力端子との間に接続さ
れた第３のスイッチング手段（Q1）とからなり上記第１
及び第２の濾波手段（5a）及び（5b）の出力電圧を上記
出力端子に交流全波整流電圧の所定電位で交互に切り換
えて出力するためのスイッチング回路（14a）とを具備
し、 上記第１及び第２の濾波手段（5a）及び（5b）と上記
第２及び第３のスイッチング手段（Q2）及び（Q1）との
間にそれぞれ接続され、上記第２のスイッチング手段と
第３のスイッチング手段（Q2）及び（Q1）の一方がオン
されるときに他方のスイッチング手段に接続される濾波
手段を他方のスイッチング手段から切り離す第４及び第
５のスイッチング手段（Q3）及び（Q5）を設けて上記出
力端子より正弦波交流出力電圧を得る様にして成るもの
である。
いる様に、直流電圧をパルス幅変調により交流全波整流
電圧に変換するためパルス幅制御信号を出力するパルス
幅制御手段（８）と、直流電源（11）をパルス幅制御手
段（８）の出力信号でスイッチングし交流全波整流電圧
に変換する第１のスイッチング手段（２）と、この第１
のスイッチング手段（２）からの交流全波整流電圧を昇
降圧して、該電圧とそれぞれ同極性の第１の出力電圧と
第２の出力電圧を得る昇降圧手段（３）と、この昇降圧
手段（３）の第１及び第２の出力電圧をそれぞれ整流す
る第１及び第２の整流手段（7a）及び（7b）と、この第
１及び第２の整流手段（7a）及び（7b）からの整流出力
電圧をそれぞれフィルタする第１及び第２の濾波手段
（5a）及び（5b）と、この第１の濾波手段（5a）と出力
端子との間に接続された第２のスイッチング手段（Q2）
と上記第２の濾波手段（5b）と出力端子との間に接続さ
れた第３のスイッチング手段（Q1）とからなり上記第１
及び第２の濾波手段（5a）及び（5b）の出力電圧を上記
出力端子に交流全波整流電圧の所定電位で交互に切り換
えて出力するためのスイッチング回路（14a）とを具備
し、 上記第１及び第２の濾波手段（5a）及び（5b）と上記
第２及び第３のスイッチング手段（Q2）及び（Q1）との
間にそれぞれ接続され、上記第２のスイッチング手段と
第３のスイッチング手段（Q2）及び（Q1）の一方がオン
されるときに他方のスイッチング手段に接続される濾波
手段を他方のスイッチング手段から切り離す第４及び第
５のスイッチング手段（Q3）及び（Q5）を設けて上記出
力端子より正弦波交流出力電圧を得る様にして成るもの
である。
本考案のインバータ回路は交流全波信号を発生させ
て、この交流全波信号をスイッチング周波数でPWMし、
スイッチングトランジスタを駆動して得たスイッチング
信号を整流した後に、上記交流全波信号に同期したスイ
ッチング信号で整流信号を交互にスイッチングし、更に
合成して交流信号を得る様にしているので、交流信号が
正方向と負方向でインピーダンスが異なることがなく、
高能率化され、トランスの２次側がショートされること
のないものが得られる。
て、この交流全波信号をスイッチング周波数でPWMし、
スイッチングトランジスタを駆動して得たスイッチング
信号を整流した後に、上記交流全波信号に同期したスイ
ッチング信号で整流信号を交互にスイッチングし、更に
合成して交流信号を得る様にしているので、交流信号が
正方向と負方向でインピーダンスが異なることがなく、
高能率化され、トランスの２次側がショートされること
のないものが得られる。
以下、本考案の高周波型インバータ回路を第１図及び
第２図について詳記する。
第２図について詳記する。
第１図は本考案の高周波型インバータ回路の構成図で
あり、スイッチング用の電源を変形したもので直流から
周波数50〜400Hz程度の交流信号を得る様にしたもので
あり第２図は動作波形図を示すものである。尚、第３図
及び第４図との対応部分には同一符号を付して重複説明
を省略する。
あり、スイッチング用の電源を変形したもので直流から
周波数50〜400Hz程度の交流信号を得る様にしたもので
あり第２図は動作波形図を示すものである。尚、第３図
及び第４図との対応部分には同一符号を付して重複説明
を省略する。
第１図で直流電圧源（11）からの直流電圧Vinは入力
端子T1，T2間に供給される。入力端子T1，T2間にはコン
デンサ（15）が並列に接続され、入力端子T1の一端は昇
降用のトランス（３）の一次巻線の巻始め端に接続さ
れ、入力端子T2の一端はスイッチング用のＮ型電界効果
トランジスタ（２）のソースに接続され、このトランジ
スタ（２）のドレインはトランス（３）の一次巻線の巻
終り端に接続され、ゲートはPWM制御回路（８）からの
出力端に接続されている。PWM制御回路（８）にはパル
ス発振器（９）から周波数fsのスイッチング信号（9a）
が供給される。PWM制御回路（８）には更に制御回路（1
2）から基準電圧として交流全波信号（12a）が供給され
る。尚、パルス発振器（９）は第４図示の従来例と同じ
様にPWM制御回路（８）に内蔵しておいてもよい。制御
回路（12）は正弦波基準電圧発振器（13）で発振させた
周波数f0、例えば50〜400Hzの正弦波信号（13a）を全波
整流する整流回路を有する。更に制御回路（12）は後述
するスイッチング回路（14a）（14b）のスイッチングト
ランジスタQ1，Q2のゲートに供給するスイッチング信号
（12b）（12c）を発生する。このスイッチング信号（12
b）（12c）は正弦波基準電圧発振器（13）で発生した正
弦波に同期し、この最小電位で切換るものである。
端子T1，T2間に供給される。入力端子T1，T2間にはコン
デンサ（15）が並列に接続され、入力端子T1の一端は昇
降用のトランス（３）の一次巻線の巻始め端に接続さ
れ、入力端子T2の一端はスイッチング用のＮ型電界効果
トランジスタ（２）のソースに接続され、このトランジ
スタ（２）のドレインはトランス（３）の一次巻線の巻
終り端に接続され、ゲートはPWM制御回路（８）からの
出力端に接続されている。PWM制御回路（８）にはパル
ス発振器（９）から周波数fsのスイッチング信号（9a）
が供給される。PWM制御回路（８）には更に制御回路（1
2）から基準電圧として交流全波信号（12a）が供給され
る。尚、パルス発振器（９）は第４図示の従来例と同じ
様にPWM制御回路（８）に内蔵しておいてもよい。制御
回路（12）は正弦波基準電圧発振器（13）で発振させた
周波数f0、例えば50〜400Hzの正弦波信号（13a）を全波
整流する整流回路を有する。更に制御回路（12）は後述
するスイッチング回路（14a）（14b）のスイッチングト
ランジスタQ1，Q2のゲートに供給するスイッチング信号
（12b）（12c）を発生する。このスイッチング信号（12
b）（12c）は正弦波基準電圧発振器（13）で発生した正
弦波に同期し、この最小電位で切換るものである。
トランス（３）の二次巻線は同方向から巻かれた第１
及び第２の２次巻線SW1，SW2より成り、トランス（３）
の１次巻線に供給したスイッチング信号は昇降圧され
て、二次巻線SW1，SW2側に同極性で出力される。第１の
２次巻線のSW1及び第２の２次巻線SW2の後段には第１及
び第２の整流回路（7a）及び（7b）が接続される。第１
及び第２の整流回路（7a）及び（7b）は第１、第２並に
第３、第４の整流ダイオードD1，D2並にD3，D4より成
り、第１及び第２の２次巻線SW1及びSW2の巻始め点は第
１及び第３のダイオードD1，D3の陽極に、巻終り点は第
２及び第４のダイオードD2，D4の陽極に接続され、第１
及び第２並に第３及び第４のダイオードD1，D2並にD3，
D4の陰極は各々共通に接続され、第２及び第４のダイオ
ードD2，D4の陰極及び陽極の夫々の両端は第１及び第２
の濾波回路（5a）（5b）の入力端に接続される。第１及
び第２の濾波回路（5a）（5b）は第１及び第３のダイオ
ードD1及びD3の陰極と出力端子T3及びT4間に接続され、
第１のインダクタンスL1及び第２のインダクタンスL2と
第２及び第４のダイオードD2及びD4と並列に接続したコ
ンデンサC1及びC2より成る濾波手段の他に、後述するス
イッチQ1またはQ2が「オン」する時に二次巻線SW1又はS
W2を切離すスイッチ回路を設ける。このスイッチ回路は
スイッチング用トランジスタQ3，Q4並にQ5，Q6より構成
され、トランジスタQ3及びQ5はインダクタンスL1及びL2
と並列に接続され、これらトランジスタQ3及びQ5のエミ
ッタ−コレクタ間に並列に抵抗器R1及びR2が接続され、
トランジスタQ3及びQ5のベースには抵抗器を介してトラ
ンジスタQ4及びQ6のコレクタが接続され、これらトラン
ジスタQ4及びQ6のエミッタは二次巻線SW1及びSW2の巻終
り点に接続されている。又、抵抗器R1及びR2の一端と二
次巻線SW1及びSW2の巻終り間に介在させた分圧抵抗器を
介してトランジスタQ4及びQ6のベースにベースバイアス
が供給されている。第１及び第２の濾波回路（5a）（5
b）の出力端はスイッチング回路（14a）（14b）に夫々
接続されている。スイッチング回路（14a）及び（14b）
の夫々のＮ型電界効果トランジスタQ1及びQ2のドレイン
とソースは第１及び第２の濾波回路（5a）（5b）の出力
端に並列に接続され、トランジスタQ1及びQ2の夫々のド
レインが出力端子T3，T4に接続されトランジスタQ1，Q2
のゲートには制御回路（12）からのスイッチング信号
（12b）（12c）が供給される。
及び第２の２次巻線SW1，SW2より成り、トランス（３）
の１次巻線に供給したスイッチング信号は昇降圧され
て、二次巻線SW1，SW2側に同極性で出力される。第１の
２次巻線のSW1及び第２の２次巻線SW2の後段には第１及
び第２の整流回路（7a）及び（7b）が接続される。第１
及び第２の整流回路（7a）及び（7b）は第１、第２並に
第３、第４の整流ダイオードD1，D2並にD3，D4より成
り、第１及び第２の２次巻線SW1及びSW2の巻始め点は第
１及び第３のダイオードD1，D3の陽極に、巻終り点は第
２及び第４のダイオードD2，D4の陽極に接続され、第１
及び第２並に第３及び第４のダイオードD1，D2並にD3，
D4の陰極は各々共通に接続され、第２及び第４のダイオ
ードD2，D4の陰極及び陽極の夫々の両端は第１及び第２
の濾波回路（5a）（5b）の入力端に接続される。第１及
び第２の濾波回路（5a）（5b）は第１及び第３のダイオ
ードD1及びD3の陰極と出力端子T3及びT4間に接続され、
第１のインダクタンスL1及び第２のインダクタンスL2と
第２及び第４のダイオードD2及びD4と並列に接続したコ
ンデンサC1及びC2より成る濾波手段の他に、後述するス
イッチQ1またはQ2が「オン」する時に二次巻線SW1又はS
W2を切離すスイッチ回路を設ける。このスイッチ回路は
スイッチング用トランジスタQ3，Q4並にQ5，Q6より構成
され、トランジスタQ3及びQ5はインダクタンスL1及びL2
と並列に接続され、これらトランジスタQ3及びQ5のエミ
ッタ−コレクタ間に並列に抵抗器R1及びR2が接続され、
トランジスタQ3及びQ5のベースには抵抗器を介してトラ
ンジスタQ4及びQ6のコレクタが接続され、これらトラン
ジスタQ4及びQ6のエミッタは二次巻線SW1及びSW2の巻終
り点に接続されている。又、抵抗器R1及びR2の一端と二
次巻線SW1及びSW2の巻終り間に介在させた分圧抵抗器を
介してトランジスタQ4及びQ6のベースにベースバイアス
が供給されている。第１及び第２の濾波回路（5a）（5
b）の出力端はスイッチング回路（14a）（14b）に夫々
接続されている。スイッチング回路（14a）及び（14b）
の夫々のＮ型電界効果トランジスタQ1及びQ2のドレイン
とソースは第１及び第２の濾波回路（5a）（5b）の出力
端に並列に接続され、トランジスタQ1及びQ2の夫々のド
レインが出力端子T3，T4に接続されトランジスタQ1，Q2
のゲートには制御回路（12）からのスイッチング信号
（12b）（12c）が供給される。
尚（16）は出力端子T3，T4間に接続された負荷抵抗を
示す。
示す。
上述の構成に於ける本例のインバータ回路の動作を第
２図の波形図と共に説明する。
２図の波形図と共に説明する。
第１図に於いて、正弦波基準電圧発振器（13）では50
〜400Hzの正弦波信号（13a）を発生させる。この正弦波
信号（13a）は制御回路（12）に供給され、制御回路（1
2）内に内蔵されている整流回路（図示せず）で第２図
Ａに示す様に全波整流され、交流全波信号（12a）と成
されてPWM制御回路（８）に供給される。PWM制御回路
（８）にはパルス発振器（９）から第２図Ｂに示す周波
数fsのスイッチングパルス（9a）が供給されている。従
ってPWM制御回路（８）に於いて交流全波信号（12a）は
スイッチングパルス（9a）でPWMされ、スイッチング用
のトランジスタ（２）を駆動する。コンデンサ（15）の
両端にチャージされた電圧はトランジスタ（２）でスイ
ッチングされ、トランス（３）を介して昇降圧されて第
１及び第２の二次巻線SW1，SW2に第２図C,Dに示す様に
同極性のスイッチング信号（3a）（3b）が伝達される。
第１及び第２の整流回路（7a）（7b）で整流された整流
信号は同相で現れる。この整流信号は濾波回路（5a）
（5b）で濾波される。濾波回路（5a）（5b）の濾波信号
はスイッチング回路（14a）（14b）に供給されてスイッ
チングが成される。即ち、制御回路（12）からスイッチ
ングトランジスタQ1，Q2のゲートに供給されるスイッチ
ング信号（12b）（12c）は第２図E,Fに示す様に第２図
Ａに示す交流全波信号（12a）に同期し、互に180°の位
相差を有し、この交流全波信号（12a）の最小電位＋Ｖ
で切換る様な信号である。この様なスイッチング信号に
よってスイッチング回路（14a）のトランジスタQ1が
“オン”された時スイッチング回路（14b）のトランジ
スタQ2が“オフ”され、スイッチング回路（14a）が
“オフ”された時はスイッチング回路（14b）のトラン
ジスタQ2が“オン”されて、トランジスタQ1が“オン”
でトランジスタQ2が“オフ”の時は第２図Ｇに示す濾波
信号（5a′）は出力端子T3→負荷抵抗（16）→出力端子
T4→トランジスタQ1のドレイン−ソース→接地電位の系
路で負荷抵抗（16）に第２図Ｇの実線で示す部分が矢印
Ａ方向に流れる。
〜400Hzの正弦波信号（13a）を発生させる。この正弦波
信号（13a）は制御回路（12）に供給され、制御回路（1
2）内に内蔵されている整流回路（図示せず）で第２図
Ａに示す様に全波整流され、交流全波信号（12a）と成
されてPWM制御回路（８）に供給される。PWM制御回路
（８）にはパルス発振器（９）から第２図Ｂに示す周波
数fsのスイッチングパルス（9a）が供給されている。従
ってPWM制御回路（８）に於いて交流全波信号（12a）は
スイッチングパルス（9a）でPWMされ、スイッチング用
のトランジスタ（２）を駆動する。コンデンサ（15）の
両端にチャージされた電圧はトランジスタ（２）でスイ
ッチングされ、トランス（３）を介して昇降圧されて第
１及び第２の二次巻線SW1，SW2に第２図C,Dに示す様に
同極性のスイッチング信号（3a）（3b）が伝達される。
第１及び第２の整流回路（7a）（7b）で整流された整流
信号は同相で現れる。この整流信号は濾波回路（5a）
（5b）で濾波される。濾波回路（5a）（5b）の濾波信号
はスイッチング回路（14a）（14b）に供給されてスイッ
チングが成される。即ち、制御回路（12）からスイッチ
ングトランジスタQ1，Q2のゲートに供給されるスイッチ
ング信号（12b）（12c）は第２図E,Fに示す様に第２図
Ａに示す交流全波信号（12a）に同期し、互に180°の位
相差を有し、この交流全波信号（12a）の最小電位＋Ｖ
で切換る様な信号である。この様なスイッチング信号に
よってスイッチング回路（14a）のトランジスタQ1が
“オン”された時スイッチング回路（14b）のトランジ
スタQ2が“オフ”され、スイッチング回路（14a）が
“オフ”された時はスイッチング回路（14b）のトラン
ジスタQ2が“オン”されて、トランジスタQ1が“オン”
でトランジスタQ2が“オフ”の時は第２図Ｇに示す濾波
信号（5a′）は出力端子T3→負荷抵抗（16）→出力端子
T4→トランジスタQ1のドレイン−ソース→接地電位の系
路で負荷抵抗（16）に第２図Ｇの実線で示す部分が矢印
Ａ方向に流れる。
一方、トランジスタQ1が“オフ”でトランジスタQ2が
“オン”の時は第２図Ｈに示す濾波信号（5b′）は出力
端子T4→負荷抵抗（16）→出力端子T3→トランジスタQ2
のドレイン−ソース→接地電位の径路で負荷抵抗（16）
に第２図Ｈの実線で示す部分が矢印Ｂ方向に流れるため
負荷抵抗（16）の点で考えれば第２図Ｈの波形（5b″）
で示す様に負方向に電圧が出力されて、これらの電圧が
交互に供給されて第２図Ｉに示す様に正弦波交流出力
（16a）が得られる。
“オン”の時は第２図Ｈに示す濾波信号（5b′）は出力
端子T4→負荷抵抗（16）→出力端子T3→トランジスタQ2
のドレイン−ソース→接地電位の径路で負荷抵抗（16）
に第２図Ｈの実線で示す部分が矢印Ｂ方向に流れるため
負荷抵抗（16）の点で考えれば第２図Ｈの波形（5b″）
で示す様に負方向に電圧が出力されて、これらの電圧が
交互に供給されて第２図Ｉに示す様に正弦波交流出力
（16a）が得られる。
上述の回路動作でスイッチングトランジスタQ1及びQ2
が「オン」される時トランス（３）の２次巻線SW1及びS
W2がショートされるのを防ぐためにスイッチングトラン
ジスタQ3及びQ4並にQ5及びQ6によって２次巻線SW1又はS
W2を出力から切り離している。この動作を２次巻線SW1
の系について説明する。
が「オン」される時トランス（３）の２次巻線SW1及びS
W2がショートされるのを防ぐためにスイッチングトラン
ジスタQ3及びQ4並にQ5及びQ6によって２次巻線SW1又はS
W2を出力から切り離している。この動作を２次巻線SW1
の系について説明する。
トランジスタQ2が「オフ」でトランジスタQ1が「オ
ン」の時は出力Voutには（5a′）（第５図Ｇ参照）の波
形が出力されており、この時出力電圧によりトランジス
タQ4はバイアスされて「オン」状態となっており、従っ
てトランジスタQ3も「オン」状態である。次にトランジ
スタQ2が「オフ」状態から「オン」状態に遷移し、トラ
ンジスタQ1が「オン」状態から「オフ」状態に遷移する
と、トランジスタQ4のバイアスがショートされ、トラン
ジスタQ4は「オフ」となりトランジスタQ3も「オフ」さ
れる。更にトランジスタQ2が「オン」でトランジスタQ1
が「オフ」になると、この時、２次巻線SW1側からみた
負荷（16）としては抵抗器R1の値となり、問題が生ずる
ので抵抗器R1により適当な電流を流すことにより、コン
デンサC1の両端の電圧が異常に高くなることを抑える。
次にトランジスタQ2が「オン」から「オフ」に遷移し、
トランジスタQ1が「オフ」から「オン」に遷移すると抵
抗器R1を介してトランジスタQ4がバイアスされトランジ
スタQ4が「オン」され、従ってトランジスタQ3が「オ
ン」となり元の状態に戻される。この様な動作は２次巻
線SW2との間で交互に行われる。
ン」の時は出力Voutには（5a′）（第５図Ｇ参照）の波
形が出力されており、この時出力電圧によりトランジス
タQ4はバイアスされて「オン」状態となっており、従っ
てトランジスタQ3も「オン」状態である。次にトランジ
スタQ2が「オフ」状態から「オン」状態に遷移し、トラ
ンジスタQ1が「オン」状態から「オフ」状態に遷移する
と、トランジスタQ4のバイアスがショートされ、トラン
ジスタQ4は「オフ」となりトランジスタQ3も「オフ」さ
れる。更にトランジスタQ2が「オン」でトランジスタQ1
が「オフ」になると、この時、２次巻線SW1側からみた
負荷（16）としては抵抗器R1の値となり、問題が生ずる
ので抵抗器R1により適当な電流を流すことにより、コン
デンサC1の両端の電圧が異常に高くなることを抑える。
次にトランジスタQ2が「オン」から「オフ」に遷移し、
トランジスタQ1が「オフ」から「オン」に遷移すると抵
抗器R1を介してトランジスタQ4がバイアスされトランジ
スタQ4が「オン」され、従ってトランジスタQ3が「オ
ン」となり元の状態に戻される。この様な動作は２次巻
線SW2との間で交互に行われる。
本考案のインバータ回路は上述の様に動作するので、
交流出力のインピーダンスが異ることによって生ずる弊
害はスイッチング回路（14a）（14b）によって完全に解
消され、基準電圧発振器（９）からのスイッチング信号
を1MHzとした場合の直流−交流変換効率は従来の60〜65
％に比べて90％以上にあげることが出来、重量比も1/10
に低減することが可能となった。
交流出力のインピーダンスが異ることによって生ずる弊
害はスイッチング回路（14a）（14b）によって完全に解
消され、基準電圧発振器（９）からのスイッチング信号
を1MHzとした場合の直流−交流変換効率は従来の60〜65
％に比べて90％以上にあげることが出来、重量比も1/10
に低減することが可能となった。
本考案のインバータ回路によれば直流−交流変換効率
を高能率化し、歪が発生しない様に小型軽量化したもの
が得られる。
を高能率化し、歪が発生しない様に小型軽量化したもの
が得られる。
第１図は本考案のインバータ回路の一実施例を示す系統
図、第２図は第１図の波形説明図、第３図及び第４図は
従来のインバータ回路の系統図である。 （２）はスイッチングトランジスタ、（３）はトラン
ス、（7a）（7b）は整流回路、（８）はPWM制御回路、
（12）は制御回路、（13）は正弦波基準電圧発振器、
（14a）（14b）はスイッチング回路である。
図、第２図は第１図の波形説明図、第３図及び第４図は
従来のインバータ回路の系統図である。 （２）はスイッチングトランジスタ、（３）はトラン
ス、（7a）（7b）は整流回路、（８）はPWM制御回路、
（12）は制御回路、（13）は正弦波基準電圧発振器、
（14a）（14b）はスイッチング回路である。
Claims (1)
- 【請求項１】直流電圧をパルス幅変調により交流全波整
流電圧に変換するためパルス幅制御信号を出力するパル
ス制御手段と、 直流電源を上記パルス幅制御手段の出力信号でスイッチ
ングし交流全波整流電圧に変換する第１のスイッチング
手段と、 上記第１のスイッチング手段からの交流全波整流電圧を
昇降圧して、該電圧とそれぞれ同極性の第１の出力電圧
と第２の出力電圧を得る昇降圧手段と、 上記昇降圧手段の第１及び第２の出力電圧をそれぞれ整
流する第１及び第２の整流手段と、 上記第１及び第２の整流手段からの整流出力電圧をそれ
ぞれフィルタする第１及び第２の濾波手段と、 上記第１の濾波手段と出力端子との間に接続された第２
のスイッチング手段と上記第２の濾波手段と出力端子と
の間に接続された第３のスイッチング手段とからなり上
記第１及び第２の濾波手段の出力電圧を上記出力端子に
交流全波整流電圧の所定電位で交互に切り換えて出力す
るためのスイッチング回路とを具備し、 上記第１及び第２の濾波手段と上記第２及び第３のスイ
ッチング手段との間にそれぞれ接続され、上記第２のス
イッチング手段と第３のスイッチング手段の一方がオン
されるときに他方のスイッチング手段に接続される濾波
手段を他方のスイッチング手段から切り離す第４及び第
５のスイッチング手段を設けて上記出力端子より正弦波
交流出力電圧を得ることを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990096386U JP2561351Y2 (ja) | 1990-09-13 | 1990-09-13 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990096386U JP2561351Y2 (ja) | 1990-09-13 | 1990-09-13 | インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454494U JPH0454494U (ja) | 1992-05-11 |
| JP2561351Y2 true JP2561351Y2 (ja) | 1998-01-28 |
Family
ID=31835873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990096386U Expired - Lifetime JP2561351Y2 (ja) | 1990-09-13 | 1990-09-13 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561351Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114700594B (zh) * | 2022-03-23 | 2024-03-22 | 沈阳工业大学 | 一种正弦波高频脉冲tig焊接电源 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164383U (ja) * | 1987-04-13 | 1988-10-26 |
-
1990
- 1990-09-13 JP JP1990096386U patent/JP2561351Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454494U (ja) | 1992-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119283A (en) | High power factor, voltage-doubler rectifier | |
| US5731969A (en) | Three-phase AC power converter with power factor correction | |
| US8390373B2 (en) | Ultra-high efficiency switching power inverter and power amplifier | |
| US5473530A (en) | Four-quadrant pulse width modulated DC/AC converter | |
| EP1120896A2 (en) | Resonant power converter | |
| US5057990A (en) | Bidirectional switching power apparatus with AC or DC output | |
| JP2001524796A (ja) | 非遮断性電源（ｕｐｓ）用充電回路 | |
| JPH05304772A (ja) | 電源回路 | |
| JP3404936B2 (ja) | 電流共振型スイッチング電源回路 | |
| JP2561351Y2 (ja) | インバータ回路 | |
| JP3079564B2 (ja) | インバータ電源回路 | |
| US4353115A (en) | Apparatus for synthesizing a sinusoidal output | |
| US6944037B2 (en) | Method and voltage converter for converting DC input voltage to AC voltage in a system frequency range | |
| JP2561352Y2 (ja) | インバータ回路 | |
| JP3364000B2 (ja) | 無停電電源装置 | |
| JPH08186981A (ja) | スイッチング電源装置 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| EP0099232A2 (en) | Burst length modulation for switching power supplies | |
| JP7413906B2 (ja) | インバータ及び整流回路 | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2010259317A (ja) | 負荷駆動装置 | |
| JP2001298330A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JP3063830B2 (ja) | コンバータ | |
| JP3456788B2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |