JP2561201B2 - 共振型dc−dcコンバータ - Google Patents
共振型dc−dcコンバータInfo
- Publication number
- JP2561201B2 JP2561201B2 JP4151608A JP15160892A JP2561201B2 JP 2561201 B2 JP2561201 B2 JP 2561201B2 JP 4151608 A JP4151608 A JP 4151608A JP 15160892 A JP15160892 A JP 15160892A JP 2561201 B2 JP2561201 B2 JP 2561201B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- switching element
- capacitor
- transformer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
減し、しかも、出力電圧の制御を容易にした共振型DC
−DCコンバータに関するものである。
目的から、スイッチング周波数の高いものが出現してき
ている。この目的のため、現在用いられているスイッチ
ング電源には、PWM方式がある。このPWM方式は、
制御性に富み、システムも簡単で動作解析も容易である
が、スイッチング損失が周波数に比例するという問題が
ある。
ものに、共振型電源がある。これは、図4に示すように
構成されたもので、第1のスイッチング素子11と第2
のスイッチング素子12とは、発振器19により、交互
にオン、オフを制御され、それぞれのオン時間の比率
は、同一である。共振用リアクトル16と共振用コンデ
ンサ9をそれぞれL1、C1とすると、共振周波数f0
=1/2π√(L1・C1)の周期で充放電電流が流
れ、このエネルギーがトランス13を介して2次側に転
送される。動作周波数をfs、入力電圧Vi、出力電圧
Vo、出力電流Ioとすると、 Vo=fs・C1・Vi2/Io となり、Voを一定にするためには、Ioの変化に対し
てfsを変化させる必要がある。
スイッチング素子11がオンしたものとすると、直流電
源10からトランス13の1次巻線14にViが印加さ
れ、2次巻線15にエネルギーVsが伝達される。この
とき、トランス13に印加される電圧は、図5(a)に
示すように、方形波状でオン、オフするが、電圧波形が
オンすると、直流電源10、第1のスイッチング素子1
1、1次巻線14、共振用リアクトル16、共振用コン
デンサ9、コンデンサ18、直流電源10の共振回路の
電流は、(b)のように、共振の弧を描いて0から徐々
に上昇してゆき、ターンオン時のスイッチング損失をほ
とんど発生することなくオン状態に移行する。その後、
電流は、共振の弧に沿って減少してゆき、遂には0に達
する。それ以後に、第1のスイッチング素子11をオフ
し、第2のスイッチング素子12をオンする。
フし、第2のスイッチング素子12がオンすると、共振
用リアクトル16に先とは逆方向に電流が流れて、直流
電源10、コンデンサ17、共振用コンデンサ9、共振
用リアクトル16、1次巻線14、第2のスイッチング
素子12、直流電源10の共振回路に電流が流れる。す
ると、リセット時のエネルギーVrが、トランス13を
介して2次側に供給される。このときも前記同様、電圧
波形がオンすると、共振回路の電流は、(b)のよう
に、共振の弧を描いて0から逆向きに徐々に上昇してゆ
き、ターンオン時のスイッチング損失をほとんど発生す
ることなくオン状態に移行する。その後、電流は、共振
の弧に沿って逆向きに減少してゆき、遂には0に達す
る。それ以後に、第2のスイッチング素子12をオフ
し、第1のスイッチング素子11をオンする。
Voにより出力Voが低下する。逆に、Viが高くなる
と、Vs+Vr=Voにより出力Voが上昇する。この
結果、従来の回路では、図6の点線の特性のように、動
作周波数が固定の場合、ViとVoとは比例して変化す
る。なお、20は、コンデンサインプット整流回路、2
1は、整流ダイオード、22は、コンデンサである。
方式は、出力電圧の制御が容易であるという特徴がある
が、スイッチング周波数を上げると、スイッチング損失
による発熱するという問題がある。これに対し、共振型
電源は、スイッチング損失なしで高い周波数のスイッチ
ングが可能であるが、電圧調整に致命的な欠陥を有して
いる。これは、第1のスイッチング素子11、第2のス
イッチング素子12を通る電流の時間幅が、LC共振回
路で決定されるため、PWM制御により出力電圧の調整
を行なうことが困難であることによる。このため、電圧
調整は、スイッチング周波数を変化させて行なうことと
なる。この共振型電源は、MHzのスイッチングが可能
であっても、スイッチング周波数を可変にした場合、電
圧調整のためにかなりの低周波動作まで覚悟しなければ
ならない。したがって、トランス13、共振用リアクト
ル16、共振用コンデンサ9などは、低周波動作に対し
設計することが必要であり、電源電圧または負荷変動が
大きい場合には、周波数変動も大きくなり、高周波化に
よる小型化があまり期待できないという問題があった。
御しながら、共振型の特徴を生かして、スイッチング損
失を低減した共振型DC−DCコンバータを得ることを
目的とするものである。
の鉄芯に、空隙(ギャップ)を設け、このトランス13
を2次側の共振用リアクトルに兼用し、このトランス1
3の1次巻線14に、直流電源10と第1のスイッチン
グ素子11とを直列に接続し、この第1のスイッチング
素子11と並列に、2次側の共振用コンデンサよりも十
分容量の大きなコンデンサ30と第2のスイッチング素
子12との直列回路を接続し、前記トランス13の2次
巻線15に、2つのLC共振回路として、コンデンサイ
ンプット型となる整流ダイオードとコンデンサとからな
るn(n=2、3、…)倍電圧整流回路を接続し、スイ
ッチング損失をなくするため第1のスイッチング素子1
1および/または第2のスイッチング素子12のオン、
オフする時比率が0〜80%とし、PWM制御を可能と
してなることを特徴とする共振型DC−DCコンバータ
である。
ッチング素子11がオンすると、直流電源10からトラ
ンス13の1次巻線14に方形波のViが印加されるこ
とにより、トランス13を介して2次巻線15にエネル
ギーが伝達される。すると、2次巻線15の共振回路の
電流は、0から徐々に上昇してゆき、オン状態に移行す
る。その後、電流は、共振の弧に沿って減少してゆき、
遂には0に達する。そして、第1のスイッチング素子1
1のオン時間を、この共振周期よりも短くならない範囲
で制御する。
ンすると、トランス13の2次巻線15に先とは逆方向
に電流が流れて、2次巻線15のもう1つの共振回路に
電流が流れる。すると、リセット時のエネルギーVr
が、トランス13を介して2次側に供給される。このと
きも前記同様、ターンオン時のスイッチング損失をほと
んど発生することなくオン状態に移行し、その後、共振
の弧に沿って逆向きに減少してゆき、遂には0に達す
る。そして、第2のスイッチング素子12のオン時間
を、2次巻線15のもう1つの共振周期よりも短くなら
ない範囲で制御する。
1のスイッチング素子11のオン幅を広げる方向に制御
し、前記Vrを上昇させて一定にする。逆に、Viまた
はVoが高くなると、第1のスイッチング素子11のオ
ン幅を狭める方向に制御し、前記Vrを下降させて一定
にする。
する。図1において、10は、直流電源で、この直流電
源10から、トランス13の1次巻線14、MOS−F
ETからなる第1のスイッチング素子11のD(ドレイ
ン)、S(ソース)、直流電源10が順次閉回路に接続
され、また、この第1のスイッチング素子11と並列
に、第1のコンデンサ30とMOS−FETからなる第
2のスイッチング素子12の直列回路が接続されてい
る。前記トランス13には、鉄芯に空隙(ギャップ)を
設けて2次側の共振回路の共振用リアクトルを兼ねてい
る。
ンデンサインプット型となるように、整流ダイオード3
1、32、共振用コンデンサ33、34からなる倍電圧
整流回路35が接続されている。そして、整流ダイオー
ド31に、順方向の電流が流れるときには、2次巻線1
5から整流ダイオード31、共振用コンデンサ33、2
次巻線15の第1の共振回路が形成され、また、整流ダ
イオード31に、逆方向の電流が流れるときには、2次
巻線15から共振用コンデンサ34、整流ダイオード3
2、2次巻線15の第2の共振回路が形成される。さら
に、リアクトル24とコンデンサ25からなる平滑回路
23を介して出力端子26、27に接続されている。
ッチング素子12がオンのとき、トランス13を介して
2次側にエネルギーを供給するもので、共振用コンデン
サ33、34よりも容量値が充分大きくなるように設定
される。
より説明する。第1のスイッチング素子11と第2のス
イッチング素子12は、PWM制御回路41からの制御
信号により、交互にオン、オフを繰返し、第1のスイッ
チング素子11のオン時間比で出力電圧Voが制御され
る。すなわち、PWM制御回路41からの信号で、第1
のスイッチング素子11がt1からt2時までオンした
ものとすると、直流電源10からトランス13の1次巻
線14にViが印加されることにより、トランス13を
介して2次巻線15にエネルギーが伝達される。このと
き、トランス13に印加される電圧は、図2(a)に示
すように、方形波状でオン、オフするが、電圧波形が立
ち下がると、2次巻線15、整流ダイオード31、共振
用コンデンサ33、2次巻線15の第1の共振回路の電
流は、(b)のように、共振の弧を描いて0から徐々に
上昇してゆき、ターンオン時のスイッチング損失をほと
んど発生することなくオン状態に移行する。その後、電
流は、共振の弧に沿って減少してゆき、遂には0に達す
る。それ以後に、第1のスイッチング素子11をオフ
し、第2のスイッチング素子12をオンする。つまり、
第1のスイッチング素子11のオン時間を、2次巻線1
5、整流ダイオード31、共振用コンデンサ33、2次
巻線15の第1の共振回路の共振周期よりも短くならな
い範囲で制御する。
チング素子11がオフし、第2のスイッチング素子12
がオンすると、トランス13の2次巻線15に先とは逆
方向に電流が流れて、2次巻線15、共振用コンデンサ
34、整流ダイオード32、2次巻線15の第2の共振
回路に電流が流れる。すると、第1のコンデンサ30に
充電されたリセット時のエネルギーVrが、トランス1
3を介して2次側に供給される。このときも前記同様、
電圧波形が立ち上がると、2次巻線15、共振用コンデ
ンサ34、整流ダイオード32、2次巻線15の第2の
共振回路の電流は、(b)のように、共振の弧を描いて
0から逆向きに徐々に上昇してゆき、ターンオン時のス
イッチング損失をほとんど発生することなくオン状態に
移行する。その後、電流は、共振の弧に沿って逆向きに
減少してゆき、遂には0に達する。それ以後に、第2の
スイッチング素子12をオフし、第1のスイッチング素
子11をオンする。つまり、第2のスイッチング素子1
2のオン時間を、2次巻線15、共振用コンデンサ3
4、整流ダイオード32、2次巻線15の第2の共振回
路の共振周期よりも短くならない範囲で制御する。
9で検出し、ホトカプラ40を介してPWM制御回路4
1へ信号を送り、第1のスイッチング素子11のオン幅
を広げる方向に制御し、前記Vrを上昇させて、V2+
Vrを一定にする。V2はコンデンサ33の両端間の電
圧とする。逆に、Voが高くなると、誤差増幅器39で
検出し、ホトカプラ40を介してPWM制御回路41へ
信号を送り、図2(c)のように、第1のスイッチング
素子11のオン幅を狭める方向に制御し、前記Vrを下
降させて、V2+Vrを一定にする。なお、スイッチン
グ損失をなくするため第1のスイッチング素子11およ
び/または第2のスイッチング素子12のオン、オフす
る時比率が0〜80%とし、PWM制御を可能としてい
る。
WM制御回路41へ信号を送って制御したが、これに限
られるものではなく、Viの変動で制御することもで
き、この場合には、図1に鎖線で示したように、直流電
源10の両端間に、入力電圧検出回路42を接続して直
流電源10の変動に拘らずVoを一定とするように制御
することもできる。その作用は、前記同様である。
2個のコンデンサと、2個のダイオードからなる倍電圧
回路を用いたが、これに限られるものではない。例え
ば、図3(a)に示すように、3個のコンデンサと、3
個のダイオードからなる3倍電圧回路を用いることも、
(b)に示すように、4個のコンデンサと、4個のダイ
オードからなる4倍電圧回路を用いることも、(c)に
示すように、n個のコンデンサと、n個のダイオードか
らなるn倍電圧回路(コッククロフト・ウォルトン回
路)を用いることもできる。要するに、トランス13の
2次巻線15またはリアクトル43に、電流の流れる方
向が互いに異なる2つのLC共振回路が接続されればよ
い。
以下の効果を有する。 (1)PWM方式のもつ出力電圧の制御が容易であると
いう特徴をそのまま生かしながら、スイッチング周波数
を上げても、スイッチング損失による発熱するという欠
点がない。 (2)電圧と周波数の変換を必要としないため、制御回
路の構成が簡単で、しかも高周波化による小型化が可能
である。 (3)入力電圧が変化しても、図7の実線特性のよう
に、出力電圧は一定となり、スイッチング電源として有
効である。 (4)PWM方式による制御であるため、周波数制御に
比較して、周波数帯域が広くならず、簡単なノイズフィ
ルターで充分である。
1実施例を示す電気回路図である。
である。
る。
−FETからなる第1のスイッチング素子、12…MO
S−FETからなる第2のスイッチング素子、13…ト
ランス、14…1次巻線、15…2次巻線、16…共振
用リアクトル、17…コンデンサ、18…コンデンサ、
19…発振器、20…コンデンサインプット型整流回
路、21…整流ダイオード、22…コンデンサ、23…
平滑回路、24…リアクトル、25…コンデンサ、26
…出力端子、27…出力端子、30…第1のコンデン
サ、31…整流ダイオード、32…整流ダイオード、3
3…共振用コンデンサ、34…共振用コンデンサ、35
…倍電圧整流回路、36…抵抗、37…抵抗、38…サ
イリスタ、39…誤差増幅器、40…ホトカプラ、41
…PWM制御回路、42…入力電圧検出回路、43…リ
アクトル。
Claims (1)
- 【請求項1】 トランス13の鉄芯に、空隙(ギャッ
プ)を設け、このトランス13を2次側の共振用リアク
トルに兼用し、このトランス13の1次巻線14に、直
流電源10と第1のスイッチング素子11とを直列に接
続し、この第1のスイッチング素子11と並列に、2次
側の共振用コンデンサよりも十分容量の大きなコンデン
サ30と第2のスイッチング素子12との直列回路を接
続し、前記トランス13の2次巻線15に、2つのLC
共振回路として、コンデンサインプット型となる整流ダ
イオードとコンデンサとからなるn(n=2、3、…)
倍電圧整流回路を接続し、スイッチング損失をなくする
ため第1のスイッチング素子11および/または第2の
スイッチング素子12のオン、オフする時比率が0〜8
0%とし、PWM制御を可能としてなることを特徴とす
る共振型DC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4151608A JP2561201B2 (ja) | 1992-05-19 | 1992-05-19 | 共振型dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4151608A JP2561201B2 (ja) | 1992-05-19 | 1992-05-19 | 共振型dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0646561A JPH0646561A (ja) | 1994-02-18 |
JP2561201B2 true JP2561201B2 (ja) | 1996-12-04 |
Family
ID=15522255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4151608A Expired - Fee Related JP2561201B2 (ja) | 1992-05-19 | 1992-05-19 | 共振型dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2561201B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5494838B2 (ja) | 2011-01-26 | 2014-05-21 | 株式会社村田製作所 | 電力伝送システム |
CN103339843B (zh) | 2011-01-26 | 2016-06-01 | 株式会社村田制作所 | 开关电源装置 |
KR101516988B1 (ko) | 2011-01-26 | 2015-05-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위칭 전원 장치 |
JP2014233137A (ja) | 2013-05-29 | 2014-12-11 | ソニー株式会社 | スイッチング電源装置、スイッチング電源制御方法および電子機器 |
JP6719096B2 (ja) * | 2016-05-20 | 2020-07-08 | パナソニックIpマネジメント株式会社 | 電気回路ユニット、回路付電源ユニットおよび燃料電池システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5311286Y2 (ja) * | 1973-02-20 | 1978-03-27 | ||
JPS6226267A (ja) * | 1985-07-26 | 1987-02-04 | Denki Kagaku Kogyo Kk | オキシラセタムの製造法 |
JPS62290356A (ja) * | 1986-06-09 | 1987-12-17 | Hitachi Ltd | スイツチング電源 |
JPS6426363A (en) * | 1987-04-03 | 1989-01-27 | Origin Electric | Resonance type converter |
JPH02202359A (ja) * | 1989-01-30 | 1990-08-10 | Mitsubishi Electric Corp | 電圧共振型コンバータ |
-
1992
- 1992-05-19 JP JP4151608A patent/JP2561201B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0646561A (ja) | 1994-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0508664B1 (en) | DC to DC converter | |
US4563731A (en) | Resonant type constant voltage supply apparatus | |
US4845605A (en) | High-frequency DC-DC power converter with zero-voltage switching of single primary-side power device | |
US20140334193A1 (en) | Self-oscillating loop based piezoelectric power converter | |
JPH0345984B2 (ja) | ||
KR100231227B1 (ko) | 교류 직류 변환 전원 회로 | |
JPS59191485A (ja) | 低損失高周波インバ−タ | |
JP2561201B2 (ja) | 共振型dc−dcコンバータ | |
EP0474312B1 (en) | DC-DC converter | |
EP0534422B1 (en) | A power supply device | |
JPH05176532A (ja) | 電源回路 | |
JP2604302Y2 (ja) | 共振形dc−dcコンバータ | |
JPH0365054A (ja) | Dc―dcコンバータ | |
JPS63228967A (ja) | 共振型スイツチング電源 | |
JPS6236468B2 (ja) | ||
JPS63299775A (ja) | 直列共振形dc/dcコンバ−タ | |
JP2519969B2 (ja) | Dc−dcコンバ―タ | |
JP3690049B2 (ja) | スイッチング電源装置 | |
JPS5925580A (ja) | スイツチングレギユレ−タ | |
JP3498870B2 (ja) | 交流直流変換電源回路 | |
JP2628204B2 (ja) | 直列共振コンバータの駆動方法 | |
JPH05161352A (ja) | 共振形コンバータ | |
JPS5923186B2 (ja) | スイッチング電源回路 | |
JPS6022588B2 (ja) | 直列共振dc‐dcコンバータ | |
JPS58130772A (ja) | 定電圧電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |