JP2560737B2 - 無瞬断切替制御方式 - Google Patents
無瞬断切替制御方式Info
- Publication number
- JP2560737B2 JP2560737B2 JP62191708A JP19170887A JP2560737B2 JP 2560737 B2 JP2560737 B2 JP 2560737B2 JP 62191708 A JP62191708 A JP 62191708A JP 19170887 A JP19170887 A JP 19170887A JP 2560737 B2 JP2560737 B2 JP 2560737B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- memory
- time slot
- multiplexing
- slot conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタル伝送系における時分割多重化装置に
おけるシステム運用上、その装置に収容される端末機器
や伝送路の装置内における多重化位置の変更を実行する
際の無瞬断切替制御方式に関する。
おけるシステム運用上、その装置に収容される端末機器
や伝送路の装置内における多重化位置の変更を実行する
際の無瞬断切替制御方式に関する。
［従来の技術］ 従来、この種の時分割多重化装置は、第４図に示す様
になっていた。41はタイムスロット変換用データメモリ
（DM1）、42はタイムスロット変換用データメモリ（DM
2）、43はフレーム周期パルス、ACM（１）はタイムスロ
ット変換用コントロールメモリ、ACM（２）は多重分離
制御用のコントロールメモリ、44はタイムスロット変換
用コントロールメモリ情報、45は多重分離制御用コント
ロールメモリ情報、46は端末機器、47は伝送路である。
になっていた。41はタイムスロット変換用データメモリ
（DM1）、42はタイムスロット変換用データメモリ（DM
2）、43はフレーム周期パルス、ACM（１）はタイムスロ
ット変換用コントロールメモリ、ACM（２）は多重分離
制御用のコントロールメモリ、44はタイムスロット変換
用コントロールメモリ情報、45は多重分離制御用コント
ロールメモリ情報、46は端末機器、47は伝送路である。
このように、多重分離制御用に１系統のコントロール
メモリACM（２）とタイムスロット変換用に１系統のコ
ントロールメモリACM（１）を用いて集線多重、分離及
びタイムスロットの変換を行ってきた。
メモリACM（２）とタイムスロット変換用に１系統のコ
ントロールメモリACM（１）を用いて集線多重、分離及
びタイムスロットの変換を行ってきた。
［解決すべき問題点］ 上述した従来の時分割多重化装置にあっては、コント
ロールメモリACM（１）,ACM（２）が各々１系統である
為、システムとして運用開始後、端末機器46や伝送路47
側容量の増設削減等により、装置内フレームにおけるそ
れらの多重化位置を変更する必要が起きた場合、現用中
のコントロールメモリACM（１）,ACM（２）に対し、変
更データを書き込みにゆく為、データの瞬断が起るとい
う欠点があった。
ロールメモリACM（１）,ACM（２）が各々１系統である
為、システムとして運用開始後、端末機器46や伝送路47
側容量の増設削減等により、装置内フレームにおけるそ
れらの多重化位置を変更する必要が起きた場合、現用中
のコントロールメモリACM（１）,ACM（２）に対し、変
更データを書き込みにゆく為、データの瞬断が起るとい
う欠点があった。
［問題点の解決手段］ 本発明は、上記従来の問題点を解決するためになした
もので、その解決手段として本発明の無瞬断切替制御方
式は、端末機器又は伝送路等のいずれか一方からのデー
タを、受信側バッファーを設けた多重化部、タイムスロ
ット変換部、送信側バッファーを設けた分離部を介して
端末機器又は伝送路等のいずれか他方に送出してなり、
上記タイムスロット変換部は、２台のタイムスロット変
換用データメモリと、集線多重分離制御を行うタイムス
ロット変換用コントロールメモリとを備え、上記受信側
バッファーと送信側バッファーとは多重化制御用コント
ロールメモリによって多重分離制御されてなるデジタル
伝送系における時分割多重化装置の無瞬断切替制御方式
であって、上記タイムスロット変換用コントロールメモ
リを２系統として、タイムスロット変換部をダブルバッ
ファ形式とし、これら２系統のタイムスロット変換用コ
ントロールメモリを共通のセレクタを介して上記タイム
スロット変換用データメモリに選択接続してなり、上記
多重化制御用コントロールメモリを２系統とし、これら
２系統の多重化制御用コントロールメモリを共通のセレ
クタを介して受信側バッファーと送信側バッファーの各
々に選択接続してなり、上記受信側バッファーと送信側
バッファーは、最大１フレームの多重化位置の変化を吸
収してなり、端末機器及び伝送路等とのインタフェース
部分に、上記受信側バッファー、送信側バッファー、上
記タイムスロット変換用コントロールメモリ及び上記多
重化制御用コントロールメモリをそれぞれタイミングを
とって切替制御を行う系切替選択制御部を備えてなり、
かつ、第１の状態において、現用系の上記多重化制御用
コントロールメモリが上記受信側バッファーと送信側バ
ッファーとに選択接続されると共に、現用系の上記タイ
ムスロット変換用コントロールメモリが上記タイムスロ
ット変換用データメモリに選択接続され、上記系切替選
択制御部の切替トリガ信号がかかった瞬間の次にフレー
ム周期が切替る時に第２の状態となり、この第２の状態
において、予備系の上記多重化制御用コントロールメモ
リが上記送信側バッファーに選択接続され、さらに次に
フレーム周期が切替る時に第３の状態となり、この第３
の状態において、予備系の上記多重化制御用コントロー
ルメモリが上記受信側バッファーに選択接続されると共
に、予備系の上記タイムスロット変換用コントロールメ
モリが上記タイムスロット変換用データメモリに選択接
続されて、予備系の情報に系切替してなることを特徴と
して構成されている。
もので、その解決手段として本発明の無瞬断切替制御方
式は、端末機器又は伝送路等のいずれか一方からのデー
タを、受信側バッファーを設けた多重化部、タイムスロ
ット変換部、送信側バッファーを設けた分離部を介して
端末機器又は伝送路等のいずれか他方に送出してなり、
上記タイムスロット変換部は、２台のタイムスロット変
換用データメモリと、集線多重分離制御を行うタイムス
ロット変換用コントロールメモリとを備え、上記受信側
バッファーと送信側バッファーとは多重化制御用コント
ロールメモリによって多重分離制御されてなるデジタル
伝送系における時分割多重化装置の無瞬断切替制御方式
であって、上記タイムスロット変換用コントロールメモ
リを２系統として、タイムスロット変換部をダブルバッ
ファ形式とし、これら２系統のタイムスロット変換用コ
ントロールメモリを共通のセレクタを介して上記タイム
スロット変換用データメモリに選択接続してなり、上記
多重化制御用コントロールメモリを２系統とし、これら
２系統の多重化制御用コントロールメモリを共通のセレ
クタを介して受信側バッファーと送信側バッファーの各
々に選択接続してなり、上記受信側バッファーと送信側
バッファーは、最大１フレームの多重化位置の変化を吸
収してなり、端末機器及び伝送路等とのインタフェース
部分に、上記受信側バッファー、送信側バッファー、上
記タイムスロット変換用コントロールメモリ及び上記多
重化制御用コントロールメモリをそれぞれタイミングを
とって切替制御を行う系切替選択制御部を備えてなり、
かつ、第１の状態において、現用系の上記多重化制御用
コントロールメモリが上記受信側バッファーと送信側バ
ッファーとに選択接続されると共に、現用系の上記タイ
ムスロット変換用コントロールメモリが上記タイムスロ
ット変換用データメモリに選択接続され、上記系切替選
択制御部の切替トリガ信号がかかった瞬間の次にフレー
ム周期が切替る時に第２の状態となり、この第２の状態
において、予備系の上記多重化制御用コントロールメモ
リが上記送信側バッファーに選択接続され、さらに次に
フレーム周期が切替る時に第３の状態となり、この第３
の状態において、予備系の上記多重化制御用コントロー
ルメモリが上記受信側バッファーに選択接続されると共
に、予備系の上記タイムスロット変換用コントロールメ
モリが上記タイムスロット変換用データメモリに選択接
続されて、予備系の情報に系切替してなることを特徴と
して構成されている。
［実施例］ 次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例のブロック図であり、第２
図，第３図は第１図の動作の補足説明図である。図中、
11はタイムスロット変換用データメモリ（DM1）、12は
タイムスロット変換用データメモリ（DM2）、ACM（２）
は多重化制御用コントロールメモリ、13は多重化制御用
コントロールメモリACM（２）の選択制御信号、ACM
（１）はタイムスロット変換用コントロールメモリ、14
はタイムスロット変換用コントロールメモリACM（１）
の選択制御信号、15は分離制御用コントロールメモリAC
M（２）の選択制御信号、16は０系多重分離コントロー
ルメモリACM（２）情報、17は１系多重分離コントロー
ルメモリACM（２）情報、18は０系タイムスロット変換
用コントロールメモリACM（１）情報、19は１系タイム
スロット変換用コントロールメモリACM（１）情報であ
る。
図，第３図は第１図の動作の補足説明図である。図中、
11はタイムスロット変換用データメモリ（DM1）、12は
タイムスロット変換用データメモリ（DM2）、ACM（２）
は多重化制御用コントロールメモリ、13は多重化制御用
コントロールメモリACM（２）の選択制御信号、ACM
（１）はタイムスロット変換用コントロールメモリ、14
はタイムスロット変換用コントロールメモリACM（１）
の選択制御信号、15は分離制御用コントロールメモリAC
M（２）の選択制御信号、16は０系多重分離コントロー
ルメモリACM（２）情報、17は１系多重分離コントロー
ルメモリACM（２）情報、18は０系タイムスロット変換
用コントロールメモリACM（１）情報、19は１系タイム
スロット変換用コントロールメモリACM（１）情報であ
る。
また、110はフレーム周期パルス、111は端末機器、11
2は伝送路、113はタイムスロット変換部、114は多重化
部、115は分離部、116は最大１フレームの多重化位置の
変化を吸収してなる受信側バッファー、117は最大１フ
レームの多重化位置の変化を吸収してなる送信側バッフ
ァー、118は切替トリガ信号、119は系切替選択制御部で
ある。
2は伝送路、113はタイムスロット変換部、114は多重化
部、115は分離部、116は最大１フレームの多重化位置の
変化を吸収してなる受信側バッファー、117は最大１フ
レームの多重化位置の変化を吸収してなる送信側バッフ
ァー、118は切替トリガ信号、119は系切替選択制御部で
ある。
次に、動作説明として、端末機器111と伝送路112とが
接続される場合を例に挙げる。
接続される場合を例に挙げる。
端末機器111からのデータは通常、受信側バッファー1
16を設けた多重化部114によりｎの位置に多重化され、
タイムスロット変換部113によりｌの位置に移り、送信
側バッファー117を設けた分離部115で分離され伝送路11
2側へ送出される。
16を設けた多重化部114によりｎの位置に多重化され、
タイムスロット変換部113によりｌの位置に移り、送信
側バッファー117を設けた分離部115で分離され伝送路11
2側へ送出される。
伝送路112からのデータも同様に多重化部114によりｌ
の位置に多重化され、タイムスロット変換部113により
ｎの位置に移され、分離部115で分離され、端末機器側1
11へ送出される。
の位置に多重化され、タイムスロット変換部113により
ｎの位置に移され、分離部115で分離され、端末機器側1
11へ送出される。
以上の様にして、端末機器111伝送路112が互いに接
続されている。次に、この状態で端末機器111及び伝送
路112の装置内フレームにおける多重化位置n,lの位置を
それぞれｎ′,l′に変更する場合について、主に第３図
を用いて説明する。
続されている。次に、この状態で端末機器111及び伝送
路112の装置内フレームにおける多重化位置n,lの位置を
それぞれｎ′,l′に変更する場合について、主に第３図
を用いて説明する。
まず、第１の状態に多重化位置の変更を実行するに先
だち、予め予備系（現用系でない系）のコントロールメ
モリACM（１）,ACM（２）に変更後のデータを書き込ん
でおく。（ここでは現用系を０系統、予備系を１系統と
して説明する。）状態Ａではデータメモリ（DM1）11は
シーケンシャルアドレスに書き込まれており、データメ
モリ（DM2）12はコントロールメモリACM（１）の情報に
従ったアドレスで読み出されている。この読み出し、書
込みは１フレーム毎に繰り返し逆のモードとなる。又、
多重化制御用コントロールメモリの選択制御信号13、分
離制御用コントロールメモリの選択制御信号15は共に情
報16（０系統のコントロールメモリACM（２）の信
号）、タイムスロット変換用コントロールメモリの選択
制御信号14は情報18（０系統のACM（１）を選択してい
る。ここで多重化位置を変更するトリガ信号118がかか
った瞬間の次にフレーム周期が切替る時、つまり状態Ａ
→Ｂに移る時に、第２の状態となり、この状態において
は選択制御信号13は情報16→情報17（１系統のACM
（２））に系切替を行い12には変更後の多重化位置にお
いてシーケンシャルアドレスに書込んでゆく。但し、選
択制御信号14,15は読出すデータが１フレーム前、（つ
まり状態Ａ）に書き込まれたデータである為、元の系で
読み出し、分離する必要がある為、系切替は行わない。
次に状態Ｂ→Ｃに移る時、すなわち図３にも示すよう
に、次のフレーム周期が切替る時に、第３の状態にな
り、この第３の状態においては選択制御信号14,15は状
態Ｂの時に12のDM2に書き込まれたデータが有効となる
為、選択制御信号14は情報18→情報19（１系統のACM
（１））に、又選択制御信号15は情報16→情報17（１系
統のACM（２））に系切替を行い、変更後のアドレスで
読出し及び分離を行ってゆき、以後この状態を保つ。
だち、予め予備系（現用系でない系）のコントロールメ
モリACM（１）,ACM（２）に変更後のデータを書き込ん
でおく。（ここでは現用系を０系統、予備系を１系統と
して説明する。）状態Ａではデータメモリ（DM1）11は
シーケンシャルアドレスに書き込まれており、データメ
モリ（DM2）12はコントロールメモリACM（１）の情報に
従ったアドレスで読み出されている。この読み出し、書
込みは１フレーム毎に繰り返し逆のモードとなる。又、
多重化制御用コントロールメモリの選択制御信号13、分
離制御用コントロールメモリの選択制御信号15は共に情
報16（０系統のコントロールメモリACM（２）の信
号）、タイムスロット変換用コントロールメモリの選択
制御信号14は情報18（０系統のACM（１）を選択してい
る。ここで多重化位置を変更するトリガ信号118がかか
った瞬間の次にフレーム周期が切替る時、つまり状態Ａ
→Ｂに移る時に、第２の状態となり、この状態において
は選択制御信号13は情報16→情報17（１系統のACM
（２））に系切替を行い12には変更後の多重化位置にお
いてシーケンシャルアドレスに書込んでゆく。但し、選
択制御信号14,15は読出すデータが１フレーム前、（つ
まり状態Ａ）に書き込まれたデータである為、元の系で
読み出し、分離する必要がある為、系切替は行わない。
次に状態Ｂ→Ｃに移る時、すなわち図３にも示すよう
に、次のフレーム周期が切替る時に、第３の状態にな
り、この第３の状態においては選択制御信号14,15は状
態Ｂの時に12のDM2に書き込まれたデータが有効となる
為、選択制御信号14は情報18→情報19（１系統のACM
（１））に、又選択制御信号15は情報16→情報17（１系
統のACM（２））に系切替を行い、変更後のアドレスで
読出し及び分離を行ってゆき、以後この状態を保つ。
［発明の効果］ 以上説明したように本発明の無瞬断切替制御方式は、
デジタル伝送系における時分割多重化装置、集線多重分
離制御を行う２系統のコントロールメモリ及びダブルバ
ッファ形式をとったタイムスロット変換部におけるタイ
ムスロットの入れ替え制御を行う２系統のコントロール
メモリを有し、かつ端末機器及び伝送路等とのインタフ
ェース部分に、送信側、受信側共に、最大１フレームの
多重化位置の変化を吸収するバッファー及び上記２系統
ずつ備えた各々のコントロールメモリをそれぞれタイミ
ングをとって切替制御を行う系切替制御部を備えてな
り、かつ上記集線多重分離制御を行う２系統のコントロ
ールメモリが該コントロールメモリの現用系の情報を選
択すると共に、上記タイムスロットの入れ替え制御を行
う２系統のコントロールメモリが該コントロールメモリ
の現用系の情報を選択している状態において、上記系切
替制御部の切替トリガ信号が入力することにより、上記
集線多重分離制御を行う２系統のコントロールメモリの
内の一方のコントロールメモリのみが該コントロールメ
モリの予備系の情報に系切替を行なってなる構成とした
ため、非常に簡素な構成で、端末機器や伝送路インター
フェーイスの多重化位置を変更する場合においてもデー
タの瞬断を起こさないという効果がある。
デジタル伝送系における時分割多重化装置、集線多重分
離制御を行う２系統のコントロールメモリ及びダブルバ
ッファ形式をとったタイムスロット変換部におけるタイ
ムスロットの入れ替え制御を行う２系統のコントロール
メモリを有し、かつ端末機器及び伝送路等とのインタフ
ェース部分に、送信側、受信側共に、最大１フレームの
多重化位置の変化を吸収するバッファー及び上記２系統
ずつ備えた各々のコントロールメモリをそれぞれタイミ
ングをとって切替制御を行う系切替制御部を備えてな
り、かつ上記集線多重分離制御を行う２系統のコントロ
ールメモリが該コントロールメモリの現用系の情報を選
択すると共に、上記タイムスロットの入れ替え制御を行
う２系統のコントロールメモリが該コントロールメモリ
の現用系の情報を選択している状態において、上記系切
替制御部の切替トリガ信号が入力することにより、上記
集線多重分離制御を行う２系統のコントロールメモリの
内の一方のコントロールメモリのみが該コントロールメ
モリの予備系の情報に系切替を行なってなる構成とした
ため、非常に簡素な構成で、端末機器や伝送路インター
フェーイスの多重化位置を変更する場合においてもデー
タの瞬断を起こさないという効果がある。
第１図は本発明の一実施例に係る無瞬断切替制御方式の
基本ブロック図、第２図，第３図は第１図における動作
を説明する為の補足説明図、又第４図は従来方式を示す
ブロック図である。 11:タイムスロット変換用データメモリ（DM1） 12:タイムスロット変換用データメモリ（DM2） ACM（２）：多重化制御用コントロールメモリ 13:多重化制御用コントロールメモリACM（２）の選択制
御信号 ACM（１）：タイムスロット変換用コントロールメモリ 14:タイムスロット変換用コントロールメモリACM（１）
の選択制御信号 15:分離制御用コントロールメモリACM（２）の選択制御
信号 16:0系多重分離コントロールメモリACM（２）情報 17:1系多重分離コントロールメモリACM（２）情報 18:0系タイムスロット変換用コントロールメモリACM
（１）情報 19:1系タイムスロット変換用コントロールメモリACM
（１）情報 113:タイムスロット変換部 114:多重化部 115:分離部 116:受信側バッファー 117:送信側バッファー 119:系切替選択制御部
基本ブロック図、第２図，第３図は第１図における動作
を説明する為の補足説明図、又第４図は従来方式を示す
ブロック図である。 11:タイムスロット変換用データメモリ（DM1） 12:タイムスロット変換用データメモリ（DM2） ACM（２）：多重化制御用コントロールメモリ 13:多重化制御用コントロールメモリACM（２）の選択制
御信号 ACM（１）：タイムスロット変換用コントロールメモリ 14:タイムスロット変換用コントロールメモリACM（１）
の選択制御信号 15:分離制御用コントロールメモリACM（２）の選択制御
信号 16:0系多重分離コントロールメモリACM（２）情報 17:1系多重分離コントロールメモリACM（２）情報 18:0系タイムスロット変換用コントロールメモリACM
（１）情報 19:1系タイムスロット変換用コントロールメモリACM
（１）情報 113:タイムスロット変換部 114:多重化部 115:分離部 116:受信側バッファー 117:送信側バッファー 119:系切替選択制御部
Claims (1)
- 【請求項１】端末機器又は伝送路等のいずれか一方から
のデータを、受信側バッファーを設けた多重化部、タイ
ムスロット変換部、送信側バッファーを設けた分離部を
介して端末機器又は伝送路等のいずれか他方に送出して
なり、 上記タイムスロット変換部は、２台のタイムスロット変
換用データメモリと、集線多重分離制御を行うタイムス
ロット変換用コントロールメモリとを備え、 上記受信側バッファーと送信側バッファーとは多重化制
御用コントロールメモリによって多重分離制御されてな
るデジタル伝送系における時分割多重化装置の無瞬断切
替制御方式であって、 上記タイムスロット変換用コントロールメモリを２系統
として、タイムスロット変換部をダブルバッファ形式と
し、これら２系統のタイムスロット変換用コントロール
メモリを共通のセレクタを介して上記タイムスロット変
換用データメモリに選択接続してなり、 上記多重化制御用コントロールメモリを２系統とし、こ
れら２系統の多重化制御用コントロールメモリを共通の
セレクタを介して受信側バッファーと送信側バッファー
の各々に選択接続してなり、 上記受信側バッファーと送信側バッファーは、最大１フ
レームの多重化位置の変化を吸収してなり、 端末機器及び伝送路等とのインタフェース部分に、上記
受信側バッファー、送信側バッファー、上記タイムスロ
ット変換用コントロールメモリ及び上記多重化制御用コ
ントロールメモリをそれぞれタイミングをとって切替制
御を行う系切替選択制御部を備えてなり、かつ、 第１の状態において、 現用系の上記多重化制御用コントロールメモリが上記受
信側バッファーと送信側バッファーとに選択接続される
と共に、現用系の上記タイムスロット変換用コントロー
ルメモリが上記タイムスロット変換用データメモリに選
択接続され、 上記系切替選択制御部の切替トリガ信号がかかった瞬間
の次にフレーム周期が切替る時に第２の状態となり、こ
の第２の状態において、 予備系の上記多重化制御用コントロールメモリが上記送
信側バッファーに選択接続され、 さらに次にフレーム周期が切替る時に第３の状態とな
り、この第３の状態において、 予備系の上記多重化制御用コントロールメモリが上記受
信側バッファーに選択接続されると共に、予備系の上記
タイムスロット変換用コントロールメモリが上記タイム
スロット変換用データメモリに選択接続されて、予備系
の情報に系切替してなることを特徴とする無瞬断切替制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191708A JP2560737B2 (ja) | 1987-07-31 | 1987-07-31 | 無瞬断切替制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191708A JP2560737B2 (ja) | 1987-07-31 | 1987-07-31 | 無瞬断切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6436229A JPS6436229A (en) | 1989-02-07 |
| JP2560737B2 true JP2560737B2 (ja) | 1996-12-04 |
Family
ID=16279157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62191708A Expired - Lifetime JP2560737B2 (ja) | 1987-07-31 | 1987-07-31 | 無瞬断切替制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560737B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009022033A (ja) * | 2008-09-08 | 2009-01-29 | Fujitsu Ltd | 回線接続変更方法及び装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257399A (ja) * | 1985-09-05 | 1987-03-13 | Oki Electric Ind Co Ltd | 回線設定方式 |
-
1987
- 1987-07-31 JP JP62191708A patent/JP2560737B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究報告Ｖｏｌ．８６Ｎｏ．９８ＳＥ８６−５１（昭和６１−７−１８）Ｐ．１３〜１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6436229A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0851440A (ja) | 情報セル流を代替経路に障害なく迂回する方法及び装置 | |
| JPS6148266A (ja) | 時分割多重回線折返試験方法 | |
| JPS6410159B2 (ja) | ||
| JPH047879B2 (ja) | ||
| JP2560737B2 (ja) | 無瞬断切替制御方式 | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| JPH07297803A (ja) | データ速度変換装置 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| US6192047B1 (en) | Time division multiple equipment | |
| JPH07193554A (ja) | 多重化装置 | |
| JPH07312657A (ja) | 伝送路バックアップシステム | |
| JP2581449B2 (ja) | 無瞬断切替方式 | |
| JP3361862B2 (ja) | 画像伝送装置の多重分離制御装置 | |
| JPH01264426A (ja) | 伝送路切替方式 | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JPH0245879B2 (ja) | ||
| JP2544816B2 (ja) | ディジタル加入者回路のｂチャネル送信部回路 | |
| JPH0750907B2 (ja) | Ｉｓｄｎ加入者線信号処理装置 | |
| JPS6130799B2 (ja) | ||
| JPH0650850B2 (ja) | 異速度時分割多重伝送路間デ−タ伝送方法 | |
| JPH0834456B2 (ja) | 時分割多重化装置 | |
| JPH0736544B2 (ja) | データ多重・分離方式 | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPS5927518B2 (ja) | 時分割交換機 | |
| JPH01144752A (ja) | ディジタルデータ伝送方式 |