JP2559977C - - Google Patents
Info
- Publication number
- JP2559977C JP2559977C JP2559977C JP 2559977 C JP2559977 C JP 2559977C JP 2559977 C JP2559977 C JP 2559977C
- Authority
- JP
- Japan
- Prior art keywords
- cap
- diameter
- conductive
- substrate
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002241 glass-ceramic Substances 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000875 corresponding Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は半導体チップのパッケージに、特にセラミックパッケージの構造にお
ける配線とバイアの接続に関わる。 【0002】 【発明が解決しようとする課題】 現在の多層セラミックパッケージにおいては、パッケージの密度を増大するた
めに、パッケージ上のスペースを最大限度に使用するための目的で、導電線が細
線化されようとしている。 【0003】 ここで問題となるのは、回路導体の細線化と多層ガラスセラミックパッケージ
の形成のしくみの観点で、細い導体が大きなバイアに接続される時、配線とバイ
アの接続におけるクラックによる断線の欠陥が生じる傾向があることである。発
生する可能性のある一つの問題は、大きな銅の粒子が用いられることである。さ
らに、配線とバイアの接続箇所で配線が薄くなることと、不純物汚染によって断
線が生じることである。 【0004】 図1に示すように、多層セラミックパッケージ10には、配線14、15、1
6にそれぞれ接続された一組のバイア11、12、13があり、これ等の配線1
4−16は非常に細く、一例として76μm(3ミル)の幅しかない。図に示し
たように、バイアの幅は配線よりはるかに大きく、配線とバイアの間の接続個所
または界面に起きるクラックの問題が回路断線を望ましくない程度にまでしてし
まう。 【0005】 図3は、従来技術の図1を90度回転させた部分平面図である。図4は、図3
の線4−4に沿った断面図であり、従来技術の配線とバイアの接続の厚さを表す
。図3と図4は、一つの従来技術である、配線とバイアの接続と共に、図1のパ
ッケージの平面および断面の一部を示す。図1のバイア12は、配線15に接続
されており、この配線15は薄く、厚さt1が約12μm(0.5ミル)である
。 【0006】 【課題を解決するための手段】 本発明によると、半導体セラミックパッケージの基板は、基板を通り抜けて通
じる導電性金属を焼結して成るバイアと、表面に金属の導電エレメント(配線)
を備えている。バイアはある既定のパターンで、導電エレメントに接続されてい
る。改良点は、バイアがその表面に、導電性のキャップを持っていることである
。この導電性キャップは、バイアと導電エレメントを接合する。バイアのそれぞ
れが、それと接続する関連導体と接続する位置で、そのキャップはバイアの直径
より幅が実質的に大きくなっている。 【0007】 さらに、本発明によると、半導体ガラスセラミックパッケージ基板では、基板
を通り抜けて通じる導電性金属を焼結されて成るバイアと、その表面に金属の導
電エレメントを備えている。バイアはある既定のパターンで導電エレメントに接
続されている。改良点は、バイアがその表面に導電性バイアキャップを持ってい
ることである。そのキャップは、バイアと導電エレメントを接合する。バイアの
それぞれが配線と接続される位置で、その導電性キャップは、バイアの直径の1 .5倍から2倍の位の幅になっている。 【0008】 基板を通り抜けて通じる導電性金属を焼結して成るバイアと、その表面に導電
エレメントを備える半導体セラミックパッケージにおいて、そのバイアは、ある
既定のパターンで導電エレメントに接続されている。改良点は、バイアは表面に
導電性バイアキャップを持っていることである。バイアキャップと導電エレメン
トが接合される位置で、そのバイアキャップの断面積は導電エレメントの断面積
より実質的に大きくなっている。 【0009】 要約すれば、半導体セラミックパッケージ基板には、基板を通り抜けて通じる
導電性金属を焼結した通常のバイアがある。その基板の表面には、導電エレメン
トより成る通常の金属の導電性配線がある。それぞれのバイアはセラミックパッ
ケージの表面にある導電性バイアキャップを通じて、既定のパターンで導電エレ
メントに接続される。キャップは各導電エレメントを各バイアに接続する。その
キャップは、バイアと導電エレメントが接合される位置で、バイアの直径より実
質的に幅が大きくなっている。そのキャップはまた、導電エレメントより実質的
に厚く、幅が大きくなっている。 【0010】 【実施例】 図2において、多層セラミックパッケージ20には、点線(隠れ線)に示した
一組のバイア21、22、23があり、これらは非常に細い、例えば76μm(
3ミル)幅の電導性の配線24−26にそれぞれ接続されている。導電性配線2
4−26のそれぞれのバイア側の終点位置にある、本発明にもとづいて備えられ
た新しいバイアキャップ27−29は、導電性配線24−26よりかなり幅が大
きくなっている。図に示すように、バイア21、22、23は、それぞれの配線
24−26のバイアキャップ27−29より、はるかに狭く(幅が小さく)なっ
ている。従って、このキャップの厚い構造の結果として、配線と対応するバイア
の間の接合または界面におけるクラックの問題は、もはや、不所望な程度にまで
回路断線を生ずることはない。 【0011】 配線とバイアの接続は、この配線とバイアの接合附近およびこの接合点で厚い
ペースト付着および大きな断面積をもつように設計され直されるので、潜在的あ
るいは顕在的な断線欠陥を減少させることができる。導電性配線の大きくされた
バイアキャップ27−29の寸法は、望ましくは配線のオフセット部分の長さX
とバイアキャップの直径Yが、次の関係を持つごときものである。 X=(α)Y ここで、 α=約1.5から2 X=配線のオフセット部分の長さ V=バイアの直径 Y=バイアキャップの直径 Y>V (Yはバイアの直径Vより大きい) ただし、 Yは、バイア21−23を覆う部分の大きくされたバイアキャップの幅に等し
い。 【0012】 図5は、図2のパッケージの部分平面図である。図6は、線6−6に沿った図
5の断面図であり、図2で示された本発明の実施例で使われる配線とバイアの接
続の厚さを示す。 【0013】 図5および図6には、バイア21とバイアキャップ27を含む多層セラミック
パッケージの部分が示されている。バイアキャップ27は配線24に接続されて
いるが、しかしこの導電性配線24は薄く、例えば12μm(0.5ミル)の厚
さしかない。厚さ約25−50μm(1−2ミル)のバイアキャップ27は、厚
さ約12μm(0.5ミル)の導電性配線24よりかなり厚い。バイアキャップ
27(キャップ28および29等も同様に)がこのように厚いので、配線24と
対応するバイア21間の接合または界面におけるクラックの問題は、もはや回路
断線がほとんど同じ程度に生じる程には至らない。 【0014】 前記のように、図5と図6の回路の複数のパラメータは、重要な関係を持って
いる。その複数のパラメータは以下の通りである。 V=バイアの直径 = 75−175μm(3−7ミル) Y=バイアキャップの直径 =125−225μm(5−9ミル) X=配線のオフセット部分の長さ=188−338μm(7.5−13.5
ミル) w=配線の幅 = 75−125μm(3−5ミル) t1=配線の厚さ = 12μm (0.5ミル) t2=バイアキャップの厚さ = 25− 50μm(1−2ミル) ここで t2≧2t1 【0015】 本発明は、上記の実施例を用いて記述されたが、本発明が特許請求の範囲の精
神およびその範囲内で、変更して実施されうることは勿論である。
ける配線とバイアの接続に関わる。 【0002】 【発明が解決しようとする課題】 現在の多層セラミックパッケージにおいては、パッケージの密度を増大するた
めに、パッケージ上のスペースを最大限度に使用するための目的で、導電線が細
線化されようとしている。 【0003】 ここで問題となるのは、回路導体の細線化と多層ガラスセラミックパッケージ
の形成のしくみの観点で、細い導体が大きなバイアに接続される時、配線とバイ
アの接続におけるクラックによる断線の欠陥が生じる傾向があることである。発
生する可能性のある一つの問題は、大きな銅の粒子が用いられることである。さ
らに、配線とバイアの接続箇所で配線が薄くなることと、不純物汚染によって断
線が生じることである。 【0004】 図1に示すように、多層セラミックパッケージ10には、配線14、15、1
6にそれぞれ接続された一組のバイア11、12、13があり、これ等の配線1
4−16は非常に細く、一例として76μm(3ミル)の幅しかない。図に示し
たように、バイアの幅は配線よりはるかに大きく、配線とバイアの間の接続個所
または界面に起きるクラックの問題が回路断線を望ましくない程度にまでしてし
まう。 【0005】 図3は、従来技術の図1を90度回転させた部分平面図である。図4は、図3
の線4−4に沿った断面図であり、従来技術の配線とバイアの接続の厚さを表す
。図3と図4は、一つの従来技術である、配線とバイアの接続と共に、図1のパ
ッケージの平面および断面の一部を示す。図1のバイア12は、配線15に接続
されており、この配線15は薄く、厚さt1が約12μm(0.5ミル)である
。 【0006】 【課題を解決するための手段】 本発明によると、半導体セラミックパッケージの基板は、基板を通り抜けて通
じる導電性金属を焼結して成るバイアと、表面に金属の導電エレメント(配線)
を備えている。バイアはある既定のパターンで、導電エレメントに接続されてい
る。改良点は、バイアがその表面に、導電性のキャップを持っていることである
。この導電性キャップは、バイアと導電エレメントを接合する。バイアのそれぞ
れが、それと接続する関連導体と接続する位置で、そのキャップはバイアの直径
より幅が実質的に大きくなっている。 【0007】 さらに、本発明によると、半導体ガラスセラミックパッケージ基板では、基板
を通り抜けて通じる導電性金属を焼結されて成るバイアと、その表面に金属の導
電エレメントを備えている。バイアはある既定のパターンで導電エレメントに接
続されている。改良点は、バイアがその表面に導電性バイアキャップを持ってい
ることである。そのキャップは、バイアと導電エレメントを接合する。バイアの
それぞれが配線と接続される位置で、その導電性キャップは、バイアの直径の1 .5倍から2倍の位の幅になっている。 【0008】 基板を通り抜けて通じる導電性金属を焼結して成るバイアと、その表面に導電
エレメントを備える半導体セラミックパッケージにおいて、そのバイアは、ある
既定のパターンで導電エレメントに接続されている。改良点は、バイアは表面に
導電性バイアキャップを持っていることである。バイアキャップと導電エレメン
トが接合される位置で、そのバイアキャップの断面積は導電エレメントの断面積
より実質的に大きくなっている。 【0009】 要約すれば、半導体セラミックパッケージ基板には、基板を通り抜けて通じる
導電性金属を焼結した通常のバイアがある。その基板の表面には、導電エレメン
トより成る通常の金属の導電性配線がある。それぞれのバイアはセラミックパッ
ケージの表面にある導電性バイアキャップを通じて、既定のパターンで導電エレ
メントに接続される。キャップは各導電エレメントを各バイアに接続する。その
キャップは、バイアと導電エレメントが接合される位置で、バイアの直径より実
質的に幅が大きくなっている。そのキャップはまた、導電エレメントより実質的
に厚く、幅が大きくなっている。 【0010】 【実施例】 図2において、多層セラミックパッケージ20には、点線(隠れ線)に示した
一組のバイア21、22、23があり、これらは非常に細い、例えば76μm(
3ミル)幅の電導性の配線24−26にそれぞれ接続されている。導電性配線2
4−26のそれぞれのバイア側の終点位置にある、本発明にもとづいて備えられ
た新しいバイアキャップ27−29は、導電性配線24−26よりかなり幅が大
きくなっている。図に示すように、バイア21、22、23は、それぞれの配線
24−26のバイアキャップ27−29より、はるかに狭く(幅が小さく)なっ
ている。従って、このキャップの厚い構造の結果として、配線と対応するバイア
の間の接合または界面におけるクラックの問題は、もはや、不所望な程度にまで
回路断線を生ずることはない。 【0011】 配線とバイアの接続は、この配線とバイアの接合附近およびこの接合点で厚い
ペースト付着および大きな断面積をもつように設計され直されるので、潜在的あ
るいは顕在的な断線欠陥を減少させることができる。導電性配線の大きくされた
バイアキャップ27−29の寸法は、望ましくは配線のオフセット部分の長さX
とバイアキャップの直径Yが、次の関係を持つごときものである。 X=(α)Y ここで、 α=約1.5から2 X=配線のオフセット部分の長さ V=バイアの直径 Y=バイアキャップの直径 Y>V (Yはバイアの直径Vより大きい) ただし、 Yは、バイア21−23を覆う部分の大きくされたバイアキャップの幅に等し
い。 【0012】 図5は、図2のパッケージの部分平面図である。図6は、線6−6に沿った図
5の断面図であり、図2で示された本発明の実施例で使われる配線とバイアの接
続の厚さを示す。 【0013】 図5および図6には、バイア21とバイアキャップ27を含む多層セラミック
パッケージの部分が示されている。バイアキャップ27は配線24に接続されて
いるが、しかしこの導電性配線24は薄く、例えば12μm(0.5ミル)の厚
さしかない。厚さ約25−50μm(1−2ミル)のバイアキャップ27は、厚
さ約12μm(0.5ミル)の導電性配線24よりかなり厚い。バイアキャップ
27(キャップ28および29等も同様に)がこのように厚いので、配線24と
対応するバイア21間の接合または界面におけるクラックの問題は、もはや回路
断線がほとんど同じ程度に生じる程には至らない。 【0014】 前記のように、図5と図6の回路の複数のパラメータは、重要な関係を持って
いる。その複数のパラメータは以下の通りである。 V=バイアの直径 = 75−175μm(3−7ミル) Y=バイアキャップの直径 =125−225μm(5−9ミル) X=配線のオフセット部分の長さ=188−338μm(7.5−13.5
ミル) w=配線の幅 = 75−125μm(3−5ミル) t1=配線の厚さ = 12μm (0.5ミル) t2=バイアキャップの厚さ = 25− 50μm(1−2ミル) ここで t2≧2t1 【0015】 本発明は、上記の実施例を用いて記述されたが、本発明が特許請求の範囲の精
神およびその範囲内で、変更して実施されうることは勿論である。
【図面の簡単な説明】
【図1】
従来技術の半導体回路パッケージの配線とバイアの接続を示す平面図である。
【図2】
本発明にもとづいて構成された半導体回路パッケージの配線とバイアの接続を
示す平面図である。 【図3】 図1の従来技術のパッケージの一部を90度回転させた平面図である。 【図4】 従来技術の配線とバイアの接続の厚さを示すために、図3を線4−4に沿って
見た断面図である。 【図5】 図2のパッケージの部分平面図である。 【図6】 本発明にもとづく配線とバイアの接続の厚さを示すために、図5を線6−6に
沿って見た断面図である。
示す平面図である。 【図3】 図1の従来技術のパッケージの一部を90度回転させた平面図である。 【図4】 従来技術の配線とバイアの接続の厚さを示すために、図3を線4−4に沿って
見た断面図である。 【図5】 図2のパッケージの部分平面図である。 【図6】 本発明にもとづく配線とバイアの接続の厚さを示すために、図5を線6−6に
沿って見た断面図である。
Claims (1)
- 【特許請求の範囲】 【請求項1】 (a)バイアの少なくとも一方の端が露出されて前記基板の表面を実質的に共有
するように、基板の内側を経てバイアを形成するステップと、 (b)前記露出されたバイアが完全に包まれるように前記露出されたバイアをお
おってバイアキャップを形成することによって、前記バイアキャップが実質的に
前記バイアよりも大きくなるようにするステップと、 (c)前記バイアキャップを通り抜けて前記バイアに電気的に接続するように配
線を形成するステップとを有し、ここで 前記バイアキャップの寸法は、配線のオフセット部分の長さXとバイアキャッ
プの直径Yが、次の関係: X=(α)Y ここで、 α=約1.5から2 X=配線のオフセット部分の長さ V=バイアの直径 Y=バイアキャップの直径 Y>V (Yはバイアの直径Vより大きい) ただし、 Yは、バイアをおおう部分の大きくされたバイアキャップの幅に等しいとして
特定される、 バイアに係るクラックを除去する方法。 【請求項2】 前記基板はセラミック基板である、 請求項1記載の方法。 【請求項3】 前記基板はガラスセラミック基板である、 請求項1記載の方法。 【請求項4】 前記バイアは第1の直径を持ち、前記バイアキャップは前記バイアと接合され
る位置において第2の直径を持つことによって、前記第2の直径が前記第1の直
径より実質的に1.5倍から2倍の位の幅である、 請求項1記載の方法。 【請求項5】 前記バイアキャップは、前記バイアキャップと前記バイアとの間の接合位置に
おいて前記バイアの直径よりも実質的に大きい幅を持つ、 請求項1記載の方法。 【請求項6】 前記バイアキャップは、一方の端においては前記バイアをおおって実質的に丸
い形状であって、反対の端においては実質的に四角い形状である、 請求項1記載の方法。 【請求項7】 前記バイアは約75μmから約175μmの間の直径を持ち、前記バイアキャ
ップは約125μmから約225μmの間の直径を持つ、 請求項1記載の方法。 【請求項8】 前記配線の幅が約75μmから約125μmの間の幅を持つ、 請求項7記載の方法。 【請求項9】 前記バイアキャップが約25μmから約50μmの間の厚さを持つ、請求項7
記載の方法。 【請求項10】 前記ステップ(b)と前記ステップ(c)とが、同時に実行される、 請求項1記載の方法。 【請求項11】 バイアの少なくとも一方の端が露出されて実質的に前記基板の表面に平行にな
るように基板中にはめこまれた、バイアと、 前記バイアより実質的に大きくなっていて前記バイアを完全に覆う、バイアキ
ャップと、 前記バイアキャップを通じて前記バイアへの電気的な接続を与える、導電配線
とを有し、ここで 前記バイアキャップの寸法は、導電配線のオフセット部分の長さXとバイアキ
ャップの直径Yが、次の関係: X=(α)Y ここで、 α=約1.5から2 X=導電配線のオフセット部分の長さ V=バイアの直径 Y=バイアキャップの直径 Y>V (Yはバイアの直径Vより大きい) ただし、 Yは、バイアをに覆う部分の大きくされたバイアキャップの幅に等しいとして
特定される、 バイアに係るクラックを除去する構造。 【請求項12】 前記基板はセラミック基板である、 請求項11記載の構造。 【請求項13】 前記基板はガラスセラミック基板である、 請求項11記載の構造。 【請求項14】 前記バイアは第1の直径を持ち、前記バイアキャップは前記バイアと接合され
る位置において第2の直径を持つことによって、前記第2の直径が前記第1の直
径より実質的に1.5倍から2倍の位の幅である、 請求項11記載の構造。 【請求項15】 前記バイアキャップは、前記バイアキャップと前記バイアとの間の接合位置に
おいて前記バイアの直径よりも実質的に大きい幅を持つ、 請求項11記載の構造。 【請求項16】 前記バイアキャップは、一方の端においては前記バイアをおおって実質的に丸
い形状であって、反対の端においては実質的に四角い形状である、 請求項11記載の構造。 【請求項17】 前記バイアは約75μmから約175μmの間の直径を持ち、前記バイアキャ
ップは約125μmから約225μmの間の直径を持つ、 請求項11記載の構造。 【請求項18】 前記配線の幅が約75μmから約125μmの間の幅を持つ、 請求項17記載の構造。 【請求項19】 前記バイアキャップが約25μmから約50μmの間の厚さを持つ、請求項1
7記載の構造。 【請求項20】 基板を通り抜けて通じる導電性金属を焼結して成るバイアと、表面に金属の導
電エレメントを持ち、前記バイアが既定のパターンで、導電エレメントに接続さ
れている、半導体ガラスセラミックパッケージの基板において、それぞれの前記
バイアが、前記導電エレメントと前記バイアを結合する導電性キャップをその表
面に持っており、前記キャップは、前記バイアと前記導電エレメントが接合され
る位置において、前記バイアの直径の1.5倍から2倍の位の幅を持っていて、
ここで 前記導電性キャップの寸法は、導電エレメントのオフセット部分の長さXと導
電性キャップの直径Yが、次の関係: X=(α)Y ここで、 α=約1.5から2 X=導電エレメントのオフセット部分の長さ V=バイアの直径 Y=導電性キャップの直径 Y>V (Yはバイアの直径Vより大きい) ただし、 Yは、バイアに結合された導電性キャップの幅に等しいとして特定される、 半導体ガラスセラミックパッケージ基板。
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3325351B2 (ja) | 半導体装置 | |
KR100275099B1 (ko) | 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법 | |
TWI261906B (en) | Semiconductor device having a wire bond pad and method therefor | |
US6351880B1 (en) | Method of forming multi-chip module having an integral capacitor element | |
JP2916326B2 (ja) | 半導体装置のパッド構造 | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN101305453B (zh) | 细间距互连及制造方法 | |
JP2559977B2 (ja) | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 | |
US20040135267A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4034477B2 (ja) | インターポーザ及びその製造方法とそれを用いた回路モジュール | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
JPS60134442A (ja) | 半導体デバイス | |
JP2559977C (ja) | ||
JP2000299343A (ja) | 半導体装置 | |
JP3169254B2 (ja) | 多層配線基板 | |
JPH0716100B2 (ja) | 多層配線モジュール | |
JPH03268385A (ja) | はんだバンプとその製造方法 | |
JP7478569B2 (ja) | 配線基板、電子装置及び電子モジュール | |
JPH07130900A (ja) | 半導体装置 | |
JP3565872B2 (ja) | 薄膜多層配線基板 | |
JP2002252444A (ja) | 多数個取り配線基板 | |
JPH0416425Y2 (ja) | ||
JP3313233B2 (ja) | 半導体装置 | |
JP3346334B2 (ja) | 半導体集積回路の製造方法 | |
JPH07254632A (ja) | 半導体装置及びその製造方法 |