JP2558527Y2 - ビデオホーン用停止及び動作画面選択制御回路 - Google Patents
ビデオホーン用停止及び動作画面選択制御回路Info
- Publication number
- JP2558527Y2 JP2558527Y2 JP1990080729U JP8072990U JP2558527Y2 JP 2558527 Y2 JP2558527 Y2 JP 2558527Y2 JP 1990080729 U JP1990080729 U JP 1990080729U JP 8072990 U JP8072990 U JP 8072990U JP 2558527 Y2 JP2558527 Y2 JP 2558527Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- movie
- analog
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/14—Systems for two-way working
- H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ビデオホーン（Video phone）の画面選択
制御回路に係るもので、詳しくは、スイッチの操作によ
りビデオホーンの画面を停止画面又は動作画面に選択し
得るようにしたビデオホーン用停止及び動作画面選択制
御回路に関するものである。
制御回路に係るもので、詳しくは、スイッチの操作によ
りビデオホーンの画面を停止画面又は動作画面に選択し
得るようにしたビデオホーン用停止及び動作画面選択制
御回路に関するものである。
従来、ビデオホーンにおいては、入力する映像信号が
そのまま画面に表示されるようになっていて、入力する
映像信号を停止画面又は動作画面に選択して表示し得る
装置は具備されていなかった。従って、使用者は、必要
に応じてその入力する映像信号を停止画面にて見ようと
しても見ることができないという不都合な点があった。
そのまま画面に表示されるようになっていて、入力する
映像信号を停止画面又は動作画面に選択して表示し得る
装置は具備されていなかった。従って、使用者は、必要
に応じてその入力する映像信号を停止画面にて見ようと
しても見ることができないという不都合な点があった。
本考案の目的は、入力する映像信号を必要に応じて停
止画面又は動作画面に現わすことのできるビデオホーン
用停止及び動作画面選択制御回路を提供しようとするも
のである。
止画面又は動作画面に現わすことのできるビデオホーン
用停止及び動作画面選択制御回路を提供しようとするも
のである。
又、本考案の他の目的は、入力する映像信号をスイッ
チの操作により停止画面又は動作画面に現わすことので
きる簡単な構造のビデオホーン用停止及び動作画面選択
制御回路を提供しようとするものである。
チの操作により停止画面又は動作画面に現わすことので
きる簡単な構造のビデオホーン用停止及び動作画面選択
制御回路を提供しようとするものである。
本考案は、入力映像信号をサブキヤリヤ周波数信号と
同期をとってデジタル信号に変換するアナログ／デジタ
ル変換器及び該アナログ／デジタル変換器の出力信号を
上記サブキヤリヤ周波数信号と同期をとってアナログ信
号に変換して出力するデジタル／アナログ変換器と、停
止スイッチの短絡によりパルス信号を出力する停止選択
部と、該停止選択部でパルス信号が出力した後垂直同期
信号と同期をとって１フレーム信号を発生する１フレー
ム信号発生部と、ムービ（Move）スイッチの短絡により
ムービ制御信号を継続出力し上記１フレーム信号発生部
の１フレーム信号によりそのムービ制御信号の出力を中
断するムービ信号発生部と、上記１フレーム信号発生部
で１フレーム信号が出力するとき又は上記ムービ信号発
生部でムービ制御信号が出力するときのみ上記サブキヤ
リヤ周波数信号を上記アナログ／デジタル変換器に印加
する停止／ムービ制御部と、上記１フレーム信号発生部
で１フレーム信号が出力するとき上記アナログ／デジタ
ル変換器の出力信号をRAM（raudom access memory）に
記憶させ上記１フレーム信号発生部で１フレーム信号が
出力されず、上記ムービ信号発生部でムービ制御信号を
出力しないとき上記RAMに記憶した信号を読み上記デジ
タル／アナログ変換器に印加するメモリ部とで構成され
る。
同期をとってデジタル信号に変換するアナログ／デジタ
ル変換器及び該アナログ／デジタル変換器の出力信号を
上記サブキヤリヤ周波数信号と同期をとってアナログ信
号に変換して出力するデジタル／アナログ変換器と、停
止スイッチの短絡によりパルス信号を出力する停止選択
部と、該停止選択部でパルス信号が出力した後垂直同期
信号と同期をとって１フレーム信号を発生する１フレー
ム信号発生部と、ムービ（Move）スイッチの短絡により
ムービ制御信号を継続出力し上記１フレーム信号発生部
の１フレーム信号によりそのムービ制御信号の出力を中
断するムービ信号発生部と、上記１フレーム信号発生部
で１フレーム信号が出力するとき又は上記ムービ信号発
生部でムービ制御信号が出力するときのみ上記サブキヤ
リヤ周波数信号を上記アナログ／デジタル変換器に印加
する停止／ムービ制御部と、上記１フレーム信号発生部
で１フレーム信号が出力するとき上記アナログ／デジタ
ル変換器の出力信号をRAM（raudom access memory）に
記憶させ上記１フレーム信号発生部で１フレーム信号が
出力されず、上記ムービ信号発生部でムービ制御信号を
出力しないとき上記RAMに記憶した信号を読み上記デジ
タル／アナログ変換器に印加するメモリ部とで構成され
る。
以下、本考案の実施例に対し、図面を用いて詳細に説
明する。第１図は本考案に係るビデオホーン用停止及び
動作画面選択制御回路図で、図面に示したように、抵抗
（R1）、停止スイッチ（SW3）及びコンデンサー（C1）
の接続点をインバーター（G1）を通して排他的ORゲート
（G2）及びANDゲート（G3）の入力端子に接続すると共
に、その接続点を抵抗（R2）及びコンデンサー（C2）で
構成された積分器（41）を通してその排他的ORゲート
（G2）の他方側端子に接続し、該排他的ORゲート（G2）
の出力端子をANDゲート（G3）の他方側端子に接続して
上記停止スイッチ（SW3）を短絡させることにより上記A
NDゲート（G3）で高電位のパルス信号が出力するように
停止選択部（４）が構成されている。
明する。第１図は本考案に係るビデオホーン用停止及び
動作画面選択制御回路図で、図面に示したように、抵抗
（R1）、停止スイッチ（SW3）及びコンデンサー（C1）
の接続点をインバーター（G1）を通して排他的ORゲート
（G2）及びANDゲート（G3）の入力端子に接続すると共
に、その接続点を抵抗（R2）及びコンデンサー（C2）で
構成された積分器（41）を通してその排他的ORゲート
（G2）の他方側端子に接続し、該排他的ORゲート（G2）
の出力端子をANDゲート（G3）の他方側端子に接続して
上記停止スイッチ（SW3）を短絡させることにより上記A
NDゲート（G3）で高電位のパルス信号が出力するように
停止選択部（４）が構成されている。
且つ、該停止選択部（４）の出力端子であるANDゲー
ト（G3）の出力端子をインバーター（G4）を通してフリ
ップフロップ（FF1）のプリセット端子（▲▼）に
接続し、垂直同期信号入力端子（VS）をフリップフロッ
プ（FF1），（FF2）のクロック端子及びANDゲート（G
5）の一方側端子に接続して上記フリップフロップ（FF
1）の出力端子（Q1）をフリップフロップ（FF2）の入力
端子（D2）に接続し、該フリップフロップ（FF2）の出
力端子（Q2）をANDゲート（G5）の他方側端子に接続し
て、上記停止選択部（４）で高電位のパルス信号が出力
した後垂直同期信号と同期をとって１フレームの高電位
信号を出力するように１フレーム信号発生部（５）が構
成されている。
ト（G3）の出力端子をインバーター（G4）を通してフリ
ップフロップ（FF1）のプリセット端子（▲▼）に
接続し、垂直同期信号入力端子（VS）をフリップフロッ
プ（FF1），（FF2）のクロック端子及びANDゲート（G
5）の一方側端子に接続して上記フリップフロップ（FF
1）の出力端子（Q1）をフリップフロップ（FF2）の入力
端子（D2）に接続し、該フリップフロップ（FF2）の出
力端子（Q2）をANDゲート（G5）の他方側端子に接続し
て、上記停止選択部（４）で高電位のパルス信号が出力
した後垂直同期信号と同期をとって１フレームの高電位
信号を出力するように１フレーム信号発生部（５）が構
成されている。
又、該１フレーム信号発生部（５）の出力端子である
ANDゲート（G5）の出力端子をインバーター（G6）を通
てフリップフロップ（FF3）のクロック端子（CK）に接
続し、抵抗（R3）、ムービスイッチ（SW4）及びコンデ
ンサー（C3）の接続点をフリップフロップ（FF3）のリ
セット端子（▲▼）に接続して上記ムービスイッチ
（SW4）が短絡するときムービ制御信号を出力し、上記
１フレーム信号発生部（５）で１フレームの高電位信号
が出力するときムービ制御信号の出力を中断するように
ムービ信号発生部（６）が構成されている。更に、該ム
ービ信号発生部（６）のフリップフロップ（FF3）の出
力端子（▲▼）及び上記１フレーム信号発生部
（５）の出力端子のANDゲート（G5）の出力端子をORゲ
ート（G10）を通してANDゲート（G8）の一方側端子に接
続し、該ANDゲート（G8）の他方側端子にはサブキャリ
ア周波数信号（fsc）が印加されるように接続させてそ
のANDゲート（G8）の出力端子を映像信号が入力するア
ナログ／デジタル変換器（１）に接続し、上記１フレー
ム信号発生部（５）で１フレームの高電位信号が出力す
るとき又は上記ムービ信号発生部（６）でムービ制御信
号が出力するときのみ上記サブキヤリヤ周波数信号（fs
c）がアナログ／デジタル変換器（１）に印加するよう
に停止／ムービ制御部（７）が構成されている。
ANDゲート（G5）の出力端子をインバーター（G6）を通
てフリップフロップ（FF3）のクロック端子（CK）に接
続し、抵抗（R3）、ムービスイッチ（SW4）及びコンデ
ンサー（C3）の接続点をフリップフロップ（FF3）のリ
セット端子（▲▼）に接続して上記ムービスイッチ
（SW4）が短絡するときムービ制御信号を出力し、上記
１フレーム信号発生部（５）で１フレームの高電位信号
が出力するときムービ制御信号の出力を中断するように
ムービ信号発生部（６）が構成されている。更に、該ム
ービ信号発生部（６）のフリップフロップ（FF3）の出
力端子（▲▼）及び上記１フレーム信号発生部
（５）の出力端子のANDゲート（G5）の出力端子をORゲ
ート（G10）を通してANDゲート（G8）の一方側端子に接
続し、該ANDゲート（G8）の他方側端子にはサブキャリ
ア周波数信号（fsc）が印加されるように接続させてそ
のANDゲート（G8）の出力端子を映像信号が入力するア
ナログ／デジタル変換器（１）に接続し、上記１フレー
ム信号発生部（５）で１フレームの高電位信号が出力す
るとき又は上記ムービ信号発生部（６）でムービ制御信
号が出力するときのみ上記サブキヤリヤ周波数信号（fs
c）がアナログ／デジタル変換器（１）に印加するよう
に停止／ムービ制御部（７）が構成されている。
そして、上記１フレーム信号発生部（５）の出力端子
をスイッチ（SW1）の制御端子及びORゲート（G11）の一
方側端子に接続すると共にインバーター（G7）を通って
RAM（31）のライトイネーブル端子（▲▼）に接続
し、上記１フレーム信号発生部（５）の出力端子に接続
したインバーター（G6）の出力端子及び上記ムービ信号
発生部（６）のフリップフロップ（FF3）の出力端子（Q
3）をANDゲート（G9）を通して上記ORゲート（G11）の
他方側端子及びスイッチ（SW2）の制御端子に接続し、
上記ORゲート（G11）の出力端子をRAM（31）のチップ選
択端子（CS）に接続し、上記各スイッチ（SW1），（SW
2）を上記アナログ／デジタル変換器（１）及びデジタ
ル／アナログ変換器（２）の接続点と上記RAM（31）と
の間に並列に接続して、上記１フレーム信号発生部
（５）で１フレームの高電位信号が出力するとき上記RA
M（31）がライト状態になって上記アナログ／デジタル
変換器（１）で出力する信号を記録し、上記１フレーム
信号発生部（５）で１フレームの高電位信号が出力され
ず上記ムービ信号発生部（６）でムービ制御信号が出力
しないとき上記RAM（31）がリード状態になってそれに
記録された信号が読まれ上記デジタル／アナログ変換器
（２）に出力されるようにメモリ部（３）が構成されて
いる。
をスイッチ（SW1）の制御端子及びORゲート（G11）の一
方側端子に接続すると共にインバーター（G7）を通って
RAM（31）のライトイネーブル端子（▲▼）に接続
し、上記１フレーム信号発生部（５）の出力端子に接続
したインバーター（G6）の出力端子及び上記ムービ信号
発生部（６）のフリップフロップ（FF3）の出力端子（Q
3）をANDゲート（G9）を通して上記ORゲート（G11）の
他方側端子及びスイッチ（SW2）の制御端子に接続し、
上記ORゲート（G11）の出力端子をRAM（31）のチップ選
択端子（CS）に接続し、上記各スイッチ（SW1），（SW
2）を上記アナログ／デジタル変換器（１）及びデジタ
ル／アナログ変換器（２）の接続点と上記RAM（31）と
の間に並列に接続して、上記１フレーム信号発生部
（５）で１フレームの高電位信号が出力するとき上記RA
M（31）がライト状態になって上記アナログ／デジタル
変換器（１）で出力する信号を記録し、上記１フレーム
信号発生部（５）で１フレームの高電位信号が出力され
ず上記ムービ信号発生部（６）でムービ制御信号が出力
しないとき上記RAM（31）がリード状態になってそれに
記録された信号が読まれ上記デジタル／アナログ変換器
（２）に出力されるようにメモリ部（３）が構成されて
いる。
このように構成された本考案に係るビデオホーン用停
止及び動作画面選択制御回路の作用を説明すると次のよ
うになる。電源端子（＋Ｂ）に電源が印加し、電源スイ
ッチ（SW3）を押すと、インバーター（G1）の入力端子
に第２図（Ａ）に示したように低電位信号が印加するの
でその出力端子には高電位信号が出力され、該高電位信
号は排他的ORゲート（G2）の一方側入力端子及びANDゲ
ート（G3）の一方側入力端子に印加すると共に積分器
（41）で抵抗（R2）及びコンデンサー（C2）により所定
時間遅延して排他的ORゲート（G2）の他方側入力端子に
印加される。
止及び動作画面選択制御回路の作用を説明すると次のよ
うになる。電源端子（＋Ｂ）に電源が印加し、電源スイ
ッチ（SW3）を押すと、インバーター（G1）の入力端子
に第２図（Ａ）に示したように低電位信号が印加するの
でその出力端子には高電位信号が出力され、該高電位信
号は排他的ORゲート（G2）の一方側入力端子及びANDゲ
ート（G3）の一方側入力端子に印加すると共に積分器
（41）で抵抗（R2）及びコンデンサー（C2）により所定
時間遅延して排他的ORゲート（G2）の他方側入力端子に
印加される。
よって、その所定時間遅延される間排他的ORゲート
（G2）で高電位信号が出力してANDゲート（G3）の他方
側入力端子に印加するので該ANDゲート（G3）で第２図
（Ｂ）に示したように高電位のパルス信号が出力され
る。該高電位のパルス信号はインバーター（G4）で低電
位のパルス信号に反転されフリップフロップ（FF1）の
プリセット端子（▲▼）に印加するので該フリップ
フロップ（FF1）はプリセットされ、その出力端子（Q
1）に第２図（Ｄ）に示したように高電位信号が出力し
てフリップフロップ（FF2）の入力端子（D2）に印加さ
れる。
（G2）で高電位信号が出力してANDゲート（G3）の他方
側入力端子に印加するので該ANDゲート（G3）で第２図
（Ｂ）に示したように高電位のパルス信号が出力され
る。該高電位のパルス信号はインバーター（G4）で低電
位のパルス信号に反転されフリップフロップ（FF1）の
プリセット端子（▲▼）に印加するので該フリップ
フロップ（FF1）はプリセットされ、その出力端子（Q
1）に第２図（Ｄ）に示したように高電位信号が出力し
てフリップフロップ（FF2）の入力端子（D2）に印加さ
れる。
従って、この場合、垂直同期信号入力端子（VS）に第
２図（Ｃ）に示したような垂直同期信号が入力すると、
該垂直同期信号が初めて入力するときフリップフロップ
（FF1）の出力端子（Q1）に第２図（Ｄ）に示したよう
に低電位信号が出力され、且つ、この場合、フリップフ
ロップ（FF2）の出力端子（Q2）には第２図（Ｅ）に示
したように高電位信号が出力してANDゲート（G5）の他
方側入力端子に印加されて、以後、再び垂直同期信号が
入力するとフリップフロップ（FF2）の出力端子（Q2）
に低電位信号が出力される。結局、ANDゲート（G5）に
おいては、第２図（Ｃ）及び（Ｅ）に示したように信号
のANDをとり、第２図（Ｆ）に示したように１フレーム
期間の間高電位信号を出力するようになる。このように
ANDゲート（G5）で出力した高電位信号はORゲート（G1
0）を通ってANDゲート（G8）の一方側入力端子に印加さ
れ、よって、サブキヤリヤ周波数信号（fsc）がそのAND
ゲート（G8）を通ってアナログ／デジタル変換器（１）
に印加される。
２図（Ｃ）に示したような垂直同期信号が入力すると、
該垂直同期信号が初めて入力するときフリップフロップ
（FF1）の出力端子（Q1）に第２図（Ｄ）に示したよう
に低電位信号が出力され、且つ、この場合、フリップフ
ロップ（FF2）の出力端子（Q2）には第２図（Ｅ）に示
したように高電位信号が出力してANDゲート（G5）の他
方側入力端子に印加されて、以後、再び垂直同期信号が
入力するとフリップフロップ（FF2）の出力端子（Q2）
に低電位信号が出力される。結局、ANDゲート（G5）に
おいては、第２図（Ｃ）及び（Ｅ）に示したように信号
のANDをとり、第２図（Ｆ）に示したように１フレーム
期間の間高電位信号を出力するようになる。このように
ANDゲート（G5）で出力した高電位信号はORゲート（G1
0）を通ってANDゲート（G8）の一方側入力端子に印加さ
れ、よって、サブキヤリヤ周波数信号（fsc）がそのAND
ゲート（G8）を通ってアナログ／デジタル変換器（１）
に印加される。
従ってこのとき、映像信号入力端子（Vi）に入力する
映像信号は、アナログ／デジタル変換器（１）で上記サ
ブキヤリヤ周波数信号（fsc）と同期をとってデジタル
信号に変換された後デジタル／アナログ変換器（２）で
サブキヤリヤ周波数信号（fsc）と再び同期をとってア
ナログ信号に変換されて映像信号出力端子（Vo）に出力
される。そして、この場合、上記１フレーム信号発生部
（Ｓ）のANDゲート（G5）で出力した高電位信号はスイ
ッチ（SW1）の制御端子に印加するので該スイッチ（SW
1）が短絡され、且つ、その高電位信号はORゲート（G1
1）を通ってRAM（31）のチップ選択端子（CS）に印加し
て該RAM（31）を選択すると共に、その高電位信号はイ
ンバーター（G7）で低電位信号に反転されRAM（31）の
ライトイネーブル端子（▲▼）に印加するのでその
RAM（31）はライト状態になる。よって、このとき、上
記のようにアナログ／デジタル変換器（１）で出力する
信号はスイッチ（SW1）を通ってRAM（31）に入力し記録
されるようになる。
映像信号は、アナログ／デジタル変換器（１）で上記サ
ブキヤリヤ周波数信号（fsc）と同期をとってデジタル
信号に変換された後デジタル／アナログ変換器（２）で
サブキヤリヤ周波数信号（fsc）と再び同期をとってア
ナログ信号に変換されて映像信号出力端子（Vo）に出力
される。そして、この場合、上記１フレーム信号発生部
（Ｓ）のANDゲート（G5）で出力した高電位信号はスイ
ッチ（SW1）の制御端子に印加するので該スイッチ（SW
1）が短絡され、且つ、その高電位信号はORゲート（G1
1）を通ってRAM（31）のチップ選択端子（CS）に印加し
て該RAM（31）を選択すると共に、その高電位信号はイ
ンバーター（G7）で低電位信号に反転されRAM（31）の
ライトイネーブル端子（▲▼）に印加するのでその
RAM（31）はライト状態になる。よって、このとき、上
記のようにアナログ／デジタル変換器（１）で出力する
信号はスイッチ（SW1）を通ってRAM（31）に入力し記録
されるようになる。
又、このとき、上記ANDゲート（G5）で出力する高電
位信号はインバーター（G6）で第２図（Ｇ）に示したよ
うに低電位信号に反転されフリップフロップ（FF3）の
クロック端子（CK）に印加するので、その出力端子（Q
3）には第２図（Ｈ）に示したように高電位信号が出力
され、その出力端子（▲▼）には低電位信号が出力
される。従って、以後、１フレーム期間になり１フレー
ム信号発生部（５）のANDゲート（G5）で第２図（Ｆ）
に示したように低電位信号が出力すると、ORゲート（G1
0）で低電位信号が出力するのでサブキヤリヤ周波数信
号（fsc）がANDゲート（G8）を通じなくなる。よって、
アナログ／デジタル変換器（１）はアナログ／デジタル
変換の動作を行わないようになる。
位信号はインバーター（G6）で第２図（Ｇ）に示したよ
うに低電位信号に反転されフリップフロップ（FF3）の
クロック端子（CK）に印加するので、その出力端子（Q
3）には第２図（Ｈ）に示したように高電位信号が出力
され、その出力端子（▲▼）には低電位信号が出力
される。従って、以後、１フレーム期間になり１フレー
ム信号発生部（５）のANDゲート（G5）で第２図（Ｆ）
に示したように低電位信号が出力すると、ORゲート（G1
0）で低電位信号が出力するのでサブキヤリヤ周波数信
号（fsc）がANDゲート（G8）を通じなくなる。よって、
アナログ／デジタル変換器（１）はアナログ／デジタル
変換の動作を行わないようになる。
且つ、この場合、上記ANDゲート（G5）で出力した低
電位信号は、スイッチ（SW1）の制御端子に印加するの
で該スイッチ（SW1）は開放状態となり、その低電位信
号はインバーター（G7）で高電位信号に反転してRAM（3
1）のライトイネーブル端子（▲▼）に印加され
る。又、この場合、上記ANDゲート（G5）で出力した低
電位信号はインバーター（G6）で第２図（Ｇ）に示した
ように高電位信号に反転してANDゲート（G9）の一方側
入力端子に印加され、このとき該ANDゲート（G9）の他
方側入力端子には上記のようにフリップフロップ（FF
3）の出力端子（Q3）から出力する高電位信号が印加し
ているのでそのANDゲート（G9）で高電位信号が出力さ
れ、該高電位信号はスイッチ（SW2）の制御端子に印加
するので該スイッチ（SW2）は短絡される。且つ、そのA
NDゲート（G9）で出力した高電位信号はORゲート（G1
1）を通ってRAM（31）のチップ選択端子（CS）に印加さ
れ、よって、該RAM（31）はリード状態となる。従っ
て、上記のように、そのRAM（31）に記憶したデジタル
信号が読まれスイッチ（SW2）を通ってデジタル／アナ
ログ変換器（２）でサブキヤリヤ周波数信号（fsc）と
同期をとってアナログ信号に変換されて映像信号出力端
子（Vo）に出力される。結局、このとき、１フレーム期
間の間RAM（31）に記憶された信号が映像信号出力端子
（Vo）に継続出力し停止画面を表示するようになる。
電位信号は、スイッチ（SW1）の制御端子に印加するの
で該スイッチ（SW1）は開放状態となり、その低電位信
号はインバーター（G7）で高電位信号に反転してRAM（3
1）のライトイネーブル端子（▲▼）に印加され
る。又、この場合、上記ANDゲート（G5）で出力した低
電位信号はインバーター（G6）で第２図（Ｇ）に示した
ように高電位信号に反転してANDゲート（G9）の一方側
入力端子に印加され、このとき該ANDゲート（G9）の他
方側入力端子には上記のようにフリップフロップ（FF
3）の出力端子（Q3）から出力する高電位信号が印加し
ているのでそのANDゲート（G9）で高電位信号が出力さ
れ、該高電位信号はスイッチ（SW2）の制御端子に印加
するので該スイッチ（SW2）は短絡される。且つ、そのA
NDゲート（G9）で出力した高電位信号はORゲート（G1
1）を通ってRAM（31）のチップ選択端子（CS）に印加さ
れ、よって、該RAM（31）はリード状態となる。従っ
て、上記のように、そのRAM（31）に記憶したデジタル
信号が読まれスイッチ（SW2）を通ってデジタル／アナ
ログ変換器（２）でサブキヤリヤ周波数信号（fsc）と
同期をとってアナログ信号に変換されて映像信号出力端
子（Vo）に出力される。結局、このとき、１フレーム期
間の間RAM（31）に記憶された信号が映像信号出力端子
（Vo）に継続出力し停止画面を表示するようになる。
一方、上記のような状態で、ムービスイッチ（SW4）
を短絡させると、フリップフロップ（FF3）のリセット
端子（▲▼）に第２図（Ｉ）に示したように低電位
信号が印加するので、そのフリップフロップ（FF3）は
リセットされムービ制御信号が出力される。即ち、この
とき、フリップフロップ（FF3）の出力端子（Q3）には
第２図（Ｈ）に示したように低電位信号が出力するので
ANDゲート（G9）で低電位信号が出力され、よって、RAM
（31）が選択されずスイッチ（SW2）は開放される。
を短絡させると、フリップフロップ（FF3）のリセット
端子（▲▼）に第２図（Ｉ）に示したように低電位
信号が印加するので、そのフリップフロップ（FF3）は
リセットされムービ制御信号が出力される。即ち、この
とき、フリップフロップ（FF3）の出力端子（Q3）には
第２図（Ｈ）に示したように低電位信号が出力するので
ANDゲート（G9）で低電位信号が出力され、よって、RAM
（31）が選択されずスイッチ（SW2）は開放される。
且つ、このとき、フリップフロップ（FF3）の出力端
子（▲▼）にはムービ制御信号の高電位信号が出力
し、該高電位信号はORゲート（G10）を通ってANDゲート
（G8）に印加するのでサブキヤリヤ周波数信号（fsc）
がそのANDゲート（G8）を通ってアナログ／デジタル変
換器（１）に継続印加される。従って、映像信号入力端
（Vi）に入力する映像信号がアナログ／デジタル変換器
（１）で上記サブキヤリヤ周波数信号（fsc）に同期を
合わせデジタル信号に変換された後デジタル／アナログ
変換器（２）でサブキヤリヤ周波数信号（fsc）と同期
をとってアナログ信号に再び変換して映像信号出力端子
（Vo）に継続出力され、よって、動作画面が表示される
ようになる。
子（▲▼）にはムービ制御信号の高電位信号が出力
し、該高電位信号はORゲート（G10）を通ってANDゲート
（G8）に印加するのでサブキヤリヤ周波数信号（fsc）
がそのANDゲート（G8）を通ってアナログ／デジタル変
換器（１）に継続印加される。従って、映像信号入力端
（Vi）に入力する映像信号がアナログ／デジタル変換器
（１）で上記サブキヤリヤ周波数信号（fsc）に同期を
合わせデジタル信号に変換された後デジタル／アナログ
変換器（２）でサブキヤリヤ周波数信号（fsc）と同期
をとってアナログ信号に再び変換して映像信号出力端子
（Vo）に継続出力され、よって、動作画面が表示される
ようになる。
以上、説明したように、本考案に係るビデオホーン用
停止及び動作画面選択制御回路において、ビデオホーン
の画面をスイッチの操作により停止画面又は動作画面に
表示し得るようになっているため、従来に比べ使用者に
より一層便宜を提供し得る効果がある。且つ、簡単な回
路により構成し得るため廉価な製品を提供し得る効果が
ある。
停止及び動作画面選択制御回路において、ビデオホーン
の画面をスイッチの操作により停止画面又は動作画面に
表示し得るようになっているため、従来に比べ使用者に
より一層便宜を提供し得る効果がある。且つ、簡単な回
路により構成し得るため廉価な製品を提供し得る効果が
ある。
第１図は本考案に係るビデオホーン用停止及び動作画面
選択制御回路図、及び 第２図は第１図に示した各部出力波形図である。 （符号の説明） 1;アナログ／デジタル変換器、2;デジタル／アナログ変
換器、3;メモリ部、4;停止選択部、5;1フレーム信号発
生部、6;ムービ信号発生部、7;停止／ムービ制御部、3
1;RAM、SW3;停止スイッチ、SW4;ムービスイッチ。
選択制御回路図、及び 第２図は第１図に示した各部出力波形図である。 （符号の説明） 1;アナログ／デジタル変換器、2;デジタル／アナログ変
換器、3;メモリ部、4;停止選択部、5;1フレーム信号発
生部、6;ムービ信号発生部、7;停止／ムービ制御部、3
1;RAM、SW3;停止スイッチ、SW4;ムービスイッチ。
Claims (1)
- 【請求項１】入力映像信号をサブキャリア周波数信号と
同期をとりデジタル信号に変換するアナログ／デジタル
変換器（１）及び前記アナログ／デジタル変換器（１）
の出力信号を前記サブキャリア周波数と同期をとりアナ
ログ信号に変換して出力するデジタル／アナログ変換器
（２）と、 停止画面を選択するための停止スイッチ（SW3）のオン
によりパルス信号を出力する停止選択部（４）と、 前記停止選択部（４）から出力されたパルス信号と、垂
直同期信号（VS）との同期をとり１フレーム信号を発生
する１フレーム信号発生部（５）と、 動画面を選択するためのムービスイッチ（SW4）のオン
によりムービ制御信号を継続出力し、前記１フレーム信
号発生部（５）の１フレーム信号によりそのムービ制御
信号の出力を中断するムービ信号発生部（６）と、 前記１フレーム信号発生部（５）で１フレーム信号が出
力されるとき又は前記ムービ信号発生部（６）でムービ
制御信号が出力されるときのみ前記サブキャリア信号を
前記アナログ／デジタル変換器（１）に印加する停止／
ムービ制御部（７）と、 前記１フレーム信号発生部（５）で１フレーム信号を出
力するとき、前記アナログ／デジタル変換器（１）の出
力信号をメモリ（31）に記憶させ、前記１フレーム信号
発生部（５）で１フレーム信号が出力されず、前記ムー
ビ信号発生部（６）でムービ制御信号を出力しないと
き、前記メモリ（31）に記憶した信号を読み出し前記デ
ジタル／アナログ変換器（２）に印加するメモリ部
（３）とを具備することを特徴とするビデオホーン用停
止及び動作画面選択制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR11264/1989 | 1989-07-31 | ||
| KR2019890011264U KR930008445Y1 (ko) | 1989-07-31 | 1989-07-31 | 비디오폰용 정지 및 동작 화면 선택 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0356270U JPH0356270U (ja) | 1991-05-30 |
| JP2558527Y2 true JP2558527Y2 (ja) | 1997-12-24 |
Family
ID=19288769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990080729U Expired - Lifetime JP2558527Y2 (ja) | 1989-07-31 | 1990-07-31 | ビデオホーン用停止及び動作画面選択制御回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5063440A (ja) |
| EP (1) | EP0411906B1 (ja) |
| JP (1) | JP2558527Y2 (ja) |
| KR (1) | KR930008445Y1 (ja) |
| DE (1) | DE69031526T2 (ja) |
| ES (1) | ES2108689T3 (ja) |
| RU (1) | RU2121234C1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283637A (en) * | 1990-08-20 | 1994-02-01 | Christine Holland Trustee/Goolcharan Trust | Telecommunication system for transmitting full motion video |
| US5587735A (en) * | 1991-07-24 | 1996-12-24 | Hitachi, Ltd. | Video telephone |
| EP0836323B1 (en) * | 1991-02-20 | 2004-01-14 | Hitachi, Ltd. | Television telephone |
| AU645914B2 (en) | 1991-07-15 | 1994-01-27 | Hitachi Limited | Picture codec and teleconference terminal equipment |
| AU645431B2 (en) * | 1991-07-15 | 1994-01-13 | Hitachi Limited | Teleconference terminal equipment |
| JPH0564185A (ja) * | 1991-08-29 | 1993-03-12 | Fujitsu Ltd | 多地点会議における２画面伝送表示方式 |
| JPH05111008A (ja) * | 1991-10-15 | 1993-04-30 | Sony Corp | 情報伝送装置及び情報受信装置 |
| US5357281A (en) * | 1991-11-07 | 1994-10-18 | Canon Kabushiki Kaisha | Image processing apparatus and terminal apparatus |
| US5751445A (en) * | 1991-11-11 | 1998-05-12 | Canon Kk | Image transmission system and terminal device |
| US5751722A (en) * | 1992-02-10 | 1998-05-12 | Canon Kabushiki Kaisha | Method of displaying a frozen image when transmission of image information is suspended in a multimedia system |
| US7624044B2 (en) | 1992-03-20 | 2009-11-24 | Stephen Wren | System for marketing goods and services utilizing computerized central and remote facilities |
| US5541640A (en) * | 1992-06-23 | 1996-07-30 | Larson; Craig R. | Videophone for simultaneous audio and video communication via a standard telephone line |
| DE4316168A1 (de) * | 1993-05-14 | 1994-11-17 | Sel Alcatel Ag | Bildanrufbeantworter |
| US5493329A (en) * | 1993-10-01 | 1996-02-20 | Toko Kabushiki Kaisha | Picture transmission system |
| CN1074220C (zh) * | 1994-01-31 | 2001-10-31 | 古卡伦信托 | 传送全活动图像的电信系统 |
| EP1890483A3 (en) * | 1996-07-23 | 2011-07-06 | Canon Kabushiki Kaisha | Camera control apparatus and method |
| JP3202606B2 (ja) * | 1996-07-23 | 2001-08-27 | キヤノン株式会社 | 撮像サーバ及びその方法及び媒体 |
| JP3862321B2 (ja) * | 1996-07-23 | 2006-12-27 | キヤノン株式会社 | サーバ及びその制御方法 |
| WO1998009436A1 (en) | 1996-08-30 | 1998-03-05 | Sony Corporation | Device, method, and medium for recording still picture and animation |
| KR20040070559A (ko) * | 2003-02-04 | 2004-08-11 | 엘지전자 주식회사 | 복구 기능을 갖는 디스플레이 장치 및 그 방법 |
| US20090079744A1 (en) * | 2007-09-21 | 2009-03-26 | Microsoft Corporation | Animating objects using a declarative animation scheme |
| CN104243787B (zh) | 2013-06-06 | 2017-09-05 | 华为技术有限公司 | 拍照方法、照片管理方法及设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4009330A (en) * | 1976-04-05 | 1977-02-22 | Bell Telephone Laboratories, Incorporated | Circuit for selecting frames indicative of still pictures |
| JPS60200692A (ja) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | 画像会議通信システム |
| JPS61159883A (ja) * | 1985-01-08 | 1986-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 狭帯域音声動画像送受信装置 |
| JP2650186B2 (ja) * | 1985-06-26 | 1997-09-03 | 三菱電機株式会社 | 静止画映像信号処理装置 |
| JPS62264781A (ja) * | 1986-05-12 | 1987-11-17 | Hitachi Ltd | 静止画記憶回路 |
| JPS63254875A (ja) * | 1987-04-10 | 1988-10-21 | Sony Corp | 画像モニタ−装置 |
| GB2211048A (en) * | 1987-06-26 | 1989-06-21 | Sony Corp | Video telephones |
| US4888795A (en) * | 1987-06-30 | 1989-12-19 | Nec Corporation | Videotelephone apparatus for transmitting high and low resolution video signals over telephone exchange lines |
| CA1318381C (en) * | 1988-04-15 | 1993-05-25 | Jun'ichi Ohki | Dual-mode teleconferencing system |
-
1989
- 1989-07-31 KR KR2019890011264U patent/KR930008445Y1/ko not_active IP Right Cessation
-
1990
- 1990-07-30 US US07/559,165 patent/US5063440A/en not_active Expired - Lifetime
- 1990-07-31 RU SU4830841A patent/RU2121234C1/ru active
- 1990-07-31 ES ES90308420T patent/ES2108689T3/es not_active Expired - Lifetime
- 1990-07-31 EP EP90308420A patent/EP0411906B1/en not_active Expired - Lifetime
- 1990-07-31 JP JP1990080729U patent/JP2558527Y2/ja not_active Expired - Lifetime
- 1990-07-31 DE DE69031526T patent/DE69031526T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008445Y1 (ko) | 1993-12-22 |
| EP0411906A3 (en) | 1992-05-27 |
| RU2121234C1 (ru) | 1998-10-27 |
| ES2108689T3 (es) | 1998-01-01 |
| DE69031526D1 (de) | 1997-11-06 |
| KR910003664U (ko) | 1991-02-27 |
| US5063440A (en) | 1991-11-05 |
| JPH0356270U (ja) | 1991-05-30 |
| EP0411906A2 (en) | 1991-02-06 |
| EP0411906B1 (en) | 1997-10-01 |
| DE69031526T2 (de) | 1998-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558527Y2 (ja) | ビデオホーン用停止及び動作画面選択制御回路 | |
| JP3222621B2 (ja) | 画像信号入出力装置 | |
| JP2501952B2 (ja) | テレビジョン受像機の画面停止回路 | |
| JPH0743755Y2 (ja) | テレテキスト受信システムのマルチページディスプレイ装置 | |
| JPH0630369A (ja) | 遅延画像データ出力ビデオカメラ | |
| JP2579369B2 (ja) | オートフォーカス回路の自動／手動切換スイッチ回路 | |
| KR930004490Y1 (ko) | 모니터에 있어서의 동적화상과 정지화상의 전화회로 | |
| JPS60261265A (ja) | 映像信号記録装置 | |
| JP2537250B2 (ja) | 情報信号処理装置 | |
| JPH0641416Y2 (ja) | オ−トダイアラ装置 | |
| KR970017354A (ko) | 브이씨알의 저속 재생장치 | |
| JPH02113478U (ja) | ||
| KR930023979A (ko) | Vtr의 동시 디스플레이장치 | |
| JPS611978U (ja) | タイミング信号発生回路 | |
| JPS6393281A (ja) | マルチストロボ再生回路 | |
| JPS6289695U (ja) | ||
| JPH0165556U (ja) | ||
| JPH0211586U (ja) | ||
| JPS6372272A (ja) | フエ−ドアウト効果装置 | |
| JPS63237686A (ja) | デジタル画像記憶装置 | |
| JPH07334134A (ja) | 画面切替回路 | |
| JPH0294980A (ja) | 映像信号処理回路 | |
| JPS58131045U (ja) | カメラの表示回路 | |
| JP2001313896A (ja) | 画像再生装置 | |
| JPH07245766A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |