JP2557066B2 - 優先度制御回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば電子計算機の内部で発生する各種の
処理要求信号の処理優先度を決定する優先度制御回路に
関する。

（従来の技術） 例えば、電子計算機内のある所定の処理を行う回路系
においては、一つの処理要求信号が供給されると、その
回路系は該信号による要求を満たすための処理を行うこ
とがある。この場合、その回路系は、上記一つの処理要
求信号により占有された状態となり、他との同様な処理
要求信号が供給可能な状態となったとしても受付けしな
いようになっている。これでは、不都合なことがある。

例えば、システム全体に大きな影響を及ぼす処理要求
信号が供給可能な状態となったときに、それ以前に供給
されたシステム全体に大きな影響を及ぼすことのないよ
うな通常の処理要求信号により当該回路系が占有されて
いると、前述のシステム全体に大きな影響を及ぼす処理
要求信号は待機状態となってしまい、適切な処理がなさ
れずに、最悪の場合は、実際にシステム全体に大きな影
響を及ぼす事故を引起こすことがあり、極めて好ましく
ない。

上述のようなことを未然に防止するために、この種の
システムでは、優先度制御回路を当該回路系の信号入力
段に設け、各種の処理要求信号の処理優先度を決定して
信号取込みの制御を行うようにしている。

（発明が解決しようとする問題点） 上述した従来の優先度制御回路にあっては、予め優先
度を固定して決定しているので、連続して高優先度の処
理要求信号が複数同時に供給可能な状態となってしまう
と、低優先度の処理要求信号はいつまでも待機状態とな
ってしまい、システムの運用上、問題であった。

そこで本発明の目的は、優先度を適宜に変更すること
が可能な優先度制御回路を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明は上記問題点を解決し且つ目的を達成するため
に次のような手段を講じたことを特徴としている。すな
わち、本発明は、外部から処理要求信号が与えられたと
き所定の処理を行なう回路系の信号入力段に設けられ、
第１の処理要求信号及び第２の処理要求信号が同時に発
生したときその要求内容の優先度に基づいて前記第１の
処理要求信号及び前記第２の処理要求信号の優先度制御
を行って前記回路系に対して順次供給する優先度制御回
路において、外部より供給される優先度変化指令信号に
よりロード、カウントスタート、カウントホールドが制
御可能なカウント手段と、前記第１の処理要求信号及び
前記第２の処理要求信号を入力して前記カウント手段の
カウント出力により該入力の開閉を行なうゲート手段と
を具備し、前記ゲート手段は、前記カウント手段に接続
され、前記カウント手段のカウント出力を反転して出力
する第１のインバータ回路と、前記第１の処理要求信号
を反転して出力する第３のインバータ回路と、前記第２
の処理要求信号を反転して出力する第３のインバータ回
路と、前記カウント手段に接続され、前記カウント手段
のカウント出力と前記第１の処理要求信号とが入力さ
れ、前記カウント出力と前記第１の処理要求信号との論
理積条件が満たされたときに第１の出力信号を出力する
第１のアンド回路と、前記第１のインバータ回路と前記
第３のインバータ回路とに接続され、前記第１の処理要
求信号と前記第１のインバータ回路からの反転出力と前
記第３のインバータ回路からの第２の処理要求信号の反
転出力信号とが入力され、前記カウント出力の反転出力
と前記第１の処理要求信号と前記第２の処理要求信号の
反転出力信号との論理積条件が満たされたときに第２の
出力信号を出力する第２のアンプ回路と、前記カウント
手段と前記第２のインバータ回路とに接続され、前記カ
ウント手段のカウント出力と前記第１の処理要求信号の
反転出力信号と前記第２の処理要求信号とが入力され、
前記カウント手段のカウント出力と前記第２のインバー
タ回路からの第１の処理要求信号の反転出力信号と前記
第２の処理要求信号との論理積条件が満たされたときに
第３の出力信号を出力する第３のアンド回路と、前記第
１のインバータ回路に接続され、前記第１のインバータ
回路からのカウント出力の反転出力と前記第２の処理要
求信号とが入力され、前記カウント出力の反転出力と前
記第２の処理要求信号との論理積条件が満たされたとき
に第４の出力信号を出力する第４のアンド回路と、前記
第１のアンド回路と前記第２のアンド回路とに接続さ
れ、前記第１の出力信号と前記第２の出力信号との論理
和条件が満たされたときに前記第１の処理要求信号を出
力する第１のオア回路と、前記第３のアンド回路と前記
第４のアンド回路とに接続され、前記第３の出力信号と
前記第４の出力信号との論理和条件が満たされたときに
前記第２の処理要求信号を出力する第２のオア回路とを
具備した構成としている。

（作用） このような構成によれば、カウント手段は、外部より
供給される優先度変化指令信号によりロード、カウント
スタート、カウントホールド状態とすることができ、こ
のカウント手段のカウント値によりゲート手段を開閉す
ることができるので、第１の処理要求信号及び第２の処
理要求信号が同時に発生したときであっても、その要求
内容の優先度を優先度変化指令信号により優先度制御を
行うことが可能になる。

（実施例） 以下本発明にかかる優先度制御回路の一実施例を、２
つの処理要求信号A,Bに対する優先度制御を行なうこと
ができる第１図に示す構成例にて説明する。

第１図において、カウンタ回路１は、図示しないソフ
トウェアの下で制御される優先度変化指令信号により端
子Ｃに入力されるクロック信号を任意の値（カウント
値）にロード、カウントスタート、カウントホールドと
することができる４ビットカウンタである。

インバータ回路2aは、カウンタ回路１の出力を反転
し、この反転出力を後述するアンド回路3b,3dに与える
ようになっている。

インバータ回路2bは、処理要求信号Ａを反転し、この
反転出力を後述するアンド回路3cに与えるようになって
いる。

インバータ回路2cは、処理要求信号Ｂを反転し、この
反転出力を後述するアンド回路3bに与えるようになって
いる。

アンド回路3aは、カウンタ回路１の出力と処理要求信
号Ａとを入力し、これらが論理積条件を満たしたとき出
力を出すようになっている。

アンド回路3bは、カウンタ回路１の反転出力と処理要
求信号Ａと処理要求信号Ｂの反転出力とを入力し、これ
らが論理積条件を満たしたとき出力を出すようになって
いる。

アンド回路3cは、カウンタ回路１の出力と処理要求信
号Ａの反転出力と処理要求信号Ｂとを入力し、これらが
論理積条件を満たしたとき出力を出すようになってい
る。

アンド回路3dは、カウンタ回路１の反転出力と処理要
求信号Ｂとを入力し、これらが論理積条件を満たしたと
き出力を出すようになっている。

オア回路4aは、アンド回路3aの出力とアンド回路3bの
出力とを入力し、これらが論理和条件を満たしたとき、
優先制御出力を出すようになっている。

オア回路4bは、アンド回路3cの出力とアンド回路3dの
出力とを入力し、これらが論理和条件を満たしたとき、
優先制御出力を出すようになっている。

次に上記の如く構成された本実施例の作用について説
明する。すなわち、先ず、図示しないソフトウェアの操
作によりカウンタ回路１に“0"をロードし、その後にカ
ウント動作の開始を指示する。これによりカウンタ回路
１は“0"〜“F"を連続的にカウント動作する４ビットカ
ウンタとなる。

ここで、カウント値が“0"〜“7"の間は2³目ビットの
出力が偽であるためアンド回路3a,3cの論理積条件が成
立しないが、アンド回路3b,3dの論理積条件が成立する
ため、この時に処理要求信号の入力A,Bが同時に入った
ならば、出力としては処理要求信号Ｂが現れる。

また、カウント値が“8"〜“F"の間は2³目ビットの出
力が真であるためアンド回路3a,3cの論理積条件が成立
し、アンド回路3b,3dの論理積条件が成立しないため、
この時に処理要求信号の入力A,Bが同時に入ったなら
ば、出力としては処理要求信号Ａが現れる。

次にソフトウェア操作によりカウンタ回路１に“0"〜
“7"のいずれかの値をロードし、カウントのホールドを
指示しておくと、常に処理要求信号Ｂに対する優先度を
高くすることができるようになり、また、カウンタ回路
１に“8"〜“F"のいずれかの値をロードし、カウントの
ホールドを指示しておくと、常に処理要求信号Ａに対す
る優先度を高くすることができるようになる。

一方、カウンタ回路１を“0"〜“B"までの値をカウン
トするカウンタとして設定すれば、カウント値が“0"〜
“7"までは処理要求信号Ｂに対する優先度を高くするこ
とができるようになり、また、カウント値が“8"〜“B"
までは処理要求信号Ａに対する優先度を高くすることが
できるようになる。このことは、ある一定時間内で処理
要求信号Ｂに対する優先度が高くなる比率が処理要求信
号Ａに対する優先度が高くなる比率に対して２倍になる
ことを示しており、優先度の高低の他に優先度の比率を
も制御できるものである。

以上のように本実施例によれば、カウンタ回路１を用
い、そのカウント値により優先度を制御するように構成
したので、ソフトウェア操作によりカウンタの動作を指
示することにより、容易に優先度制御を行うことができ
るものである。また、ある一定の処理要求を常に高くす
るだけでなく、比率的に一つのものの処理要求を高くす
ることができるので、本来は処理要求の低いものであっ
てもある一定の比率の下に処理できるようになり、低い
処理要求のものが処理されない、という不具合を防止す
ることが可能になる。

以上の例は、電子計算機内部で発生する各種処理要求
に対する処理優先度処理に関して述べたものであるが、
通信回線制御の内、一つの回線を複数の装置で使用する
ような場合の回線取得制御にも適用できるものである。

この他本発明の要旨を逸脱しない範囲で種々変形して
実施することができるものである。

［発明の効果］ 以上のように本発明では、外部より供給される優先度
変化指令信号によりロード、カウントスタート、カウン
トホールドが制御可能なカウント手段と、前記第１の処
理要求信号及び第２の処理要求信号を入力して前記カウ
ント手段のカウント出力により該入力の開閉を行なうゲ
ート手段とを具備し、前記ゲート手段は、前記カウント
手段に接続され、前記カウント手段のカウント出力を反
転して出力する第１のインバータ回路と、前記第１の処
理要求信号を反転して出力する第２のインバータ回路
と、前記第２の処理要求信号を反転して出力する第３の
インバータ回路と、前記カウント手段に接続され、前記
カウント手段のカウント出力と前記第１の処理要求信号
とが入力され、前記カウント出力と前記第１の処理要求
信号との論理積条件が満たされたときに第１の出力信号
を出力する第１のアンド回路と、前記第１のインバータ
回路と前記第３のインバータ回路とに接続され、前記第
１の処理要求信号と前記第１のインバータ回路からの反
転出力と前記第３のインバータ回路からの第２の処理要
求信号の反転出力信号とが入力され、前記カウント出力
の反転出力と前記第１の処理要求信号と前記第２の処理
要求信号の反転出力信号との論理積条件が満たされたと
きに第２の出力信号を出力する第２のアンプ回路と、前
記カウント手段と前記第２のインバータ回路とに接続さ
れ、前記カウント手段のカウント出力と前記第１の処理
要求信号の反転出力信号と前記第２の処理要求信号とが
入力され、前記カウント手段のカウント出力と前記第２
のインバータ回路からの第１の処理要求信号の反転出力
信号と前記第２の処理要求信号との論理積条件が満たさ
れたときに第３の出力信号を出力する第３のアンド回路
と、前記第１のインバータ回路に接続され、前記第１の
インバータ回路からのカウント出力の反転出力と前記第
２の処理要求信号とが入力され、前記カウント出力の反
転出力と前記第２の処理要求信号との論理積条件が満た
されたときに第４の出力信号を出力する第４のアンド回
路と、前記第１のアンド回路と前記第２のアンド回路と
に接続され、前記第１の出力信号と前記第２の出力信号
との論理和条件が満たされたときに前記第１の処理要求
信号を出力する第１のオア回路と、前記第３のアンド回
路と前記第４のアンド回路とに接続され、前記第３の出
力信号と前記第４の出力信号との論理和条件が満たされ
たときに前記第２の処理要求信号を出力する第２のオア
回路とを具備したので、カウント手段は、外部より供給
される優先度変化指令信号によりロード、カウントスタ
ート、カウントホールド状態とすることができ、このカ
ウント手段のカウント値によりゲート手段を開閉するこ
とができるので、複数の処理要求信号が同時に発生した
ときであっても、その要求内容の優先度を優先度変化指
令信号により優先度制御を行うことが可能になる。

よって、本発明によれば、優先度を適宜に変更するこ
とが可能な優先度制御回路を提供することができる。

【図面の簡単な説明】

第１図は本発明にかかる優先度制御回路の一実施例の構
成を示す回路図である。 １……カウンタ回路、2a,2b,2c……インバータ回路、3
a,3b,3c,3d……アンド回路、4a,4b……オア回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】外部から処理要求信号が与えられたとき所
   定の処理を行なう回路系の信号入力段に設けられ、第１
   の処理要求信号及び第２の処理要求信号が同時に発生し
   たときその要求内容の優先度に基づいて前記第１の処理
   要求信号及び前記第２の処理要求信号の優先度制御を行
   って前記回路系に対して順次供給する優先度制御回路に
   おいて、 外部より供給される優先度変化指令信号によりロード、
   カウントスタート、カウントホールドが制御可能なカウ
   ント手段と、 前記第１の処理要求信号及び前記第２の処理要求信号を
   入力して前記カウント手段のカウント出力により該入力
   の開閉を行なうゲート手段とを具備し、 前記ゲート手段は、 前記カウント手段に接続され、前記カウント手段のカウ
   ント出力を反転して出力する第１のインバータ回路と、 前記第１の処理要求信号を反転して出力する第２のイン
   バータ回路と、 前記第２の処理要求信号を反転して出力する第３のイン
   バータ回路と、 前記カウント手段に接続され、前記カウント手段のカウ
   ント出力と前記第１の処理要求信号とが入力され、前記
   カウント出力と前記第１の処理要求信号との論理積条件
   が満たされたときに第１の出力信号を出力する第１のア
   ンド回路と、 前記第１のインバータ回路と前記第３のインバータ回路
   とに接続され、前記第１の処理要求信号と前記第１のイ
   ンバータ回路からの反転出力と前記第３のインバータ回
   路からの第２の処理要求信号の反転出力信号とが入力さ
   れ、前記カウント出力の反転出力と前記第１の処理要求
   信号と前記第２の処理要求信号の反転出力信号との論理
   積条件が満たされたときに第２の出力信号を出力する第
   ２のアンプ回路と、 前記カウント手段と前記第２のインバータ回路とに接続
   され、前記カウント手段のカウント出力と前記第１の処
   理要求信号の反転出力信号と前記第２の処理要求信号と
   が入力され、前記カウント手段のカウント出力と前記第
   ２のインバータ回路からの第１の処理要求信号の反転出
   力信号と前記第２の処理要求信号との論理積条件が満た
   されたときに第３の出力信号を出力する第３のアンド回
   路と、 前記第１のインバータ回路に接続され、前記第１のイン
   バータ回路からのカウント出力の反転出力と前記第２の
   処理要求信号とが入力され、前記カウント出力の反転出
   力と前記第２の処理要求信号との論理積条件が満たされ
   たときに第４の出力信号を出力する第４のアンド回路
   と、 前記第１のアンド回路と前記第２のアンド回路とに接続
   され、前記第１の出力信号と前記第２の出力信号との論
   理和条件が満たされたときに前記第１の処理要求信号を
   出力する第１のオア回路と、 前記第３のアンド回路と前記第４のアンド回路とに接続
   され、前記第３の出力信号と前記第４の出力信号との論
   理和条件が満たされたときに前記第２の処理要求信号を
   出力する第２のオア回路とを具備したことを特徴とする
   優先度制御回路。