JP2554337B2 - パイロット試験回路 - Google Patents
パイロット試験回路Info
- Publication number
- JP2554337B2 JP2554337B2 JP62188822A JP18882287A JP2554337B2 JP 2554337 B2 JP2554337 B2 JP 2554337B2 JP 62188822 A JP62188822 A JP 62188822A JP 18882287 A JP18882287 A JP 18882287A JP 2554337 B2 JP2554337 B2 JP 2554337B2
- Authority
- JP
- Japan
- Prior art keywords
- pilot
- highway
- frame
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は時分割交換機のパイロット試験回路に関する
ものである。
ものである。
(従来の技術) 従来のこのような分野の技術としては、日本電信電話
公社編「ディジタル交換機〔II〕ハードウェアの基礎」
((財)電気通信共済会、昭和59年10月1日発行、P29
〜30)に開示されたものがある。以下、これに沿って説
明する。
公社編「ディジタル交換機〔II〕ハードウェアの基礎」
((財)電気通信共済会、昭和59年10月1日発行、P29
〜30)に開示されたものがある。以下、これに沿って説
明する。
第2図は従来の時分割交換機のパイロット試験回路を
示すもので、図中、1−1,1−2,……1−nは入ハイウ
ェイ、2−1,2−2,……2−nは出ハイウェイ、3は時
分割通話路、4−1,4−2,……4−nはパイロット(信
号)発生回路、5−1,5−2,……5−nはパイロット
(信号)検出回路、6−1,6−2,……6−nはインサー
タ、7−1,7−2,……7−nは信号線である。
示すもので、図中、1−1,1−2,……1−nは入ハイウ
ェイ、2−1,2−2,……2−nは出ハイウェイ、3は時
分割通話路、4−1,4−2,……4−nはパイロット(信
号)発生回路、5−1,5−2,……5−nはパイロット
(信号)検出回路、6−1,6−2,……6−nはインサー
タ、7−1,7−2,……7−nは信号線である。
パイロット発生回路4−1で作成されたパイロット
(試験)信号はインサータ6−1で入ハイウェイ1−1
のパイロットチャネルに挿入され、時分割通話路3を経
由して出ハイウェイ2−1のパイロットチャネルに出力
される。一方、パイロット検出回路5−1では前記出ハ
イウェイ2−1のパイロットチャネルのパイロット信号
と、パイロット発生回路41から時分割通話路3を経由せ
ず、信号線7−1を介して直接、伝送されてきた比較用
のパイロット信号との照合を行ない、不一致であればエ
ラー信号を出力する。また、入ハイウェイ1−2〜1−
nと出ハイウェイ2−2〜2−nとの間でも前記同様の
試験が行なわれ、これにより時分割通話路3における障
害の検出を行なう如くなっている。
(試験)信号はインサータ6−1で入ハイウェイ1−1
のパイロットチャネルに挿入され、時分割通話路3を経
由して出ハイウェイ2−1のパイロットチャネルに出力
される。一方、パイロット検出回路5−1では前記出ハ
イウェイ2−1のパイロットチャネルのパイロット信号
と、パイロット発生回路41から時分割通話路3を経由せ
ず、信号線7−1を介して直接、伝送されてきた比較用
のパイロット信号との照合を行ない、不一致であればエ
ラー信号を出力する。また、入ハイウェイ1−2〜1−
nと出ハイウェイ2−2〜2−nとの間でも前記同様の
試験が行なわれ、これにより時分割通話路3における障
害の検出を行なう如くなっている。
第3図は前記パイロット発生回路及びパイロット検出
回路、例えば4−1及び5−1の具体的な構成を示すも
のである。タイミング回路8は1フレーム(8kHz=125
μsec)毎に交互に“1"及び“0"を繰返すパターン信号
をパイロット発生回路4−1の排他的論理和ゲート9の
一方の入力に供給している。また、排他的論理和ゲート
9の他方の入力にはクロック(4MHz)が供給されてい
る。従って、排他的論理和ゲート9の出力には1フレー
ム毎に“01010101"=“55"及び“10101010"=“AA"のデ
ータが交互に発生し、入ハイウェイ1−1のパイロット
チャネルにインサータ6−1を介して挿入される。前記
パターン信号はさらに排他的論理和ゲート10の一方の入
力に接続されており、また、該排他的論理和ゲート10の
他方の入力にはクロック(4MHz)が位相調整用のフリッ
プフロップ(F/F)11を経由して供給されているため、
その出力には排他的論理和ゲート9からの出力と同様に
1フレーム毎に“01010101"=“55"及び“10101010"=
“AA"のデータが交互に発生しており、これは信号線7
−1を介してパイロット検出回路5−1の排他的論理和
ゲート12の一方の入力に送出されている。
回路、例えば4−1及び5−1の具体的な構成を示すも
のである。タイミング回路8は1フレーム(8kHz=125
μsec)毎に交互に“1"及び“0"を繰返すパターン信号
をパイロット発生回路4−1の排他的論理和ゲート9の
一方の入力に供給している。また、排他的論理和ゲート
9の他方の入力にはクロック(4MHz)が供給されてい
る。従って、排他的論理和ゲート9の出力には1フレー
ム毎に“01010101"=“55"及び“10101010"=“AA"のデ
ータが交互に発生し、入ハイウェイ1−1のパイロット
チャネルにインサータ6−1を介して挿入される。前記
パターン信号はさらに排他的論理和ゲート10の一方の入
力に接続されており、また、該排他的論理和ゲート10の
他方の入力にはクロック(4MHz)が位相調整用のフリッ
プフロップ(F/F)11を経由して供給されているため、
その出力には排他的論理和ゲート9からの出力と同様に
1フレーム毎に“01010101"=“55"及び“10101010"=
“AA"のデータが交互に発生しており、これは信号線7
−1を介してパイロット検出回路5−1の排他的論理和
ゲート12の一方の入力に送出されている。
インサータ6−1により入ハイウェイ1−1のパイロ
ットチャネルに挿入されたパイロット信号は時分割通話
路3を経由して出ハイウェイ2−1のパイロットチャネ
ルに交換され、パイロット検出回路5−1の排他的論理
和ゲート12の他方の入力に引込まれる。該排他的論理和
ゲート12では排他的論理和ゲート10からのデータと時分
割通話路3を経由してきたパイロット信号とが比較さ
れ、その結果、不一致であればエラー信号が出力され
る。また、排他的論理和ゲート12の出力はさらにアンド
ゲート13の一方の入力に送出されており、該アンドゲー
トの他方の入力に供給されるテストタイミングに基づい
て、排他的論理和ゲート12の比較結果をパイロットチャ
ネルの時にのみ有効とする。
ットチャネルに挿入されたパイロット信号は時分割通話
路3を経由して出ハイウェイ2−1のパイロットチャネ
ルに交換され、パイロット検出回路5−1の排他的論理
和ゲート12の他方の入力に引込まれる。該排他的論理和
ゲート12では排他的論理和ゲート10からのデータと時分
割通話路3を経由してきたパイロット信号とが比較さ
れ、その結果、不一致であればエラー信号が出力され
る。また、排他的論理和ゲート12の出力はさらにアンド
ゲート13の一方の入力に送出されており、該アンドゲー
トの他方の入力に供給されるテストタイミングに基づい
て、排他的論理和ゲート12の比較結果をパイロットチャ
ネルの時にのみ有効とする。
(発明が解決しようとする問題点) しかしながら、前述したパイロット試験回路では、1
フレーム毎にデータ“55"及び“AA"が交互に繰返される
パイロット信号を、試験の際に接続されるべき各入ハイ
ウェイ及び出ハイウェイ、即ち入ハイウェイ1−1及び
出ハイウェイ2−1,入ハイウェイ1−2及び出ハイウェ
イ2−2,……入ハイウェイ1−n及び出ハイウェイ2−
nの間において、全て同一パターンで供給しているた
め、試験の際に接続すべきでない入ハイウェイと出ハイ
ウェイとを接続するという障害が時分割通話路に発生し
ても、データ中のビットに誤りが発生しない限り、該障
害の発生を検出できないという問題点があった。
フレーム毎にデータ“55"及び“AA"が交互に繰返される
パイロット信号を、試験の際に接続されるべき各入ハイ
ウェイ及び出ハイウェイ、即ち入ハイウェイ1−1及び
出ハイウェイ2−1,入ハイウェイ1−2及び出ハイウェ
イ2−2,……入ハイウェイ1−n及び出ハイウェイ2−
nの間において、全て同一パターンで供給しているた
め、試験の際に接続すべきでない入ハイウェイと出ハイ
ウェイとを接続するという障害が時分割通話路に発生し
ても、データ中のビットに誤りが発生しない限り、該障
害の発生を検出できないという問題点があった。
本発明は前記問題点を除去し、入ハイウェイと出ハイ
ウェイとの間の接続に関する障害を検出し得るパイロッ
ト試験回路を提供することを目的とする。
ウェイとの間の接続に関する障害を検出し得るパイロッ
ト試験回路を提供することを目的とする。
(問題点を解決するための手段) 本発明では前記問題点を解決するため、入ハイウェイ
及び出ハイウェイをそれぞれn本備えた時分割通話路の
同一ハイウェイ番号の入ハイウェイ及び出ハイウェイ毎
に設けられ、該入ハイウェイのパイロットチャネルに挿
入され時分割通話路を介して同一ハイウェイ番号の出ハ
イウェイのパイロットチャネルに出力されたパイロット
信号と、時分割通話路を経由しない比較用パイロット信
号とを照合して、時分割通話路の試験を行なうパイロッ
ト試験回路において、nマルチフレーム構成を有し且つ
該フレームが1フレームずつずれたn個のマルチフレー
ムパターンを並列的に発生するマルチフレームパターン
発生部と、前記n個のマルチフレームパターンよりハイ
ウェイ番号によって指定された該ハイウェイ番号毎に異
なる一のマルチフレームパターンを選択する選択部と、
前記選択された一のマルチフレームパターンに基づいて
パイロット信号を発生するパイロット発生部と、前記n
個のマルチフレームパターンよりハイウェイ番号によっ
て指定された該ハイウェイ番号毎に異なり且つ前記パイ
ロット信号に対して時分割通話路による遅延時間に対応
したフレーム分だけ遅れた一のマルチフレームパターン
を選択し、該選択した一のマルチフレームパターンに基
づいて比較用パイロット信号を発生する比較用パイロッ
ト発生部とを備え、n個のマルチフレームパターンを前
記マルチフレームパターン発生部より前記選択部及び比
較用パイロット発生部に供給するようになした。
及び出ハイウェイをそれぞれn本備えた時分割通話路の
同一ハイウェイ番号の入ハイウェイ及び出ハイウェイ毎
に設けられ、該入ハイウェイのパイロットチャネルに挿
入され時分割通話路を介して同一ハイウェイ番号の出ハ
イウェイのパイロットチャネルに出力されたパイロット
信号と、時分割通話路を経由しない比較用パイロット信
号とを照合して、時分割通話路の試験を行なうパイロッ
ト試験回路において、nマルチフレーム構成を有し且つ
該フレームが1フレームずつずれたn個のマルチフレー
ムパターンを並列的に発生するマルチフレームパターン
発生部と、前記n個のマルチフレームパターンよりハイ
ウェイ番号によって指定された該ハイウェイ番号毎に異
なる一のマルチフレームパターンを選択する選択部と、
前記選択された一のマルチフレームパターンに基づいて
パイロット信号を発生するパイロット発生部と、前記n
個のマルチフレームパターンよりハイウェイ番号によっ
て指定された該ハイウェイ番号毎に異なり且つ前記パイ
ロット信号に対して時分割通話路による遅延時間に対応
したフレーム分だけ遅れた一のマルチフレームパターン
を選択し、該選択した一のマルチフレームパターンに基
づいて比較用パイロット信号を発生する比較用パイロッ
ト発生部とを備え、n個のマルチフレームパターンを前
記マルチフレームパターン発生部より前記選択部及び比
較用パイロット発生部に供給するようになした。
(作用) 本発明によれば、マルチフレームパターン発生部によ
り発生されたn個のマルチフレームパターンは選択部及
び比較用パイロット発生部に供給され、選択部ではハイ
ウェイ番号によって指定された該ハイウェイ番号毎に異
なる一のマルチフレームパターンが選択され、さらにパ
イロット発生部により該当するハイウェイに応じたパイ
ロット信号が発生され、また、比較用パイロット発生部
ではハイウェイ番号によって指定された該ハイウェイ番
号毎に異なり且つ前記パイロット信号に対して時分割通
話路による遅延時間に対応したフレーム分だけ遅れた一
のマルチフレームパターンを選択し、該選択した一のマ
ルチフレームパターンに基づいて比較用パイロット信号
が発生され、これらがn本の各入ハイウェイ及び出ハイ
ウェイにそれぞれ対応したマルチフレームパターン発生
部、選択部、パイロット発生部及び比較用パイロット発
生部において同様に行なわれ、前記各パイロット信号が
時分割通話路のn本の各入ハイウェイのパイロットチャ
ネルにそれぞれ挿入され、該時分割通話路によって同一
ハイウェイ番号の各出ハイウェイのパイロットチャネル
に出力され、さらにこれらは前記各比較用パイロット信
号とそれぞれ照合される。
り発生されたn個のマルチフレームパターンは選択部及
び比較用パイロット発生部に供給され、選択部ではハイ
ウェイ番号によって指定された該ハイウェイ番号毎に異
なる一のマルチフレームパターンが選択され、さらにパ
イロット発生部により該当するハイウェイに応じたパイ
ロット信号が発生され、また、比較用パイロット発生部
ではハイウェイ番号によって指定された該ハイウェイ番
号毎に異なり且つ前記パイロット信号に対して時分割通
話路による遅延時間に対応したフレーム分だけ遅れた一
のマルチフレームパターンを選択し、該選択した一のマ
ルチフレームパターンに基づいて比較用パイロット信号
が発生され、これらがn本の各入ハイウェイ及び出ハイ
ウェイにそれぞれ対応したマルチフレームパターン発生
部、選択部、パイロット発生部及び比較用パイロット発
生部において同様に行なわれ、前記各パイロット信号が
時分割通話路のn本の各入ハイウェイのパイロットチャ
ネルにそれぞれ挿入され、該時分割通話路によって同一
ハイウェイ番号の各出ハイウェイのパイロットチャネル
に出力され、さらにこれらは前記各比較用パイロット信
号とそれぞれ照合される。
(実施例) 第1図は本発明のパイロット試験回路の一実施例を示
すもので、ここでは入ハイウェイ及び出ハイウェイをそ
れぞれ8本備えた時分割通話路に対応した例を示す。図
中、14はマルチフレームパターン発生部、15は選択部、
16はパイロット発生部、17は比較用パイロット発生部、
18はパイロット検出部であり、これらは同一ハイウェイ
番号を有する一の入ハイウェイ19及び出ハイウェイ20に
対応する一のパイロット試験回路を構成する。また、21
は時分割通話路であり、実際には該時分割通話路21の他
の7本の入ハイウェイ及び出ハイウェイ(図示せず)に
対応するパイロット試験回路もあるが、ここでは省略す
る。
すもので、ここでは入ハイウェイ及び出ハイウェイをそ
れぞれ8本備えた時分割通話路に対応した例を示す。図
中、14はマルチフレームパターン発生部、15は選択部、
16はパイロット発生部、17は比較用パイロット発生部、
18はパイロット検出部であり、これらは同一ハイウェイ
番号を有する一の入ハイウェイ19及び出ハイウェイ20に
対応する一のパイロット試験回路を構成する。また、21
は時分割通話路であり、実際には該時分割通話路21の他
の7本の入ハイウェイ及び出ハイウェイ(図示せず)に
対応するパイロット試験回路もあるが、ここでは省略す
る。
マルチフレームパターン発生部14は3ビットのカウン
タ22と、排他的論理和ゲート23と、シフトレジスタ24と
から構成されている。カウンタ22は1フレームに相当す
る周期(125μsec=8kHz)で発生するクロック入力aを
カウントするとともに、8フレームに相当する周期(1m
sec=1kHz)で発生するロード入力bでロード(初期
化)される。該カウンタ22の出力のうちのQ0及びQ2はそ
れぞれ排他的論理和ゲート23の2つの入力に接続され、
該排他的論理和ゲート23の出力からは8マルチフレーム
構成のマルチフレームパターンc(“01011010")が出
力される。
タ22と、排他的論理和ゲート23と、シフトレジスタ24と
から構成されている。カウンタ22は1フレームに相当す
る周期(125μsec=8kHz)で発生するクロック入力aを
カウントするとともに、8フレームに相当する周期(1m
sec=1kHz)で発生するロード入力bでロード(初期
化)される。該カウンタ22の出力のうちのQ0及びQ2はそ
れぞれ排他的論理和ゲート23の2つの入力に接続され、
該排他的論理和ゲート23の出力からは8マルチフレーム
構成のマルチフレームパターンc(“01011010")が出
力される。
第4図は前述した各信号のタイムチャートを示すもの
で、フレーム番号とはマルチフレームパターンcにおい
て、ロードされた時点を0とする各フレームの番号を示
す。
で、フレーム番号とはマルチフレームパターンcにおい
て、ロードされた時点を0とする各フレームの番号を示
す。
前記マルチフレームパターンcは8ビットのシフトレ
ジスタ24に入力され、前記クロック入力aにて順次シフ
トされるが、その並列出力Q0,Q1,……Q7からは1フレー
ムずつずれたマルチフレームパターンが出力される。
ジスタ24に入力され、前記クロック入力aにて順次シフ
トされるが、その並列出力Q0,Q1,……Q7からは1フレー
ムずつずれたマルチフレームパターンが出力される。
第5図は前記シフトレジスタ24における入力信号と出
力信号Q0〜Q7との関係を示すもので、図中の各番号は前
述した第4図におけるフレーム番号を示す。
力信号Q0〜Q7との関係を示すもので、図中の各番号は前
述した第4図におけるフレーム番号を示す。
前記シフトレジスタ24の出力Q0〜Q7は選択部15を構成
するセレクタ25の入力D0〜D7に接続されており、該セレ
クタ25は指定ハイウェイ番号、即ち本試験回路が設置さ
れた入ハイウェイ及び出ハイウェイのハイウェイ番号に
対応して、そのうちの一の入力を選択し、出力する。シ
フトレジスタ24とセレクタ25との接続は、具体的にはシ
フトレジスタ24の出力Q0がセレクタ25の入力D7に、ま
た、出力Q1が入力D6に、また、出力Q2が入力D5に、……
出力Q7が入力D0にそれぞれ接続されている。従って、指
定ハイウェイ番号が「0」であれば、シフトレジスタ24
の出力Q7に対応するフレーム番号順、即ち“0"“1"……
“7"の順のマルチフレームパターンが出力され、また、
指定ハイウェイ番号が「1」であれば、“1"“2"……
“0"の順のマルチフレームパターンが出力され、……ま
た、指定ハイウェイ番号が「7」であれば、“7"“0"…
…“6"の順のマルチフレームパターンが出力される。
するセレクタ25の入力D0〜D7に接続されており、該セレ
クタ25は指定ハイウェイ番号、即ち本試験回路が設置さ
れた入ハイウェイ及び出ハイウェイのハイウェイ番号に
対応して、そのうちの一の入力を選択し、出力する。シ
フトレジスタ24とセレクタ25との接続は、具体的にはシ
フトレジスタ24の出力Q0がセレクタ25の入力D7に、ま
た、出力Q1が入力D6に、また、出力Q2が入力D5に、……
出力Q7が入力D0にそれぞれ接続されている。従って、指
定ハイウェイ番号が「0」であれば、シフトレジスタ24
の出力Q7に対応するフレーム番号順、即ち“0"“1"……
“7"の順のマルチフレームパターンが出力され、また、
指定ハイウェイ番号が「1」であれば、“1"“2"……
“0"の順のマルチフレームパターンが出力され、……ま
た、指定ハイウェイ番号が「7」であれば、“7"“0"…
…“6"の順のマルチフレームパターンが出力される。
セレクタ25の出力はパイロット発生部16を構成する排
他的論理和ゲート26の一方の入力に接続されている。ま
た、該排他的論理和ゲート26の他方の入力には4MHzのク
ロックが接続されており、セレクタ25から出力されるマ
ルチフレームパターンが“0"であれば“01010101"(=
“55")が出力され、マルチフレームパターンが“1"で
あれば、“10101010"(=“AA")が出力される。第6図
は該パイロット発生部16における各信号のタイムチャー
トを示すものである。
他的論理和ゲート26の一方の入力に接続されている。ま
た、該排他的論理和ゲート26の他方の入力には4MHzのク
ロックが接続されており、セレクタ25から出力されるマ
ルチフレームパターンが“0"であれば“01010101"(=
“55")が出力され、マルチフレームパターンが“1"で
あれば、“10101010"(=“AA")が出力される。第6図
は該パイロット発生部16における各信号のタイムチャー
トを示すものである。
従って、パイロット信号は指定ハイウェイ番号が
「0」であれば、フレーム毎に“55,AA,55,AA,AA,55,A
A"の順で発生し、また、指定ハイウェイ番号が「1」で
あれば、フレーム毎に“AA,55,AA,AA,55,AA,55,55"の順
で発生し、以下、同様に先頭位置が1フレームずつずれ
たパイロット信号が発生する。第7図は指定ハイウェイ
番号とパイロット信号との関係を示すものである。
「0」であれば、フレーム毎に“55,AA,55,AA,AA,55,A
A"の順で発生し、また、指定ハイウェイ番号が「1」で
あれば、フレーム毎に“AA,55,AA,AA,55,AA,55,55"の順
で発生し、以下、同様に先頭位置が1フレームずつずれ
たパイロット信号が発生する。第7図は指定ハイウェイ
番号とパイロット信号との関係を示すものである。
前記パイロット発生部16で発生したパイロット信号は
インサータ27により入ハイウェイ19のパイロットチャネ
ルに挿入され、時分割通話路21で出ハイウェイ20のパイ
ロットチャネルに交換される。
インサータ27により入ハイウェイ19のパイロットチャネ
ルに挿入され、時分割通話路21で出ハイウェイ20のパイ
ロットチャネルに交換される。
比較用パイロット発生部17はセレクタ28と排他的論理
和ゲート29とから構成されている。セレクタ28の入力D0
〜D7には前述したシフトジスタ24の出力Q0〜Q7が接続さ
れており、該セレクタ28は前述した指定ハイウェイ番号
に対応してそのうちの一の入力を選択し、出力する。但
し、シフトレジスタ24とセレクタ28との接続はセレクタ
25における接続と比較して、時分割通話路21による遅延
分ずらして接続されている。例えば、時分割通話路21に
よる遅延が1フレーム分であるとすると、シフトレジス
タ24の出力Q0がセレクタ28の入力D0に、また、出力Q1が
入力D7に、また、出力Q2が入力D6に、……出力Q7が入力
D1にそれぞれ接続されている。従って、指定ハイウェイ
番号が「0」であれば、シフトレジスタ24の出力Q0に対
応するフレーム番号順、即ち“7"“0"……“6"の順のマ
ルチフレームパターンが出力され、また、指定ハイウェ
イ番号が「1」であれば、“0"“1"……“7"の順のマル
チフレームパターンが出力され、……また、指定ハイウ
ェイ番号が「7」であれば、“6"“7"……“5"の順のマ
ルチフレームパターンが出力される。
和ゲート29とから構成されている。セレクタ28の入力D0
〜D7には前述したシフトジスタ24の出力Q0〜Q7が接続さ
れており、該セレクタ28は前述した指定ハイウェイ番号
に対応してそのうちの一の入力を選択し、出力する。但
し、シフトレジスタ24とセレクタ28との接続はセレクタ
25における接続と比較して、時分割通話路21による遅延
分ずらして接続されている。例えば、時分割通話路21に
よる遅延が1フレーム分であるとすると、シフトレジス
タ24の出力Q0がセレクタ28の入力D0に、また、出力Q1が
入力D7に、また、出力Q2が入力D6に、……出力Q7が入力
D1にそれぞれ接続されている。従って、指定ハイウェイ
番号が「0」であれば、シフトレジスタ24の出力Q0に対
応するフレーム番号順、即ち“7"“0"……“6"の順のマ
ルチフレームパターンが出力され、また、指定ハイウェ
イ番号が「1」であれば、“0"“1"……“7"の順のマル
チフレームパターンが出力され、……また、指定ハイウ
ェイ番号が「7」であれば、“6"“7"……“5"の順のマ
ルチフレームパターンが出力される。
セレクタ28の出力は排他的論理和ゲート29の一方の入
力に接続され、また、該排他的論理和ゲート29の他方の
入力には前記4MHzのクロックが接続されているため、そ
の出力はパイロット発生部16の出力に対して1フレーム
分だけ遅延したパイロット信号となる。
力に接続され、また、該排他的論理和ゲート29の他方の
入力には前記4MHzのクロックが接続されているため、そ
の出力はパイロット発生部16の出力に対して1フレーム
分だけ遅延したパイロット信号となる。
パイロット検出部18は排他的論理和ゲート30とアンド
ゲート31とから構成されている。排他的論理和ゲート30
の一方の入力には前記比較用パイロット発生部17の出力
が接続され、また、他方の入力には前述した交換後の出
ハイウェイ20のパイロットチャネルより引込まれたパイ
ロット信号が接続されており、これらが比較・照合され
る。また、該排他的論理和ゲート30の出力、即ち比較結
果はアンドゲート31の一方の入力に接続され、また、ア
ンドゲート31の他方の入力にはテストタイミングが与え
られており、パイロットチャネルのタイミング時のみ、
前記比較結果は有効として出力される。
ゲート31とから構成されている。排他的論理和ゲート30
の一方の入力には前記比較用パイロット発生部17の出力
が接続され、また、他方の入力には前述した交換後の出
ハイウェイ20のパイロットチャネルより引込まれたパイ
ロット信号が接続されており、これらが比較・照合され
る。また、該排他的論理和ゲート30の出力、即ち比較結
果はアンドゲート31の一方の入力に接続され、また、ア
ンドゲート31の他方の入力にはテストタイミングが与え
られており、パイロットチャネルのタイミング時のみ、
前記比較結果は有効として出力される。
このように前記実施例によれば、1フレームずつずれ
たマルチフレームパターンに対応するパイロット信号を
各入ハイウェイのパイロットチャネルに挿入し、時分割
通話路にて対応する出ハイウェイのパイロットチャネル
に出力し、これらと前記パイロット信号を時分割通話路
による遅延の分だけ遅延させた比較用パイロット信号と
を照合するようになしたため、時分割通話路に障害が発
生して試験の際に接続されるべきでない入ハイウェイと
出ハイウェイとが接続されると、前記パイロット信号と
比較用パイロット信号との間にマルチフレームパターン
の相違に基づく不一致が発生し、これがパイロット検出
部によって検出され、前記障害が検出される。
たマルチフレームパターンに対応するパイロット信号を
各入ハイウェイのパイロットチャネルに挿入し、時分割
通話路にて対応する出ハイウェイのパイロットチャネル
に出力し、これらと前記パイロット信号を時分割通話路
による遅延の分だけ遅延させた比較用パイロット信号と
を照合するようになしたため、時分割通話路に障害が発
生して試験の際に接続されるべきでない入ハイウェイと
出ハイウェイとが接続されると、前記パイロット信号と
比較用パイロット信号との間にマルチフレームパターン
の相違に基づく不一致が発生し、これがパイロット検出
部によって検出され、前記障害が検出される。
なお、前記実施例では時分割通話路21による遅延量を
1フレーム分と仮定して、シフトレジスタ24とセレクタ
28との間の接続を1フレーム分ずらして比較用パイロッ
ト信号を発生させるようになしたが、該時分割通話路21
による遅延量が1フレーム以外の場合は、シフトレジス
タ24とセレクタ28との間の接続を前記遅延分ずらすこと
により、所望の比較用パイロット信号を発生させること
ができる。
1フレーム分と仮定して、シフトレジスタ24とセレクタ
28との間の接続を1フレーム分ずらして比較用パイロッ
ト信号を発生させるようになしたが、該時分割通話路21
による遅延量が1フレーム以外の場合は、シフトレジス
タ24とセレクタ28との間の接続を前記遅延分ずらすこと
により、所望の比較用パイロット信号を発生させること
ができる。
また、前記実施例における入ハイウェイ及び出ハイウ
ェイの本数(8本)は一例であり、これに限定されない
ことはいうまでもない。
ェイの本数(8本)は一例であり、これに限定されない
ことはいうまでもない。
(発明の効果) 以上説明したように本発明によれば、n本の入ハイウ
ェイ及出ハイウェイ毎に1フレームずつずれたn個のマ
ルチフレームパターンに対応するパイロット信号が割当
てられ、パイロット試験が行なわれるため、試験の際に
接続されるべきでない入ハイウェイと出ハイウェイとげ
接続された場合でも、前記n個のマルチフレームパター
ンの相違に基づく不一致が検出され、これによって時分
割通話路における接続に関する障害が検出できる。ま
た、n個のマルチフレームパターンよりハイウェイ番号
によって指定された該ハイウェイ番号毎に異なり且つパ
イロット信号に対して時分割通話路による遅延時間に対
応したフレーム分だけ遅れた一のマルチフレームパター
ンを選択し、該選択した一のマルチフレームパターンに
基づいて比較用パイロット信号を発生するようになした
ため、入ハイウェイのパイロットチャネルに挿入され時
分割通話路を介して同一ハイウェイ番号の出ハイウェイ
のパイロットチャネルに出力されるパイロット信号との
照合に際して、時分割通話路による遅延時間に起因する
不一致が発生せず、常に正しい照合結果を得ることがで
きる。さらにまた、マルチフレームパターン発生部より
n個のマルチフレームパターンを選択部及び比較用パイ
ロット発生部に供給し、該選択部及び比較用パイロット
発生部においてハイウェイ番号によって指定されたマル
チフレームパターンに基づいて各入ハイウェイ及び出ハ
イウェイに対応するパイロット信号及び比較用パイロッ
ト信号を発生するようになしたため、パイロット信号に
対して時分割通話路による遅延時間に対応したフレーム
分だけ遅れた比較用パイロット信号を容易に発生できる
とともに、各入ハイウェイ及び出ハイウェイに対応する
試験回路、即ちマルチフレームパターン発生部、選択
部、パイロット発生部及び比較用パイロット発生部を従
来の場合と同様、全て同一の構成で実現でき、本発明を
実施するに当たって大幅なコストアップをきたす恐れが
ない等の利点がある。
ェイ及出ハイウェイ毎に1フレームずつずれたn個のマ
ルチフレームパターンに対応するパイロット信号が割当
てられ、パイロット試験が行なわれるため、試験の際に
接続されるべきでない入ハイウェイと出ハイウェイとげ
接続された場合でも、前記n個のマルチフレームパター
ンの相違に基づく不一致が検出され、これによって時分
割通話路における接続に関する障害が検出できる。ま
た、n個のマルチフレームパターンよりハイウェイ番号
によって指定された該ハイウェイ番号毎に異なり且つパ
イロット信号に対して時分割通話路による遅延時間に対
応したフレーム分だけ遅れた一のマルチフレームパター
ンを選択し、該選択した一のマルチフレームパターンに
基づいて比較用パイロット信号を発生するようになした
ため、入ハイウェイのパイロットチャネルに挿入され時
分割通話路を介して同一ハイウェイ番号の出ハイウェイ
のパイロットチャネルに出力されるパイロット信号との
照合に際して、時分割通話路による遅延時間に起因する
不一致が発生せず、常に正しい照合結果を得ることがで
きる。さらにまた、マルチフレームパターン発生部より
n個のマルチフレームパターンを選択部及び比較用パイ
ロット発生部に供給し、該選択部及び比較用パイロット
発生部においてハイウェイ番号によって指定されたマル
チフレームパターンに基づいて各入ハイウェイ及び出ハ
イウェイに対応するパイロット信号及び比較用パイロッ
ト信号を発生するようになしたため、パイロット信号に
対して時分割通話路による遅延時間に対応したフレーム
分だけ遅れた比較用パイロット信号を容易に発生できる
とともに、各入ハイウェイ及び出ハイウェイに対応する
試験回路、即ちマルチフレームパターン発生部、選択
部、パイロット発生部及び比較用パイロット発生部を従
来の場合と同様、全て同一の構成で実現でき、本発明を
実施するに当たって大幅なコストアップをきたす恐れが
ない等の利点がある。
第1図は本発明のパイロット試験回路の一実施例を示す
構成図、第2図は従来のパイロット試験回路の一例を示
す図、第3図は従来のパイロット試験回路の具体的な構
成を示す図、第4図はマルチフレームパターン発生部に
おける各信号のタイムチャート、第5図はシフトレジス
タの入力信号と出力信号との関係を示す図、第6図はパ
イロット発生部における各信号のタイムチャート、第7
図は指定ハイウェイ番号とパイロット信号との関係を示
す図である。 14……マルチフレームパターン発生部、15……選択部、
16……パイロット発生部、17……比較用パイロット発生
部、18……パイロット検出部、19……入ハイウェイ、20
……出ハイウェイ、21……時分割通話路。
構成図、第2図は従来のパイロット試験回路の一例を示
す図、第3図は従来のパイロット試験回路の具体的な構
成を示す図、第4図はマルチフレームパターン発生部に
おける各信号のタイムチャート、第5図はシフトレジス
タの入力信号と出力信号との関係を示す図、第6図はパ
イロット発生部における各信号のタイムチャート、第7
図は指定ハイウェイ番号とパイロット信号との関係を示
す図である。 14……マルチフレームパターン発生部、15……選択部、
16……パイロット発生部、17……比較用パイロット発生
部、18……パイロット検出部、19……入ハイウェイ、20
……出ハイウェイ、21……時分割通話路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三瓶 健 東京都武蔵野市緑町3丁目9番11号 日 本電信電話株式会社通信網第一研究所内 (56)参考文献 特開 昭63−232557(JP,A)
Claims (1)
- 【請求項1】入ハイウェイ及び出ハイウェイをそれぞれ
n本備えた時分割通話路の同一ハイウェイ番号の入ハイ
ウェイ及び出ハイウェイ毎に設けられ、該入ハイウェイ
のパイロットチャネルに挿入され時分割通話路を介して
同一ハイウェイ番号の出ハイウェイのパイロットチャネ
ルに出力されたパイロット信号と、時分割通話路を経由
しない比較用パイロット信号とを照合して、時分割通話
路の試験を行なうパイロット試験回路において、 nマルチフレーム構成を有し且つ該フレームが1フレー
ムずつずれたn個のマルチフレームパターンを並列的に
発生するマルチフレームパターン発生部と、 前記n個のマルチフレームパターンよりハイウェイ番号
によって指定された該ハイウェイ番号毎に異なる一のマ
ルチフレームパターンを選択する選択部と、 前記選択された一のマルチフレームパターンに基づいて
パイロット信号を発生するパイロット発生部と、 前記n個のマルチフレームパターンよりハイウェイ番号
によって指定された該ハイウェイ番号毎に異なり且つ前
記パイロット信号に対して時分割通話路による遅延時間
に対応したフレーム分だけ遅れた一のマルチフレームパ
ターンを選択し、該選択した一のマルチフレームパター
ンに基づいて比較用パイロット信号を発生する比較用パ
イロット発生部とを備え、 n個のマルチフレームパターンを前記マルチフレームパ
ターン発生部より前記選択部及び比較用パイロット発生
部に供給するようになした ことを特徴とするパイロット試験回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62188822A JP2554337B2 (ja) | 1987-07-30 | 1987-07-30 | パイロット試験回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62188822A JP2554337B2 (ja) | 1987-07-30 | 1987-07-30 | パイロット試験回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6434046A JPS6434046A (en) | 1989-02-03 |
JP2554337B2 true JP2554337B2 (ja) | 1996-11-13 |
Family
ID=16230428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62188822A Expired - Lifetime JP2554337B2 (ja) | 1987-07-30 | 1987-07-30 | パイロット試験回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2554337B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7634314B2 (en) * | 2005-11-30 | 2009-12-15 | Ak Beauty Enterprises, Llc | Powered stimulation device |
KR100718650B1 (ko) * | 2006-07-31 | 2007-05-18 | (주)클레슨 | 코팅장치 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2520897B2 (ja) * | 1987-03-20 | 1996-07-31 | 日本電信電話株式会社 | 時分割通話路におけるパイロツト試験方式 |
-
1987
- 1987-07-30 JP JP62188822A patent/JP2554337B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6434046A (en) | 1989-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2130847A (en) | The timing of reception and transmission channels in communications systems | |
JPH0586715B2 (ja) | ||
US4153817A (en) | Digital conference circuit | |
JP3512948B2 (ja) | 通信用測定器 | |
US3699261A (en) | Frame synchronizing circuit for high clock frequency digital communication | |
US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
JP2554337B2 (ja) | パイロット試験回路 | |
US3940563A (en) | Reframing method for a carrier system having a serial digital data bit stream | |
US6823051B1 (en) | Traffic distribution generator | |
US4058682A (en) | Expandable memory for PCM signal transmission | |
JPH0828913B2 (ja) | 時間多重スイッチ | |
US7249293B2 (en) | Method and device for testing for the occurrence of bit errors | |
JP3329081B2 (ja) | Dutの良否判定回路 | |
JP4538162B2 (ja) | 伝送路試験回路 | |
JPS5834076B2 (ja) | パイロツトシケンホウシキ | |
US6646992B1 (en) | Communication control method and equipment for implementing the same | |
JPS60121862A (ja) | ネットワ−ク診断方式 | |
JPS648369B2 (ja) | ||
JPH0520020B2 (ja) | ||
JPH02153655A (ja) | 保守試験方法 | |
JPS60172872A (ja) | デイジタルデ−タ交換機のフレ−ム同期試験方式 | |
JPH0715427A (ja) | ビットアライン回路 | |
JP2511551B2 (ja) | 共通バス制御方式 | |
JP3354617B2 (ja) | デジタル構内交換機 | |
JPH11331130A (ja) | ビットエラーレート測定方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |