JP2553568B2 - 半導体集積装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、注入形論理素子（以下IILという）を用い
た半導体集積装置に関する。

従来の技術 IILを用いてカウンタ等を構成した場合、第２図に示
すようにその構成要素であるフリップフロップのリセッ
ト入力端子が全段共通でリニア回路部からドライブされ
ることが多い。

すなわち、IILを用いた半導体集積装置１内のリニア
回路部９のクロック出力端子８が初段のフリップフロッ
プ２のクロック入力端子Ｔに接続され、その非反転出力
端子Ｑが次段のフリップフロップ３のクロック入力端子
Ｔに接続され、その非反転出力端子Ｑが次段のフリップ
フロップ４のクロック入力端子Ｔに接続され、その非反
転出力端子Ｑが次段のフリップフロップ５のクロック入
力端子Ｔに接続され、その非反転出力端子Ｑが最終段の
フリップフロップ６のクロック入力端子Ｔに接続されて
５段カウンターを構成していて、各段のリセット入力端
子Ｒ（10〜14）が共通にリニア回路部９のリセット出力
端子７に接続される。

また、IILではインジェクタ降倍法という手法で、カ
ウンタの初段に近い側の数段に、それ以降の段のインジ
ェクタ電流（バイアス電流）の数倍の電流を流し、高速
動作に対応することが多い。（以後、前者を高速インジ
ェクタ、後者を低速インジェクタと呼ぶ）。この場合、
カウンタを構成する各フリップフロップのリセット入力
端子を共通配線することはできない。その理由は、共通
配線した場合は、リセットゲートを構成するIILのNPNト
ランジスタのベースが、高速インジェクタ側と低速イン
ジェクタ側とで同電位となり、高速インジェクタ側のリ
セットゲートがドライブ不足となるからである。したが
って第３図に示すように高速インジェクタによりインジ
ェクタ電流が供給されるフリップフロップ2,3のリセッ
ト入力端子Ｒ（10,11）のみ共通にしたものと低速イン
ジェクタによりインジェクタ電流が供給されるフリップ
フロップ4,5,6のリセット入力端子Ｒ（12〜14）のみ共
通にしたものを各々IILのNPNトランジスタ16の別々のコ
レクタ出力端子に接続し、トランジスタ16のベースとリ
ニア回路部９のリセット出力端子７の間に論理合せのII
Lゲート（NPNトランジスタ）15を設けることによりカウ
ンタのリセット動作を行なう必要があった。また第４図
は３個のNPNトランジスタ15〜17を用いてカウンタの共
通リセットラインを分割した従来の別の回路図である。

発明が解決しようとする問題点 以上の説明したような従来技術では、特にカウンタを
多用する論理回路においては、第１のフリップフロップ
2,3ならびに第２のフリップフロップ４〜６を同一形状
のIILゲートで構成し、高速で動作する第１のフリップ
フロップ2,3のインジェクタ電流を大きく設定する。す
ると、第１のフリップフロップ2,3のIILゲートを構成す
るNPNトランジスタのベース・エミッタ間電圧は、第２
のフリップフロップ４〜６のIILゲートを構成するNPNト
ランジスタのベース・エミッタ間電圧より大きい状態で
動作する。

ところが、第２図に示すように、第１のフリップフロ
ップ2,3ならびに第２のフリップフロップ４〜６のリセ
ット入力端を共通接続すると、全てのリセット用ゲート
のベース電位が同一電位となり、第１のフリップフロッ
プ２ならびに３が単独で動作している場合に比べて、NP
Nトランジスタのコレクタ電流が小さくなり、リセット
用ゲートが同一フリップフロップ内の他のゲートを駆動
する能力が不足し、リセット動作できなくなる。

そこで、第３図に示すように、大きいインジェクタ電
流で動作するフリップフロップ2,3のリセット用ゲート
のベース同士を共通接続し、小さいインジェクタ電流で
動作するフリップフロップ４〜６のリセット用ゲートの
ベース同士を共通接続して、それらを個別に駆動すれ
ば、リセット用ゲートの駆動能力不足の心配が無くなる
が、余分なゲート15,16を付加する必要性があり、素子
数の増加をもたらし、配線数も増加し、集積度を損なう
という問題点があった。

本発明は、このような問題点を排除するもので、イン
ジェクタ電流の異なるリセット用ゲートのベース入力を
共通接続し一括してリセット動作させても、リセット動
作を安定に行える半導体集積装置を提供することを目的
とする。

問題点を解決するための手段 上記従来例の問題点を解決するために、本発明の半導
体集積装置は、第１のリセット用ゲートを含む複数のII
Lゲートで構成され大きなインジェクタ電流で動作設定
されると共に、カウント動作する第１のフリップフロッ
プの群と、第２のリセット用ゲートを含む複数のIILゲ
ートで構成され小さなインジェクタ電流で動作設定され
ると共に、前記第１のフロップフロップの群の出力をカ
ウントする第２のフリップフロップの群と、リセット信
号を送信するリニア回路とを備え、 前記全てのリセット用ゲートの入力端を共通接続して
前記リセット信号を与えると共に、前記第１のリセット
用ゲートを前記第２のリセット用ゲートの形状より大き
くするものである。

作用 このように高速インジェクタ側のリセットゲートに素
子サイズの大きな素子を用いることにより、低速インジ
ェクタ側のリセットゲートと共通ベース配線によるベー
ス電位共通であっても、大電流に設定された高速インジ
ェクタ側のリセットゲートのコレクタの電流能力を大き
くし、同じフリップフロップ内に他のIILゲートを駆動
することができ、リセット動作を安定にすることができ
る。

従って、低速インジェクタ側または高速インジェクタ
側のフリップフロップを問わず、リセットゲートのベー
ス入力を一括して駆動しても、安定なリセット動作が行
われ、１本のリセットラインで配線できる高集積化を損
なわない半導体集積装置を実現できる。

実施例 本発明の一実施例を第１図を参照しながら説明する。

IILを用いてカウンタ等を構成する時（第１図では５
段のカウンタ）その構成要素であるフリップフロップ２
〜６のリセット入力端子Ｒ（10〜14）を全段共通でリニ
ア回路部９のリセット出力端子７からドライブする。ま
たリニア回路部９のクロック出力端子８から初段のフリ
ップフロップ２のクロック入力端子Ｔにクロックが供給
されており、以下従来と同様の方法で次段以降のフリッ
プフロップ３〜６が駆動される。また、カウンタを構成
するフリップフロップ２〜６のうち初段と次段のフリッ
プフロップ２と３が高速インジェクタからインジェクタ
電流を供給され、３段目以降のフリップフロップ4,5,6
が低速インジェクタからインジェクタ電流を供給されて
いる。すなわち各フリップフロップ２〜６のリセットゲ
ートのNPNトランジスタは全てベース電位が等しくなっ
ている。ところが、フリップフロップ２と３のリセット
ゲートの素子サイズをフリップフロップ４〜６のリセッ
トゲートの素子サイズより大きくして、低速インジェク
タ側のリセットゲートのNPNトランジスタと同一ベース
電位であっても高速側のリセットゲートが高速側の他の
ゲート群をドライブできるようにしている。すなわち、
共通ベース配線により高速インジェクタと低速インジェ
クタが各々平均化されて生じる高速側におけるドライブ
不足を、素子サイズを大きくしてNPNのコレクタ吸い込
み電流を増加することによって防止しているのである。

なお、実施例ではフリップフロップを用いてカウンタ
を構成した場合について説明したが、カウンタ以外のも
のを構成する場合にも応用できる。

発明の効果 本発明によれば全フリップフロップのリセット入力端
子を１本のリセットラインで共通接続しても、リセット
動作を確実に行うことができ、高集積化を損なわない配
線が実現でき、産業上に利用する効果はきわめて大であ
る。

【図面の簡単な説明】

第１図は本発明の半導体集積装置の一実施例の回路図、
第２図，第３図，第４図は従来の半導体集積装置の回路
図である。 １……注入形論理素子を用いた半導体集積装置、２……
カウンタを構成する初段のフリップフロップ、３〜５…
…カウンタを構成する中間段のフリップフロップ、６…
…カウンタを構成する最終段のフリップフロップ、７…
…リニア回路部のリセット出力端子、８……リニア回路
部のクロック出力端子、９……リニア回路部、10〜14…
…フリップフロップ２〜６のリセット出力端子、15〜17
……付加ゲート。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１のリセット用ゲートを含む複数のIIL
   ゲートで構成され大きなインジェクタ電流で動作設定さ
   れると共に、カウント動作する第１のフリップフロップ
   群と、 第２のリセット用ゲートを含む複数のIILゲートで構成
   され小さなインジェクタ電流で動作設定されると共に、
   前記第１のフロップフロップ群の出力をカウントする第
   ２のフリップフロップ群と、 リセット信号を送信するリニア回路とを備えた半導体集
   積装置において、 前記全てのリセット用ゲートの入力端を共通接続して前
   記リセット信号を与えると共に、前記第１のリセット用
   ゲートを前記第２のリセット用ゲートの形状より大きく
   することを特徴とする半導体集積装置。