JP2548668B2

JP2548668B2 - 半導体デバイス製造装置

Info

Publication number: JP2548668B2
Application number: JP5039049A
Authority: JP
Inventors: 哲真桜井; 俊郎土肥; 米次林
Original assignee: ENU TEI TEI EREKUTORONIKUSU TEKUNOROJII KK; RODEERU NITSUTA KK
Current assignee: ENU TEI TEI EREKUTORONIKUSU TEKUNOROJII KK; RODEERU NITSUTA KK
Priority date: 1993-02-26
Filing date: 1993-02-26
Publication date: 1996-10-30
Anticipated expiration: 2011-10-30
Also published as: JPH06252110A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体デバイス製造
装置に関し、更に詳細には、半導体基板に形成される半
導体デバイスの加工において、加工の進歩に伴って生ず
る該半導体基板の表面凹凸を平滑に或いは平坦にする半
導体デバイス製造装置を低発塵化する新規な構造を提案
／実現したものであり、従来、困難とされた低塵雰囲気
に管理されたクリーンルーム内への直接装置配置を可能
とし、その結果、サブミクロンルールのＬＳＩの歩留り
が向上するだけでなく、前後の工程を処理する装置の真
近におくことで作業の効率化が達成される半導体デバイ
ス製造装置に関するものである。

【０００２】

【従来の技術】本発明は、代表的な半導体デバイスであ
るＳｉ−ＬＳＩの製造に適用すると極めて効果が大き
い。しかし、Ｓｉ−ＬＳＩに限ったものでなく、ＧａＡ
ｓ、ＧａＰ、或いはＧａＡｌＡｓ、更にＳｉ上にヘテロ
成長を行ったこれらの化合物半導体デバイスの製造にも
適用できることは言を待たない。以下の説明では、簡略
化の為、本発明の適用で大きな効果が得られるサブミク
ロンルールのパターンを有するＳｉ−ＬＳＩ（例えば、
１６ＭｂＤＲＡＭや１０ＫＧ規模以上のＡＳＩＣ）に限
定して行う。もちろん、これによって発明の適用範囲が
制限されるものではない。

【０００３】本発明が改善せんとする半導体基板の表面
の平滑化や平坦化は、以下の点で極めて重要であった。
すなわち、１６ＭｂＤＲＡＭに代表される数百万個以上
のトランジスタや抵抗を形成した半導体基板の表面は
０．１〜２．０μｍ程度の表面段差が避けられず、一
方、これら表面段差相互の間隔も０．１〜２．０μｍ程
度と微細であり、窪みの幅と深さの比：アスペクト比が
１を超えることは少なくない。このようなアスペクト比
の大きな窪みが、半導体デバイスの製造に及ぼす影響は
大変なものがある。

【０００４】以下、具体的な事例を取り上げて説明す
る。図３乃至図５は、窪みのアスペクト比（深さ／幅）
が１以上となる代表的な半導体デバイスであるＢｉ−Ｃ
ＭＯＳＬＳＩを例にとり、その製造工程の断面形状を示
したものである。図３に示すように、一般に、ＣＭＯＳ
（相補型金属−酸化物−半導体）トランジスタは、Ｐ型
の半導体基板１の中にＮ型のＮウェル２、Ｐ型のＰウェ
ル３を設け、それぞれのウェル中にＰチャネルトランジ
スタ４のソース４５、ドレイン４６、ゲート酸化膜４
７、ポリＳｉ又はポリサイドからなるゲート電極４８、
ソース、ドレイン、ゲート等と電気的な接触を行う配線
電極４９が形成され、電気伝導性は逆となるが、ｎ型ト
ランジスタ５のソース５５、ドレイン５６、ゲート酸化
膜５７、ポリＳｉ又はポリサイドからなるゲート電極５
８、電気的な接触を行う電極配線５９が同様に形成され
る。尚、両タイプのトランジスタの閾値電圧Ｖ_TH を所
望の値にするため、ｎ型或いはｐ型の不純物をゲート膜
の下のチャネル領域に添加するチャネルドープを行うこ
とも一般的である。

【０００５】一方、バイポーラトランジスタ６は、基板
１中に埋込層６１、電気的に他のデバイスを分離する分
離層６２、コレクタ６３、ベース６４、エミッタ６５、
ベース、コレクタのそれぞれと電気的な接触を行う配線
電極６６が形成される。尚、バイポーラトランジスタは
その製造工程において添加する不純物の導電型を逆にす
ることも可能であるが、本例では、エミッタがＮ型とな
るような構成が示されている。また、コレクタ６３は、
埋込層６１と同様、電極配線６６と接する部分に高不純
物濃度のコンタクト補償拡散を入れることが一般的であ
る。さらに、電極配線４９、５９、６６等が半導体基板
と電気的に接続する穴をコンタクト穴７と称する。

【０００６】半導体デバイスを相互に電気的に接続して
ＬＳＩとしての機能を果たさせるためには、同図中に示
されたゲート電極４８、５８、電極配線４９、５９、６
６等を結ぶ新たな配線が必要とされる。図４に示すよう
に、不必要な配線との電気的な絶縁性を維持しつつ必要
な配線間をつなぐため、先のゲート電極や電極配線の上
には、まず全面に電気的な絶縁性物質、例えばＳｉＯ₂
膜などがいわゆるＴＥＯＳガスを用いたＣＶＤ法などで
配線間の層間膜８として堆積される。この層間膜８は電
極と電極の隙間やコンタクト穴７など高アスペクト比を
示す窪み部の真上においては、充分ないわゆるステップ
カバリッジ性を得ることができず、空隙９を形成する。

【０００７】図５に示すように、先の電極相互を必要に
応じて接続するため、層間膜８にリソグラフィ工程とそ
れに続くドライエッチング工程等を用いた微細加工を施
し、スルーホール１０を形成する。スルーホール１０を
経由して必要な配線間をつなぐため、新たな電極配線用
金属１１がいわゆるスパッタリング法やＣＶＤ法などを
用いて堆積される。この電極配線用金属１１は、先の高
アスペクト比を示す窪み部の真上や先のスルーホール１
０の真上においては、充分なステップカバリッジ性が得
られず、金属膜厚の薄い部位１２や甚だしい場合には金
属膜が途切れた部位１３が発生し、ＬＳＩの歩留りを著
しく低下させることが知られている。

【０００８】このような問題の対策としては、種々の方
法が提案されている。その一つは、コンタクト穴７やス
ルーホール穴１０にＣＶＤ法などを用いて金属や低抵抗
のシリサイドを選択成長させる試みである。この方法
は、選択成長そのものの再現性が悪いこと、電極と電極
との間にできる高アスペクト比の空隙には何ら対策とな
らないこと、などから部分的な適用にとどまっている。

【０００９】他の一つは、層間膜８上にホトレジスト膜
等を厚く、かつ平らに塗布して、ホトレジスト膜と層間
膜８の加工速度がほぼ等しくなるような条件でエッチン
グして平坦性を得る、いわゆるエッチバック法である。
この方法も、層間膜８とホトレジスト膜とをほぼ等しく
なるような速度で加工できる条件が極めて狭いこと、お
よび、塗布に際して生ずるホトレジスト膜厚の下地パタ
ーン依存性が避けられないことから、部分的な適用にと
どまっている。

【００１０】以上、数例が示すように、サブミクロンル
ールのＬＳＩ加工工程において生ずる高アスペクト比の
表面段差は、ＬＳＩの歩留りを損ねるだけでなく、選択
成長技術やエッチバック技術など不安定で制御性の悪い
技術を必要としたため、製造コストの上昇も避けられな
かった。これに対して、半導体基板１の表面を均一に加
工するいわゆるメカノケミカルポリシング（以下、ＭＣ
Ｐと記す）、又は、いわゆるメカノケミカルラッピング
（以下、ＭＣＬと記す）技術を、層間膜の平坦化加工に
用いる手法が提案されている。

【００１１】これは、物質と物質の摩擦現象或いは硬い
物質による柔らかい物質の研磨現象と同時に、化学的な
エッチング現象を同時に生ぜしめるものであり、その具
体的な事例を説明する。先の図３及び図４と同様な半導
体基板の加工を行うところまではほぼ同様である。この
際、層間膜８を従来とは異なり、例えば１μｍ程度厚く
堆積する。次に、図４で生じたような空隙９の深さを超
えるような厚み１４の層間膜を、図６に示すようにその
表面からＭＣＰ又はＭＣＬ技術で除去する。その際、完
全な平坦化にこだわらなければ、厚み１４は先の空隙９
の深さを必ずしも超える必要はない。むしろ除去量が減
れば、堆積する層間膜８’の厚みを薄くすることがで
き、好都合な場合も生ずる。このようにして平坦化され
た層間膜８”は、図７に示すように、スルーホール加工
の為のホトリソグラフィとドライエッチングを容易に行
うことができ、スルーホール１０’を設け、然る後、上
層の配線（本事例では第二層配線）１１’を形成する。
この際、図４及び図５の工程で見られたような空隙９が
ないため、結果として上層配線に生じていた部位１２や
部位１３（図５参照）の発生を抑えることが可能であ
る。

【００１２】このように効果が大きい「ＭＣＰ」及び
「ＭＣＬ」の技術であるが、加工そのものが高発塵性で
あるという大きな難点を有していた。この点について、
以下、事例を挙げて詳細に説明する。図８及び図９は、
この種の加工に用いられる代表的な装置：片面ポリシン
グマシン１５である。図９には、被加工物のウェハを保
持する方法と、研磨クロスの位置関係を示す。ここに保
持されたウェハは、研磨材（例えばＳｉＯ₂粒子を弱ア
ルカリ性溶剤に分離させたもの）を浸した研磨布（例え
ば人工皮革、不織布など）に押さえつけられながら、所
定の相対速度（例えば数１０〜１００ｍ／分）で運動を
行う。すると、、図３乃至図５に示したＳｉＯ₂が主成
分の薄膜は数１００〜数１０００Å／分の速度でメカノ
ケミカル反応をともなって除去される。さて、この時、
研磨剤の微粒が高速で運動する研磨布及び被加工物（こ
こではウェハ）から飛散することは避けられない。

【００１３】この時の塵芥量をクリーンルームの環境基
準に照らして評価すると、クラス１０，０００（０．５
μｍ以上の粒子がｆｔ³中に１０，０００個）以下にな
ることはなく、加工が進むに従って研磨布の摩耗も進
み、クラス１０，０００を超える事例も認められた。こ
のような発塵は、図３乃至図５の工程が実施される環境
がスーパークリーンルームであり、クラスが１、甚だし
くても１００どまりであることを考慮すると致命的であ
る。因みに、１６ＭｂＤＲＡＭに代表される超ＬＳＩは
クラス１００の環境下で製造することは困難である。換
言すると、図６及び図７の工程は１６ＭｂＤＲＡＭに代
表されるサブミクロンＬＳＩの加工に不可欠な平坦化技
術を供しつつも、装置自身が持つ高発塵性の為に「画
餅」に帰していた。

【００１４】この欠点を克服する為、ＭＣＰ及びＭＣＬ
の装置をクリーンベンチ１６に入れて使用することが行
われている。使用の実例を図８に破線で明示した。クリ
ーンベンチ１６は、天井のフィルター１７からクラス１
〜１０の高清浄な空気を吹き出すと共に、ベンチ下部の
排気管１８から塵が多量に含まれた空気の排気を行な
い、ベンチ内の装置による発塵を抑えようとしたもので
ある。然るに、ベンチ天井から吹き出す空気の初速度は
２〜４ｍ／ｓｅｃ（１２０〜２４０ｍ／分）、一方、ウ
ェハ及び研磨布の運動で飛散する微粒子は運動の接線方
向成分であるから数１００ｍ／分以上となる。両者の速
度を合成すれば明らかなように、研磨面から飛散する微
粒子をベンチ内にとどめておくことは困難である。

【００１５】この理由は、クラス１〜１０のクリーンル
ーム雰囲気に比べて、クラス１００，０００のベンチ内
雰囲気圧力を低圧に保つ必要があり、この為、フィルタ
ー１７から吹き出す高清浄度空気の初速度に大きな制約
を受けるだけでなく、排気管１８の排気速度を極めて大
きくする必要があるからである。原理的には、被加工物
或いは研磨布のベンチ前面に向かう運動成分が５ｍ／分
で、ベンチ前面の開口部面積がＳ₀ｍ²であれば、「ｓ
ｓ₀ｍ²／分」の排気速度を実現せねばならず実用的で
ない。

【００１６】この改良案として、ベンチの前面１９にス
ライドスクリーン（図示せず）を設けることは、ベンチ
内の発塵を外に漏らさないようにする効果が若干認めら
れるものの完全ではない。何故ならば、極めて小さな開
口部を高速の気体が抜けると、開口部に沿った逆の空気
の流れが生じることは流体力学においては良く知られた
事実であり、この逆流する空気がベンチ内の塵を外に排
出してしまうためである。このように、ＭＣＰ及びＭＣ
ＬはサブミクロンルールのＬＳＩに必要な加工方法を与
えてながら、装置そのものが持つ発塵性の為に加工方法
の主流とはなり得ていなかった。

【００１７】

【発明が解決しようとする課題】そこでこの発明は低発
塵化しうる半導体デバイス製造装置を提起することを課
題とする。

【００１８】

【課題を解決するための手段】前記課題を解決するため
この発明では次のような技術的手段を講じている。（請求項１記載の発明の手段）この発明の半導体デバイ
ス製造装置は、半導体デバイスが形成されつつある半導
体基板に対して、（メカノケミカル）ポリシングまたは
（メカノケミカル）ラッピングによる加工を施すことが
でき、該半導体基板の加工が行われる隔壁で隔てられた
第一の空間は、装置周辺の圧力に比して異なった圧力雰
囲気を保つことが可能な圧力制御機構を有することを特
徴とする。

【００１９】また、前記圧力制御機構は、隔壁で周辺と
隔てられた加工の為の空間に低塵性の雰囲気を送り込む
手段と、該空間の圧力をモニターする手段と、該空間の
圧力が装置周辺の雰囲気圧力より所定の圧力差となるべ
く該空間の雰囲気を排気する手段、とを少なくとも備え
たとしてもよい。（請求項３記載の発明の手段）この発明の半導体デバイ
ス製造装置は前記発明において、前記被加工半導体基板
が複数枚保持された第一のカセットを装具するための隔
壁で隔てられた第二の空間と、（メカノケミカル）ポリ
シングまたは（メカノケミカル）ラッピングによる加工
が施された半導体基板を収納する第二のカセットを装具
するための隔壁で隔てられた第三の空間とを有し、さら
に、該第二及び第三の空間の圧力を制御する機構を有す
ることを特徴とする。

【００２０】また、第二の空間と第三の空間、さらに、
第一のカセットと第二カセットを兼ねることとしてもよ
い。

【００２１】

【作用】上記の手段を採用した結果、この発明は以下の
ような作用を有する。（請求項１記載の発明の作用）装置周辺の圧力雰囲気に
比して半導体基板の加工が行われる隔壁で隔てられた第
一の空間の圧力雰囲気を低く設定すると、半導体基板の
加工で発生した塵が装置周辺に流出しない。（請求項３記載の発明の作用）上記作用を有すると共に
次の作用を有する。ウェハを格納した第一のカセットを
装填したり回収する時はＰ₀（周辺装置の圧力）＞Ｐ₂₁
（第二の空間の圧力）とし、当該作業が終了した時点で
直ちにＰ₀＝Ｐ₂₁に戻す。同様に、第二の空間の第一の
カセットからウェハを第一の空間に出す時は、Ｐ₂₁＞Ｐ
₂₀（第一の空間の圧力）とするが、当該作業の終了の時
点で直ちにＰ₂₁＝Ｐ₂₀に戻す。同様に、第三の空間の第
二のカセットへウェハを第一の空間から入れる時はＰ₂₂
（第三の空間の圧力）＞Ｐ₀に戻すとウェハの加工中の
Ｐ₂₀はクリーンルーム雰囲気圧力と同じ程度を保つこと
ができ、加工に用いる溶媒の過剰な蒸発を防止できる。

【００２２】

【実施例】従来の装置が持つ根本的な問題を新規な構成
の提案で解消した。以下、具体的な事例を図１に示した
模式図を基に説明する。本発明の最も大きな特徴は、ウ
ェハに施すＭＣＰ又はＭＣＬの空間を、隔壁２０で他の
空間から隔離してカプセル化することにある。この隔離
された第一の空間と隣接させて、ウェハを該加工空間に
送り込む（以下、ロードと表記）ための第二の空間２
１、いわゆる前室、及びウェハを該加工空間から回収す
る（以下、アンロードと表記）ための第三の空間２２を
形成する。

【００２３】第二の空間２１、いわゆる前室を設けるこ
とは以下に述べるように大きな効果がある。尚、当然で
あるが、第二の空間２１と第三の空間２２の双方とも隔
壁２０及び外のクリーンルームと隔てる為の隔壁を有
し、これらの隔壁は、ウェハのロード時やアンロード時
には隔壁２０との隔壁が、また被加工ウェハを納めたカ
セット２３を装置に装具したり回収する時はクリーンル
ームとの隔壁がそれぞれ開閉される。装置内部で第二の
空間２１からウェハを取り出して加工テーブル２４に載
せたり、加工済ウェハをテーブルから取り上げて第三の
空間２２に回収する機構部（例えば自動装填ロボット）
２５が組み込まれていることは、発塵性の被加工室と清
浄なクリーンルームを完全に隔てることとなり、本発明
の効果を一層増すものである。

【００２４】さて、このようにカプセル化された空間で
ウェハのＭＣＰ或いはＭＣＬ加工を行うのであるが、隔
壁２０と、隔壁２０で囲まれた第二の空間２１、第三の
空間２２の三者とも目的に応じた雰囲気圧力制御が必要
である。このため、隔壁２０と、隔壁２０で囲まれた第
二の空間２１、第三の空間２２の三者ともクラスを著し
く向上させた清浄雰囲気或いはフィルタ等で除塵された
Ｎ₂ガスなどの不活性雰囲気を送り出す機構（図示せ
ず）、これら三空間の雰囲気を排気する機構（一部の排
気２６のみ図示）、これら三空間の雰囲気圧力をモニタ
ーとして所定の圧力に保つ機構がそれぞれ具備される。
但し、経済化を狙い、圧力のモニター及び所定の圧力に
保つ機構は簡略化することは可能である。

【００２５】先ず、本発明が有する第一の圧力制御の考
えを説明する。クリーンルームの雰囲気圧力Ｐ₀に対し
て第二の空間２１及び第三の空間２２の雰囲気圧力Ｐ
₂₁₂₂、さらに隔壁２０で囲まれた空間の雰囲気圧力
Ｐ₂₀、の順に圧力を低くする設定が効果を上げる。これ
は、この順に高塵雰囲気となるため、高塵雰囲気が隣接
する低塵雰囲気に流れ込まない、すなわち、結果として
ＭＣＰ或いはＭＣＬ加工で発生した塵がクリーンルーム
雰囲気に流出しないという第一の効果を生む。この結果
は、隔壁２０で囲まれた空間とクリーンルームの間に第
二の空間２１及び第三の空間２２を設けたことで一層強
調されることとなる。

【００２６】次に、第三の圧力制御の考え方を説明す
る。上記のような雰囲気圧力設定とすると、隔壁２０で
囲まれた空間は大気圧より低く設定されざるを得ない。
このような減圧下では、研磨剤を溶かした溶剤（通常、
一部揮発性成分が含まれる）の蒸気圧が相対的に高くな
り、過剰の蒸発が発生してしまう。これを防ぐため、Ｐ
₀＞Ｐ₂₁₂₂＞Ｐ₂₀なる圧力制御を、時間と共に変化させ
ることが本発明の構造では可能である。すなわち、ウェ
ハを格納したカセットを装填したり回収する時はＰ₀＞
Ｐ₂₁₂₂とし、当該作業が終了した時点で直ちにＰ₀＝Ｐ
₂₁に戻す。同様に、第三の空間２２或いはカセット２３
からウェハを加工テーブル２４に出し入れする時は、Ｐ
₂₁₂₂＞Ｐ₂₀とするが、当該作業の終了の時点で直ちにＰ
₂₁₂₂＝Ｐ₂₀に戻す。同様に、第三の空間２２或いはカセ
ット２３からウェハを加工テーブル２４に出し入れする
時は、Ｐ₂₁₂₂＞Ｐ₀に戻す。

【００２７】このような一連の手順を経ることでウェハ
の加工中のＰ₂₀はクリーンルーム雰囲気圧力と同じ程度
を保つことができる。このようなウェハの移送と一連の
雰囲気圧力制御は、ＭＣＰ或いはＭＣＬ加工で発生した
塵がクリーンルームに流出しないばかりではなく、加工
に用いる溶媒の過剰な蒸発を防止できるという第二の効
果を生む。

【００２８】さらに、本発明の構成を活用することで別
の利点を生むことができる。ＭＣＰ或いはＭＣＬの加工
を行う際、Ｐ₂₀を大気圧より高く設定することで先の溶
媒の相対的な蒸気圧が小さくなり、過剰な蒸発を防止す
ることが可能となる。また、図８及び図９の如き開放さ
れた装置構成では、蒸発が甚だしく使用が困難であった
り、人体への影響が懸念されて使用を見送られていた。
新たな溶媒の使用をも可能とするものである。このよう
な溶媒の使用は、隔壁２０で囲まれた空間の雰囲気に、
所望の溶媒を飽和蒸気圧まで含ませることで安定した特
性とすることができ、本発明が有する第三の効果であ
る。

【００２９】以上の説明においては、第二の空間２１と
第三の空間２２を別々に設けた構成としたが、一方を割
愛して経済化を図ることも可能である。また、自動装填
ロボットの装着を見送り、人手で加工テーブル２４にウ
ェハをセットすることも可能である。その場合はウェハ
をセットする為の開口部が隔壁２０に設けられる必要が
あり、当然のことであるが第二の空間２１及び第三の空
間２２は不要となる。また、研磨クロス等の消耗資材を
交換する為の第４の空間を設けることも可能である。

【００３０】以上、述べたように、本発明の構成を取れ
ば、サブミクロンＬＳＩの開発、生産に不可欠な半導体
基板の平坦化加工を容易に、かつ、高清浄度なクリーン
ルーム雰囲気への悪影響を与えることなく実施できると
いう大きな利点を有する。また、加工時の雰囲気圧力及
び気体分圧の制御を行うことにより、従来の方法では得
られなかった高精度、高効率な加工を可能とするもので
ある。

【００３１】尚、本明細書では、Ｓｉ半導体を例に取り
説明したが、これに限定されるものではなく、化合物半
導体基板やＳｉと化合物半導体を組み合わせた複合半導
体基板の加工に用いることが可能なのはもちろんであ
る。

【００３２】

【発明の効果】この発明は上述のような構成を有するも
のであり、次の効果を奏する。（請求項１記載の発明の効果）半導体基板の加工で発生
した塵が装置周辺に流出しないので、低発塵化しうる半
導体デバイス製造装置を提供することが出来る。（請求項３記載の発明の効果）上記効果を有すると共に
次の効果を有する。

【００３３】加工に用いる溶媒の過剰な蒸発を防止でき
るので、蒸発が甚だしく使用が困難であったり人体への
影響が懸念されて使用が見送られていた新たな溶剤の使
用をも可能となる。

【図面の簡単な説明】

【図１】この発明の半導体デバイス製造装置の実施例を
説明する斜視図。

【図２】図１の半導体デバイス製造装置の上面図。

【図３】製造工程における半導体デバイスの断面形状の
説明図。

【図４】製造工程における半導体デバイスの断面形状の
説明図。

【図５】製造工程における半導体デバイスの断面形状の
説明図。

【図６】製造工程における半導体デバイスの断面形状の
説明図。

【図７】製造工程における半導体デバイスの断面形状の
説明図。

【図８】従来の半導体デバイス製造装置を説明する斜視
図。

【図９】図８の半導体デバイス製造装置の要部の拡大
図。

【符号の説明】

２０隔壁２１第二の空間２２第三の空間２３第一のカセット

───────────────────────────────────────────────────── フロントページの続き (72)発明者土肥俊郎埼玉県所沢市美原町３−2970−53 (72)発明者林米次大阪府大阪市中央区本町１丁目８番12号ロデール・ニッタ株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】半導体デバイスが形成されつつある半導
体基板に対して、（メカノケミカル）ポリシングまたは
（メカノケミカル）ラッピングによる加工を施すことが
でき、該半導体基板の加工が行われる隔壁で隔てられた
第一の空間は、装置周辺の圧力に比して異なった圧力雰
囲気を保つことが可能な圧力制御機構を有することを特
徴とする半導体デバイス製造装置。
【請求項２】前記圧力制御機構は、隔壁で周辺と隔て
られた加工の為の空間に低塵性の雰囲気を送り込む手段
と、該空間の圧力をモニターする手段と、該空間の圧力
が装置周辺の雰囲気圧力より所定の圧力差となるべく該
空間の雰囲気を排気する手段、とを少なくとも備えたこ
とを特徴とする請求項１記載の半導体デバイス製造装
置。
【請求項３】前記被加工半導体基板が複数枚保持され
た第一のカセットを装具するための隔壁で隔てられた第
二の空間と、（メカノケミカル）ポリシングまたは（メ
カノケミカル）ラッピングによる加工が施された半導体
基板を収納する第二のカセットを装具するための隔壁で
隔てられた第三の空間とを有し、さらに、該第二及び第
三の空間の圧力を制御する機構を有することを特徴とす
る請求項１又は２記載の半導体デバイス製造装置。
【請求項４】第二の空間と第三の空間、さらに、第一
のカセットと第二カセットを兼ねることを特徴とする請
求項３記載の半導体デバイス製造装置。