JP2543709B2 - 入力装置 - Google Patents
入力装置Info
- Publication number
- JP2543709B2 JP2543709B2 JP17421387A JP17421387A JP2543709B2 JP 2543709 B2 JP2543709 B2 JP 2543709B2 JP 17421387 A JP17421387 A JP 17421387A JP 17421387 A JP17421387 A JP 17421387A JP 2543709 B2 JP2543709 B2 JP 2543709B2
- Authority
- JP
- Japan
- Prior art keywords
- input device
- transparent conductive
- conductive film
- dummy
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Position Input By Displaying (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力装置に関するものである。
従来の入力装置は、第６図に示すように、上基板１と
下基板５の対向する内面に上基板電極２と下基板電極６
とがストライプ状に形成されており上基板電極２と下基
板電極６とは直交してマトリクス状になっている。従っ
て、ストライプ状に形成された上基板電極間及び下基板
電極間には透明導電膜は形成されておらず、上基板１な
らびに下基板５の基板表面が露出している状態であっ
た。
下基板５の対向する内面に上基板電極２と下基板電極６
とがストライプ状に形成されており上基板電極２と下基
板電極６とは直交してマトリクス状になっている。従っ
て、ストライプ状に形成された上基板電極間及び下基板
電極間には透明導電膜は形成されておらず、上基板１な
らびに下基板５の基板表面が露出している状態であっ
た。
尚、第７図は従来の入力装置でスペーサー８が規則的
に配置されているタイプの断面図である。第８図は従来
の入力装置でスペーサー８が不規則に配置されているタ
イプの断面図である。
に配置されているタイプの断面図である。第８図は従来
の入力装置でスペーサー８が不規則に配置されているタ
イプの断面図である。
前述のように、上基板１と下基板５に形成されたスト
ライプ状電極以外の領域は，その基板素面が露出してい
る。そのために，前記基板を押圧して入力操作をしたと
きまたは任意の理由により前記基板素面同士が接触する
と，第９図及び第10図に示すようにその接触部表面のブ
ロッキング作用により密着して接触部の基板同士が離れ
ない。そして，その接触部分にニュートンリング９が発
生するので，入力装置の外観を著しく損ねるという問題
点を有していた。
ライプ状電極以外の領域は，その基板素面が露出してい
る。そのために，前記基板を押圧して入力操作をしたと
きまたは任意の理由により前記基板素面同士が接触する
と，第９図及び第10図に示すようにその接触部表面のブ
ロッキング作用により密着して接触部の基板同士が離れ
ない。そして，その接触部分にニュートンリング９が発
生するので，入力装置の外観を著しく損ねるという問題
点を有していた。
本発明はこの様な問題点を解決するもので、その目的
はニュートンリング９の発生を防ぎ、入力装置の外観を
常に保つことができる入力装置を提供することにある。
はニュートンリング９の発生を防ぎ、入力装置の外観を
常に保つことができる入力装置を提供することにある。
本発明の入力装置は，上下２枚の透明基板の対向する
内面に，透明導電膜からなるストライプ状電極を上下で
交差するように形成し，上下透明基板間にはスペーサが
配置され，上下透明基板はシールを介して接着された入
力装置において、位置検出に関与しないダミー透明導電
膜が，少なくとも１枚の透明基板における前記ストライ
プ状電極間に，または前記ストライプ状電極を囲むよう
に該ストライプ状電極との間に間隙を有して形成されて
なることを特徴とする。
内面に，透明導電膜からなるストライプ状電極を上下で
交差するように形成し，上下透明基板間にはスペーサが
配置され，上下透明基板はシールを介して接着された入
力装置において、位置検出に関与しないダミー透明導電
膜が，少なくとも１枚の透明基板における前記ストライ
プ状電極間に，または前記ストライプ状電極を囲むよう
に該ストライプ状電極との間に間隙を有して形成されて
なることを特徴とする。
また本発明の第２の入力装置は，上下２枚の透明基板
の対向する内面に，透明導電膜からなるストライプ状電
極を上下で交差するように形成し，上下透明基板間には
スペーサが配置され，上下透明基板は対向する内面の外
周に配置されたシールを介して接着された入力装置にお
いて，少なくとも１枚の透明基板における前記シールに
より囲まれた領域内には第１の領域と第２の領域とが互
いに分離して配置されてなり，前記第１の領域には，前
記ストライプ状電極が形成されてなり，前記第２の領域
には，位置検出に関与しないダミー透明導電膜が形成さ
れてなることを特徴とする。
の対向する内面に，透明導電膜からなるストライプ状電
極を上下で交差するように形成し，上下透明基板間には
スペーサが配置され，上下透明基板は対向する内面の外
周に配置されたシールを介して接着された入力装置にお
いて，少なくとも１枚の透明基板における前記シールに
より囲まれた領域内には第１の領域と第２の領域とが互
いに分離して配置されてなり，前記第１の領域には，前
記ストライプ状電極が形成されてなり，前記第２の領域
には，位置検出に関与しないダミー透明導電膜が形成さ
れてなることを特徴とする。
前記ダミー透明導電膜を任意の形状のパターンに形成
した場合、そのパターン間のギャップは2mm以下が望ま
しい。2mmを超えてしまうと従来と同様にニュートンリ
ングが発生しやすく視覚的に入力装置の外観を損なうも
のである。
した場合、そのパターン間のギャップは2mm以下が望ま
しい。2mmを超えてしまうと従来と同様にニュートンリ
ングが発生しやすく視覚的に入力装置の外観を損なうも
のである。
上記のような構成としたことにより，少なくとも一方
の基板におけるストライプ状電極が形成されていない領
域には透明導電膜が形成されているので，基板露出表面
同士で接触することがなくなり，よって基板露出表面同
士の接触により生ずるニュートンリングを防止すること
ができる。
の基板におけるストライプ状電極が形成されていない領
域には透明導電膜が形成されているので，基板露出表面
同士で接触することがなくなり，よって基板露出表面同
士の接触により生ずるニュートンリングを防止すること
ができる。
（実施例１） 第１図は本発明の入力装置の本実施例に於ける上基板
１の平面図であり、第２図は、下基板５の平面図であ
る。第１図の１はフレキシブルな透明プラスチック基板
で、ポリエステル、ポリカーボネート、アクリル等のフ
ィルムを用いた。上基板電極２は、透明電極でスパッタ
法で形成されるITO膜である。３は、本発明に於けるダ
ミー透明導電膜で、前記した上基板電極２と同様ITO膜
で形成されている。４は上下基板を接着するシールであ
る。５は下基板で、ガラス又は前記したプラスチックフ
ィルムを用いた。６は下基板の透明電極でスパッタ法、
CVD法，ラミネート法等で形成されるITO、SnO2膜などを
用いた。７は本発明に於けるダミー透明導電膜で、前記
したITO、SnO2等で形成されている。
１の平面図であり、第２図は、下基板５の平面図であ
る。第１図の１はフレキシブルな透明プラスチック基板
で、ポリエステル、ポリカーボネート、アクリル等のフ
ィルムを用いた。上基板電極２は、透明電極でスパッタ
法で形成されるITO膜である。３は、本発明に於けるダ
ミー透明導電膜で、前記した上基板電極２と同様ITO膜
で形成されている。４は上下基板を接着するシールであ
る。５は下基板で、ガラス又は前記したプラスチックフ
ィルムを用いた。６は下基板の透明電極でスパッタ法、
CVD法，ラミネート法等で形成されるITO、SnO2膜などを
用いた。７は本発明に於けるダミー透明導電膜で、前記
したITO、SnO2等で形成されている。
本実施例では、上基板電極２及び下基板電極６の周囲
にダミー透明導電膜３、７をベタパターンで形成した。
にダミー透明導電膜３、７をベタパターンで形成した。
以上の様な上下基板に任意のスペーサを用いて構成し
た入力装置を、筆記、押圧等の表面荷重を加えてニュー
トンリングの発生を調べたところ、全く発生せず、極め
て良好な結果が得られた。これにより入力装置を平静使
用する際の外観を、十分保つことができた。
た入力装置を、筆記、押圧等の表面荷重を加えてニュー
トンリングの発生を調べたところ、全く発生せず、極め
て良好な結果が得られた。これにより入力装置を平静使
用する際の外観を、十分保つことができた。
（実施例２） 第３図はダミー透明導電膜３、７をマトリクス状に形
成したものである。導電膜の大きさは任意で良く、ギャ
ップ巾が2mm以下であれば十分にニュートンリングの発
生を防ぐことができる。本実施例の場合は、ニュートン
リングの発生を防ぐだけでなく、電極間ショートをも合
わせて防ぐ効果も有する。
成したものである。導電膜の大きさは任意で良く、ギャ
ップ巾が2mm以下であれば十分にニュートンリングの発
生を防ぐことができる。本実施例の場合は、ニュートン
リングの発生を防ぐだけでなく、電極間ショートをも合
わせて防ぐ効果も有する。
（実施例３） 第４図はダミー透明導電膜３、７を円状で且つマトリ
クス状に形成したものである。本例も実施例２と同様ギ
ャップ幅が2mm以下であれば、ニュートンリング発生の
防止と、電極間ショートの防止に有効であった。
クス状に形成したものである。本例も実施例２と同様ギ
ャップ幅が2mm以下であれば、ニュートンリング発生の
防止と、電極間ショートの防止に有効であった。
（実施例４） 第５図は、ダミー透明導電膜３、７を任意の形状に形
成した例を示すものであり、形成されたパターン間のギ
ャップ幅が2mm以下であれば前述した各実施例と同様の
効果を有している。
成した例を示すものであり、形成されたパターン間のギ
ャップ幅が2mm以下であれば前述した各実施例と同様の
効果を有している。
尚、以上述べた各実施例においては上基板１及び下基
板５の両方にダミー透明導電膜を形成したがどちらか一
方の基板に形成すれば同様の効果を有するものである。
板５の両方にダミー透明導電膜を形成したがどちらか一
方の基板に形成すれば同様の効果を有するものである。
又、ダミー透明導電膜と上基板電極又は下基板電極と
を同時に形成することも可能であることは言うまでもな
い。
を同時に形成することも可能であることは言うまでもな
い。
以上の様に本発明によれば、透明電極をストライプ状
に配置して位置検出を行なう入力装置に於いて、上下基
板のストライプ電極間の基板露出部に発生するニュート
ンリングにより、入力装置の外観を著しく損ねるという
欠点を解決し、平静使用時の外観を保つことのできる入
力装置を提供することができる。
に配置して位置検出を行なう入力装置に於いて、上下基
板のストライプ電極間の基板露出部に発生するニュート
ンリングにより、入力装置の外観を著しく損ねるという
欠点を解決し、平静使用時の外観を保つことのできる入
力装置を提供することができる。
更に、任意の形状のピッチパターンを形成すれば、外
観を保持し且つ電極間ショートも防ぐという効果を有す
る。
観を保持し且つ電極間ショートも防ぐという効果を有す
る。
第１図は本発明の実施例１の上基板平面図。 第２図は本発明の実施例１の下基板平面図。 第３図は本発明の実施例２のダミー透明導電膜の拡大
図。 第４図は本発明の実施例３のダミー透明導電膜の拡大
図。 第５図は、本発明の実施例４のダミー透明導電膜の拡大
図。 第６図は従来の入力装置の平面図。 第７図は第６図に示した従来の入力装置の平面図に於け
る、Ａ−Ａ断面図。 第８図は、従来の入力装置で、スペーサを不規則に配し
たタイプの断面図。 第９図は、従来の入力装置でニュートンリングが発生し
ている様子を示す、平面図。第10図は、第９図の断面
図。 １……上基板 ２……上基板電極 ３……ダミー透明導電膜 ４……シール ５……下基板 ６……下基板電極 ７……ダミー透明導電膜 ８……スペーサー ９……ニュートンリング
図。 第４図は本発明の実施例３のダミー透明導電膜の拡大
図。 第５図は、本発明の実施例４のダミー透明導電膜の拡大
図。 第６図は従来の入力装置の平面図。 第７図は第６図に示した従来の入力装置の平面図に於け
る、Ａ−Ａ断面図。 第８図は、従来の入力装置で、スペーサを不規則に配し
たタイプの断面図。 第９図は、従来の入力装置でニュートンリングが発生し
ている様子を示す、平面図。第10図は、第９図の断面
図。 １……上基板 ２……上基板電極 ３……ダミー透明導電膜 ４……シール ５……下基板 ６……下基板電極 ７……ダミー透明導電膜 ８……スペーサー ９……ニュートンリング
Claims (6)
- 【請求項１】上下２枚の透明基板の対向する内面に，透
明導電膜からなるストライプ状電極を上下で交差するよ
うに形成し，上下透明基板間にはスペーサが配置され，
上下透明基板はシールを介して接着された入力装置にお
いて， 位置検出に関与しないダミー透明導電膜が，少なくとも
１枚の透明基板における前記ストライプ状電極間に，ま
たは前記ストライプ状電極を囲むように該ストライプ状
電極との間に間隙を有して形成されてなることを特徴と
する入力装置。 - 【請求項２】前記ダミー透明導電膜をベタパターン形状
または任意形状に分割されたピッチパターン形状に形成
されてなることを特徴とする特許請求の範囲第１項記載
の入力装置。 - 【請求項３】任意形状に分割された前記ピッチパターン
間のギャップ幅が2mm以下であることを特徴とする特許
請求の範囲第１項記載の入力装置。 - 【請求項４】前記ダミー透明導電膜と前記ストライプ状
電極とが同一材料からなることを特徴とする特許請求の
範囲第１項記載の入力装置。 - 【請求項５】上下２枚の透明基板の対向する内面に，透
明導電膜からなるストライプ状電極を上下で交差するよ
うに形成し，上下透明基板間にはスペーサが配置され，
上下透明基板は対向する内面の外周に配置されたシール
を介して接着された入力装置において， 少なくとも１枚の透明基板における前記シールにより囲
まれた領域内には第１の領域と第２の領域とが互いに分
離して配置されてなり， 前記第１の領域には，前記ストライプ状電極が形成され
てなり， 前記第２の領域には，位置検出に関与しないダミー透明
導電膜が形成されてなることを特徴とする入力装置。 - 【請求項６】前記第２の領域に形成されたダミー透明導
電膜が複数に分割されていることを特徴とする特許請求
の範囲第５項記載の入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17421387A JP2543709B2 (ja) | 1987-07-13 | 1987-07-13 | 入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17421387A JP2543709B2 (ja) | 1987-07-13 | 1987-07-13 | 入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6417115A JPS6417115A (en) | 1989-01-20 |
| JP2543709B2 true JP2543709B2 (ja) | 1996-10-16 |
Family
ID=15974702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17421387A Expired - Lifetime JP2543709B2 (ja) | 1987-07-13 | 1987-07-13 | 入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543709B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2112370B (en) * | 1981-09-04 | 1984-09-26 | Ciba Geigy Ag | Inhibition of scale formation and corrosion in aqueous systems |
| GB8616447D0 (en) * | 1986-07-05 | 1986-08-13 | Ciba Geigy Ag | Compounds |
| EP2204723A3 (en) | 2002-10-16 | 2010-07-21 | Alps Electric Co., Ltd. | Transparent coordinate input device |
| JP5247383B2 (ja) * | 2008-11-28 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 抵抗膜型タッチパネルおよび入力機能付き表示装置 |
| EP2449547B1 (en) * | 2009-06-30 | 2016-09-21 | 3M Innovative Properties Company | Electronic displays and metal micropatterned substrates having a graphic |
| JP5518084B2 (ja) * | 2009-09-15 | 2014-06-11 | シャープ株式会社 | タッチパネルおよびこれを備えた表示装置 |
| US20110148771A1 (en) * | 2009-12-21 | 2011-06-23 | Teh-Zheng Lin | Touch panel |
| JP5373938B2 (ja) * | 2012-06-22 | 2013-12-18 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4696860A (en) * | 1985-09-26 | 1987-09-29 | John Fluke Mfg. Co., Inc. | Particulate spacers for inhibiting Newton rings in touch sensitive overlays |
-
1987
- 1987-07-13 JP JP17421387A patent/JP2543709B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6417115A (en) | 1989-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527862A (en) | Liquid crystal display keyboard | |
| KR101073333B1 (ko) | 터치 스크린 패널 및 그 제조방법 | |
| JP3613294B2 (ja) | 液晶表示パネル | |
| JPS6122520A (ja) | スイツチ・マトリツクス装置 | |
| JP2543709B2 (ja) | 入力装置 | |
| US7023429B2 (en) | Touch panel and method of making the same | |
| EP0062289A3 (en) | Display panel | |
| CN106842691A (zh) | 一种液晶显示面板及制作方法、显示装置 | |
| KR102555404B1 (ko) | 플렉서블 디스플레이 및 이의 제조 방법 | |
| JPH0384831A (ja) | プラズマディスプレイパネル | |
| US4176917A (en) | Liquid crystal display device | |
| JPH0325217Y2 (ja) | ||
| JP3205224B2 (ja) | 座標入力装置 | |
| JPH0331111Y2 (ja) | ||
| JPS62124528A (ja) | 液晶表示パネル | |
| JPH01200527A (ja) | 透明タッチパネル | |
| KR100539582B1 (ko) | 터치 패널 및 그 제조방법 | |
| JPH03208021A (ja) | 液晶表示装置 | |
| JP2520595B2 (ja) | 液晶表示装置の構造 | |
| JPH06325657A (ja) | 透明タッチパネル | |
| JPS63195623A (ja) | 液晶表示素子の製造方法 | |
| JP2503752Y2 (ja) | 液晶表示装置 | |
| JPS6167020A (ja) | 液晶表示素子 | |
| JPH0447929B2 (ja) | ||
| JPS6252814A (ja) | 透明キ−ボ−ドスイツチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |