JP2540830B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2540830B2 JP2540830B2 JP62000652A JP65287A JP2540830B2 JP 2540830 B2 JP2540830 B2 JP 2540830B2 JP 62000652 A JP62000652 A JP 62000652A JP 65287 A JP65287 A JP 65287A JP 2540830 B2 JP2540830 B2 JP 2540830B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- concentration impurity
- electrode pattern
- impurity layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にセルファライン・ゲ
ート構造のFETに関する。
ート構造のFETに関する。
以下半絶縁性GaAs基板を用いたジャンクッションFET
（以下JFETという）を例にとって従来技術を説明する。
（以下JFETという）を例にとって従来技術を説明する。
第３図および第４図はそれぞれ従来のセルフアライン
JFETのゲート電極パターンの平面図およびそれにより形
成される高濃度不純物層（ソースおよびドレイン）の模
型斜視図である。ここで、１はGaAs基板,2aはゲート電
極パターン,3および４は高濃度不純物層,5aはゲート電
極の底部をそれぞれ示す。
JFETのゲート電極パターンの平面図およびそれにより形
成される高濃度不純物層（ソースおよびドレイン）の模
型斜視図である。ここで、１はGaAs基板,2aはゲート電
極パターン,3および４は高濃度不純物層,5aはゲート電
極の底部をそれぞれ示す。
一般にこの種のFETでは動作時においても常に高濃度
不純物層3,4間を流れるリーク電流が基板１内に存在し
ドレイン電圧への上昇と共に無視し得なくなるが、特に
従来の如くゲート電極パターン2aが単純な直線形状のも
のであると、高濃度不純物層3,4のコーナー部6aに電界
集中がおこるので、より一層大きなリーク電流が流れる
欠点を有する。
不純物層3,4間を流れるリーク電流が基板１内に存在し
ドレイン電圧への上昇と共に無視し得なくなるが、特に
従来の如くゲート電極パターン2aが単純な直線形状のも
のであると、高濃度不純物層3,4のコーナー部6aに電界
集中がおこるので、より一層大きなリーク電流が流れる
欠点を有する。
本発明の目的は、上記の情況に鑑み上記コーナー部に
おける電界集中を低減して基板リーク電流を抑制し得る
ようにしたセレフアライン・ゲート構造の半導体装置を
提供することである。
おける電界集中を低減して基板リーク電流を抑制し得る
ようにしたセレフアライン・ゲート構造の半導体装置を
提供することである。
本発明の半導体装置は、メサ形状を形成することなく
平坦な表面を有する半導体基板にゲート電極パターンの
セルフアラインにより高濃度不純物層が形成されるFET
において、前記ゲート電極パターンが高濃度不純物層の
コーナーの直角部を切除するように順次幅広になって形
成されかつそのまま順次幅広になって前記高濃度不純物
の外側に延在していることを特徴とする。
平坦な表面を有する半導体基板にゲート電極パターンの
セルフアラインにより高濃度不純物層が形成されるFET
において、前記ゲート電極パターンが高濃度不純物層の
コーナーの直角部を切除するように順次幅広になって形
成されかつそのまま順次幅広になって前記高濃度不純物
の外側に延在していることを特徴とする。
以下、図面を用いて本発明を詳細に説明する。第１図
および第２図はそれぞれ本発明のセルフアライン・JFET
のゲート電極パターンの平面図およびそれにより形成さ
れる高濃度不純物層（ソースおよびドレイン）の模型斜
視図である。ここで、１および3,4は第３図，第４図と
同じくGaAs基板および高濃度不純物層をそれぞれ示し、
また、5bおよび6bはそれぞれ同じくゲート電極の底部お
よび高濃度不純物層3,4のコーナー部を表わしている。
本実施例によれば、ゲート電極パターン2bは従来の如く
単なる直線形状をとらず高濃度不純物層3,4のコーナー
部の直角辺を切除するように形成するので、この部分の
電界集中は、従来に比べると著しく小さくなり、これに
因る基板リーク電流を抑えるよう作用する。その場合、
高濃度不純物層3,4の形成には従来通り単純な四角形の
マスクを用い得てゲート電極に対する目合せずれについ
てほぼ従来通りの許容幅を保ち得るので、セルフアライ
ンの利点をそのまま保つことができる。
および第２図はそれぞれ本発明のセルフアライン・JFET
のゲート電極パターンの平面図およびそれにより形成さ
れる高濃度不純物層（ソースおよびドレイン）の模型斜
視図である。ここで、１および3,4は第３図，第４図と
同じくGaAs基板および高濃度不純物層をそれぞれ示し、
また、5bおよび6bはそれぞれ同じくゲート電極の底部お
よび高濃度不純物層3,4のコーナー部を表わしている。
本実施例によれば、ゲート電極パターン2bは従来の如く
単なる直線形状をとらず高濃度不純物層3,4のコーナー
部の直角辺を切除するように形成するので、この部分の
電界集中は、従来に比べると著しく小さくなり、これに
因る基板リーク電流を抑えるよう作用する。その場合、
高濃度不純物層3,4の形成には従来通り単純な四角形の
マスクを用い得てゲート電極に対する目合せずれについ
てほぼ従来通りの許容幅を保ち得るので、セルフアライ
ンの利点をそのまま保つことができる。
第５図は本発明の他の実施例を示すゲート電極パター
ンの平面図である。本実施例によれば、高濃度不純物層
3,4のコーナー部は直角部のその何れか一方のみがゲー
ト電極パターン2cによって切除されるように形成され
る。一般に、ゲートとソース間の電位差は小さく、それ
らとドレイン間の電位差は大きいという使われ方が多い
ので、そのような使い方の場合には本実施例のようにゲ
ート電極の片側のみに角度をつけその側をドレインとし
て使用すればリーク電流の抑制効果をそれほど変えるこ
となく動作せしめることができる。
ンの平面図である。本実施例によれば、高濃度不純物層
3,4のコーナー部は直角部のその何れか一方のみがゲー
ト電極パターン2cによって切除されるように形成され
る。一般に、ゲートとソース間の電位差は小さく、それ
らとドレイン間の電位差は大きいという使われ方が多い
ので、そのような使い方の場合には本実施例のようにゲ
ート電極の片側のみに角度をつけその側をドレインとし
て使用すればリーク電流の抑制効果をそれほど変えるこ
となく動作せしめることができる。
以上詳細に説明したように、本発明によれば、ゲート
電極の形状に角度をもたせることにより、ソース，ドレ
インの各コーナー部の電界集中を緩和し得るのでセルフ
アライン構造のFETにおける基板リーク電流の低減に大
きな効果をあげることができる。
電極の形状に角度をもたせることにより、ソース，ドレ
インの各コーナー部の電界集中を緩和し得るのでセルフ
アライン構造のFETにおける基板リーク電流の低減に大
きな効果をあげることができる。
第１図および第２図はそれぞれ本発明のセルフアライン
JFETのゲート電極パターンの平面図およびそれにより形
成される高濃度不純物層（ソースおよびドレイン）の模
型斜視図、第３図および第４図はそれぞれ従来のJFETの
ゲート電極パターンの平面図およびそれにより形成され
る高濃度不純物層（ソースおよびドレイン）の模型斜視
図、第５図は本発明の他の実施例を示すゲート電極パタ
ーンの平面図である。 １……GaAs半導体基板、2a,2b,2c……ゲート電極パター
ン、3,4……高濃度不純物層、5a,5b……ゲート電極の底
部、6a,6b……高濃度不純物層のコーナー部。
JFETのゲート電極パターンの平面図およびそれにより形
成される高濃度不純物層（ソースおよびドレイン）の模
型斜視図、第３図および第４図はそれぞれ従来のJFETの
ゲート電極パターンの平面図およびそれにより形成され
る高濃度不純物層（ソースおよびドレイン）の模型斜視
図、第５図は本発明の他の実施例を示すゲート電極パタ
ーンの平面図である。 １……GaAs半導体基板、2a,2b,2c……ゲート電極パター
ン、3,4……高濃度不純物層、5a,5b……ゲート電極の底
部、6a,6b……高濃度不純物層のコーナー部。
Claims (1)
- 【請求項１】メサ形状を形成することなく平坦な表面を
有する半導体基板にゲート電極パターンのセルフアライ
ンにより高濃度不純物層が形成されるFETにおいて、前
記ゲート電極パターンが高濃度不純物層のコーナーの直
角部を切除するように順次幅広になって形成されかつそ
のまま順次幅広になって前記高濃度不純物層の外側に延
在していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62000652A JP2540830B2 (ja) | 1987-01-05 | 1987-01-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62000652A JP2540830B2 (ja) | 1987-01-05 | 1987-01-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169077A JPS63169077A (ja) | 1988-07-13 |
| JP2540830B2 true JP2540830B2 (ja) | 1996-10-09 |
Family
ID=11479643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62000652A Expired - Lifetime JP2540830B2 (ja) | 1987-01-05 | 1987-01-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540830B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133080A (en) * | 1978-04-06 | 1979-10-16 | Nec Corp | Semiconductor device |
| JPS6049676A (ja) * | 1983-08-29 | 1985-03-18 | Fujitsu Ltd | 半導体装置 |
| JPS60130862A (ja) * | 1983-12-20 | 1985-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6155961A (ja) * | 1984-08-27 | 1986-03-20 | Nec Corp | 半導体装置の電極構造 |
| JPS61285769A (ja) * | 1985-06-12 | 1986-12-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-01-05 JP JP62000652A patent/JP2540830B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169077A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62196360U (ja) | ||
| JP2540830B2 (ja) | 半導体装置 | |
| JPH0242447U (ja) | ||
| JPS62115775A (ja) | 半導体装置 | |
| JPS6279673A (ja) | 電界効果トランジスタ | |
| JPH02114670A (ja) | 電界効果トランジスタ | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JPH0256438U (ja) | ||
| JP2586835Y2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0379425U (ja) | ||
| JPS62196359U (ja) | ||
| JPS59119045U (ja) | 高出力高周波トランジスタ | |
| JPH0397945U (ja) | ||
| JPS62151769U (ja) | ||
| JPS61158961U (ja) | ||
| JPS5676580A (en) | Lateral field effect transistor and manufacture thereof | |
| JPS62101243U (ja) | ||
| JPS6217137U (ja) | ||
| JPS58180646U (ja) | 電界効果トランジスタ | |
| JPH01220865A (ja) | 化合物半導体装置 | |
| JPS6312861U (ja) | ||
| JPH0334235U (ja) | ||
| JPS64346U (ja) | ||
| JPH01293664A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPS6322744U (ja) |