JP2538423Y2 - 半導体用セラミックパッケージ - Google Patents

半導体用セラミックパッケージ

Info

Publication number
JP2538423Y2
JP2538423Y2 JP1993014376U JP1437693U JP2538423Y2 JP 2538423 Y2 JP2538423 Y2 JP 2538423Y2 JP 1993014376 U JP1993014376 U JP 1993014376U JP 1437693 U JP1437693 U JP 1437693U JP 2538423 Y2 JP2538423 Y2 JP 2538423Y2
Authority
JP
Japan
Prior art keywords
brazing
ceramic substrate
heat sink
brazing material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1993014376U
Other languages
English (en)
Other versions
JPH0672246U (ja
Inventor
国光 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP1993014376U priority Critical patent/JP2538423Y2/ja
Publication of JPH0672246U publication Critical patent/JPH0672246U/ja
Application granted granted Critical
Publication of JP2538423Y2 publication Critical patent/JP2538423Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、チップ搭載側とリード
ピン側が同一面にあるキャビティダウンタイプの半導体
用セラミックパッケージに関し、特に放熱板を有する半
導体用セラミックパッケージに関するものである。
【0002】
【従来の技術】従来から、チップ搭載用のマウント板と
放熱板とを一体化して、パッケージのキャビティ部にマ
ウント板を露出させるとともに、放熱板をパッケージに
ロウ付けした構造のキャビティダウンタイプの半導体用
セラミックパッケージは種々のものが知られている。図
3はこのような従来の半導体用セラミックパッケージの
一例の構造を示す図である。図3に示す例において、2
1はリードピン22と開口よりなるキャビティ部23と
を有するセラミック基板、24はチップ搭載用のマウン
ト板、25はマウント板24と一体化された放熱板であ
り、マウント板24はキャビティ部23に露出するとと
もに、放熱板25はセラミック基板21にロウ材26を
介してロウ付けされている。
【0003】上述した構造の従来の半導体用セラミック
パッケージでは、セラミック基板21が反っていない通
常の状態であれば、図3に示すように、セラミック基板
21と放熱板25とが接触する端部aにおいて良好なロ
ウメニスカスが形成されるとともに、マウント板24の
周囲bにおけるロウがチップ搭載面27にはい上がらな
いように、供給するロウ材26を供給することができ、
その結果良好な特性の半導体用セラミックパッケージを
得ることができる。
【0004】
【考案が解決しようとする課題】しかしながら、何らか
の要因でセラミック基板21が反った場合には、図4
(a)に示すように、セラミック基板21と放熱板25
とが接触する端部aにおいて、銀等のロウ材26の量が
セラミック基板21の反りのため十分に得られず、図3
で示したような適切なロウメニスカスが形成できず、セ
ラミック基板21と放熱板25との間のロウ付け強度が
低下するとともに、この部分にロウボイドやピンホール
が発生して、めっき液のシミ出しにより変色してしまう
問題があった。
【0005】これらの問題を改善するためにロウ材26
の量を増加させて、セラミック基板21と放熱板25と
が接触する端部aのロウ材26の量を適正化して、図3
で示したような適切なロウメニスカスを形成させること
も考えられるが、この場合はマウント板24の周囲bに
ロウ材26が過剰に供給されることとなるため、ロウ材
26がマウント板24のチップ搭載面27にはい上が
り、チップ付性が劣化する問題があった。
【0006】本考案の目的は上述した課題を解消して、
セラミック基板と放熱板との間のロウ材の量を適正に制
御することができる半導体用セラミックパッケージを提
供しようとするものである。
【0007】
【課題を解決するための手段】本考案の半導体用セラミ
ックパッケージは、チップ搭載用のマウント板と放熱板
とを一体化して、セラミック基板のキャビティ部にマウ
ント板を露出させるとともに、放熱板をセラミック基板
にロウ付けした構造の半導体用セラミックパッケージに
おいて、前記放熱板とセラミック基板との間のロウ付け
部にロウ流れ防止ダムを形成し、ロウ付け部を放熱板外
周部と放熱板内部に分割したことを特徴とするものであ
る。
【0008】
【作用】上述した構成において、放熱部とセラミック基
板との間のロウ付け部に設けたロウ流れ防止ダムが、ロ
ウ付け部を放熱板外周部と放熱板内部に分割しているた
め、セラミック基板の反りに応じて例えば放熱板外周部
のロウ付け部にはロウ材の供給量を多くするとともに、
放熱板内部のロウ付け部にはロウ材の供給量を少なくす
ることにより、セラミック基板と放熱板とが接触する端
部において適切なロウメニスカスを形成でき、同時にマ
ウント板の周囲のロウ材のはい上がりも防止できる。
【0009】
【実施例】図1は本考案の半導体用セラミックパッケー
ジの一例の構成を示す図である。図1に示す本考案の半
導体用セラミックパッケージ11において、1はリード
ピン2と開口よりなるキャビティ部3とを有するセラミ
ック基板、4はチップ搭載用のマウント板、5はマウン
ト板4と一体化された放熱板であり、マウント板4はキ
ャビティ部3に露出するとともに、放熱板5はセラミッ
ク基板1にロウ材6を介してロウ付けされていて、これ
らの構成は従来例と同様である。本考案の半導体用セラ
ミックパッケージ11において特徴的なのは、放熱板5
とセラミック基板1との間のロウ材6からなるロウ付け
部に、ロウ流れ防止ダム7を設け、ロウ付け部を放熱板
5の外周部と放熱板5の内部に分割している点である。
【0010】上述した構造の本考案の半導体用セラミッ
クパッケージ11において、図1に示したようにセラミ
ック基板1の外周側にのみ反りが発生している場合のロ
ウ材6の供給量の制御は以下の通りになる。まず、ロウ
流れ防止ダム7の外側の放熱板5の外周部には、銀等か
らなるロウ材6の供給量を反りの大きさに合わせて増加
させ、放熱板5の外周部のロウ付け部のロウ材6の供給
量を適正化させる。同様に、セラミック基板1の反りの
無いロウ流れ防止ダム7の内側の放熱板5の内部では、
供給するロウ材6の量を減少させ、マウント板4の周囲
からのロウ材6のはい上がりを防止する。
【0011】このようにして、放熱板5の外周部と内部
とのロウ材6を分離してロウ付けし、各部分に独立して
必要適正量のロウ材6を供給できるよう制御することに
より、セラミック基板1と放熱板5とが接触する端部に
おいて適切なロウメニスカスを形成でき、同時にマウン
ト板4の周囲のロウ材6のはい上がりも防止できる。な
お、上述した例は一例であって、例えばセラミック基板
1の内部に反りが発生している場合は、同様にして放熱
板5の内部のロウ材6の供給量を反りに応じて多くすれ
ば、本考案が達成できることはいうまでもない。また、
反りの全く無いセラミック基板1についても、同様にロ
ウ材6の供給量を制御することにより、良好な半導体用
セラミックパッケージを得ることができることはいうま
でもない。
【0012】本考案において、ロウ流れ防止ダム7を設
けるには、図2(a)に示すように、まず放熱板5の外
側と内側に厚みの異なるロウ材6 を分離して形成すると
ともに、セラミック基板1のロウ材6との接触面にメタ
ライズによりロウ付けパターン(ベタパターン)13を
印刷し、さらにその上のロウ流れ防止ダム7の部分に絶
縁層パターン14を印刷して、放熱板5とセラミック基
板1を準備する。次に、準備した放熱板5とセラミック
基板1とをロウ付けパターン13が間に入るように重ね
た後、所定の温度で加熱してロウ付けを行うことによ
り、ロウ流れ防止ダム7を形成することができる。
【0013】ロウ流れ防止ダム7を形成する箇所は、放
熱板5の外周端より内側の任意の箇所で良いが、2分割
した両側に必要量のロウ材6を供給するスペースが必要
である。また、ロウ流れ防止ダム7のサイズは、幅50
μm 以上が好ましく、またロウ流れ防止ダム7は放熱板
5のロウ付け部全域に渡り施すことが好ましいが、全域
でなく部分的に設けてもセラミック基板1の反りの状態
によっては十分な場合があり部分的施しても良い。
【0014】また、本考案において、ロウ流れ防止ダム
7を設ける他の実施例は、図2(b)に示すように、ま
ずロウ流れ防止ダム7の部分に放熱板突起部15を必要
に応じて形成し、その外側と内側に厚みの異なるロウ材
6を分離して接着するとともに、セラミック基板1のロ
ウ材6との接触面にメタライズによりロウ付けパターン
13を、放熱板突起部15の部分を除いて印刷して、放
熱板5とセラミック基板1とをロウ付けパターン13が
間に入るように重ねた後、所定の温度で加温してロウ付
けすることにより、ロウ流れ防止ダム7を形成すること
ができる。
【0015】
【考案の効果】以上の説明から明らかなように、本考案
によれば、放熱部とセラミック基板との間のロウ付け部
にロウ流れ防止ダムを設けたため、ロウ付け部を放熱板
外周部と放熱板内部に分割でき、セラミック基板の反り
に応じて例えば放熱板外周部のロウ付け部にはロウ材の
供給量を多くするとともに、放熱板内部のロウ付け部に
はロウ材の供給量を少なくすることにより、セラミック
基板と放熱板とが接触する端部において適切なロウメニ
スカスを形成でき、同時にマウント板の周囲のロウ材の
はい上がりも防止できる。
【図面の簡単な説明】
【図1】本考案の半導体用パッケージの一例の構成を示
す図である。
【図2】本考案の半導体用パッケージのロウ付け時の状
態を示す図である。
【図3】従来の半導体用パッケージの一例の構成を示す
図である。
【図4】従来の半導体用パッケージの問題点を説明する
ための図である。
【符号の説明】
1 セラミック基板 2 リードピン 3 キャビティ部 4 マウント板 5 放熱板 6 ロウ材 11 半導体用パッケージ

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 チップ搭載用のマウント板と放熱板とを
    一体化して、セラミック基板のキャビティ部にマウント
    板を露出させるとともに、放熱板をセラミック基板にロ
    ウ付けした構造の半導体用セラミックパッケージにおい
    て、前記放熱板とセラミック基板との間のロウ付け部に
    ロウ流れ防止ダムを形成し、ロウ付け部を放熱板外周部
    と放熱板内部に分割したことを特徴とする半導体用セラ
    ミックパッケージ。
JP1993014376U 1993-03-26 1993-03-26 半導体用セラミックパッケージ Expired - Fee Related JP2538423Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993014376U JP2538423Y2 (ja) 1993-03-26 1993-03-26 半導体用セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993014376U JP2538423Y2 (ja) 1993-03-26 1993-03-26 半導体用セラミックパッケージ

Publications (2)

Publication Number Publication Date
JPH0672246U JPH0672246U (ja) 1994-10-07
JP2538423Y2 true JP2538423Y2 (ja) 1997-06-18

Family

ID=11859336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993014376U Expired - Fee Related JP2538423Y2 (ja) 1993-03-26 1993-03-26 半導体用セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP2538423Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774327B2 (ja) * 1998-10-21 2006-05-10 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JPH0672246U (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
JP2660504B2 (ja) 半導体パッケージ
JP2538423Y2 (ja) 半導体用セラミックパッケージ
JPH0491458A (ja) 半導体装置
JP2970693B2 (ja) 半導体装置
JP2001035977A (ja) 半導体装置用容器
JP2000286292A (ja) 支持体にろう付けされる電力部品とその取付け方法
JPH06169037A (ja) 半導体パッケージ
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JP2000049271A (ja) 半導体装置
JP2736161B2 (ja) 半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JPH0395959A (ja) リードフレーム
KR200183066Y1 (ko) 반도체 패키지 제조용 히트싱크구조
KR200154509Y1 (ko) 열방출형 반도체 패키지
JPH01282846A (ja) 混成集積回路
JPH07235633A (ja) マルチチップモジュール
JP2001135749A (ja) 半導体装置
JP4060020B2 (ja) 半導体装置
JPH05235191A (ja) 樹脂封止型半導体装置とその実装方法
JP2765534B2 (ja) 半導体装置
JP2878846B2 (ja) パッケージ
JPH06236944A (ja) 半導体実装における放熱装置
JPH01220889A (ja) 電子装置
JPH1187557A (ja) 半導体チップを備えた半導体装置の構造
JPH0611794Y2 (ja) サ−マルプリントヘツド

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees