JP2534736Y2 - スキャンデータ変換回路 - Google Patents
スキャンデータ変換回路Info
- Publication number
- JP2534736Y2 JP2534736Y2 JP1994008916U JP891694U JP2534736Y2 JP 2534736 Y2 JP2534736 Y2 JP 2534736Y2 JP 1994008916 U JP1994008916 U JP 1994008916U JP 891694 U JP891694 U JP 891694U JP 2534736 Y2 JP2534736 Y2 JP 2534736Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- output
- switch
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本考案はスキャンキーマトリック
ススイッチを使用してスキャンデータを発生する回路に
関するもので、特にモード選択スイッチを附加して使用
モードを多様に変換するようにするスキャンデータ変換
回路に関するものである。
ススイッチを使用してスキャンデータを発生する回路に
関するもので、特にモード選択スイッチを附加して使用
モードを多様に変換するようにするスキャンデータ変換
回路に関するものである。
【０００２】
【従来の技術】通常的に、多様な動作機能をもつ電子機
器製品は最小の面積に最大のキーを構成しうるスキャン
キーマトリックス（Scan Key Matrix)構造をもってい
る。上記のようなスキャンキーマトリックス回路はスイ
ッチブロックに配列された多数のキーの中で最終に活性
化されたキーに対する選択データを所定ビットの２進デ
ータに変換して出力するのが通常的である。上記のよう
な通常のスキャンキーマトリックス回路はマトリックス
内に構成される行と列の接点数に依存する動作モードの
スキャンデータしか出力することができないので、スキ
ャンキーマトリックスを構成するキーの数字（キーの個
数）により出力データの数が限定される欠点がある。
器製品は最小の面積に最大のキーを構成しうるスキャン
キーマトリックス（Scan Key Matrix)構造をもってい
る。上記のようなスキャンキーマトリックス回路はスイ
ッチブロックに配列された多数のキーの中で最終に活性
化されたキーに対する選択データを所定ビットの２進デ
ータに変換して出力するのが通常的である。上記のよう
な通常のスキャンキーマトリックス回路はマトリックス
内に構成される行と列の接点数に依存する動作モードの
スキャンデータしか出力することができないので、スキ
ャンキーマトリックスを構成するキーの数字（キーの個
数）により出力データの数が限定される欠点がある。
【０００３】従来のスキャンデータ変換回路は、図１に
概略的に図示されたようにスキャンデータＳＤを出力す
るキーマトリックス１２と、上記スキャンデータＳＤを
デコーディングするスキャンデコーダ１４と、上記スキ
ャンデコーダ１４によってデコーディングされたスキャ
ンデータをラッチする第１，第２ラッチ１６，１８とか
ら構成される。
概略的に図示されたようにスキャンデータＳＤを出力す
るキーマトリックス１２と、上記スキャンデータＳＤを
デコーディングするスキャンデコーダ１４と、上記スキ
ャンデコーダ１４によってデコーディングされたスキャ
ンデータをラッチする第１，第２ラッチ１６，１８とか
ら構成される。
【０００４】
【考案が解決しようとする課題】上記の従来のスキャン
データ変換回路によって出力されるスキャンデータはキ
ーデータ処理部（図示されていない）に伝送されてシス
テムの機能と動作を制御する。上記のように構成された
スキャンデータ変換回路をスキャンデータ変換システム
に適用する場合、上記キーマトリックススイッチの動作
モードを拡張するためには別途のまたほかのスキャンデ
ータ変換回路を具備しなければならない不便さがあっ
た。
データ変換回路によって出力されるスキャンデータはキ
ーデータ処理部（図示されていない）に伝送されてシス
テムの機能と動作を制御する。上記のように構成された
スキャンデータ変換回路をスキャンデータ変換システム
に適用する場合、上記キーマトリックススイッチの動作
モードを拡張するためには別途のまたほかのスキャンデ
ータ変換回路を具備しなければならない不便さがあっ
た。
【０００５】したがって、本考案の目的は、キーマトリ
ックスにモード選択スイッチを附加することによって出
力スキャンデータのフォーマットを上記モード選択スイ
ッチのスイッチング状態により変換して出力するスキャ
ンデータ変換回路を提供することにある。
ックスにモード選択スイッチを附加することによって出
力スキャンデータのフォーマットを上記モード選択スイ
ッチのスイッチング状態により変換して出力するスキャ
ンデータ変換回路を提供することにある。
【０００６】
【課題を解決するための手段】本考案の一実施態様によ
ると、改良されたスキャンデータ変換回路は：多数のキ
ーと、多数のモード選択スイッチを具備して上記多数の
キーの中のいずれかの一つが活性化されたとき、それに
該当するスキャンデータを発生するキーマトリックスス
イッチと；上記キーマトリックススイッチによって発生
されたスキャンデータをデコーディングして、モード選
択信号と、第１スキャンデータおよび第２スキャンデー
タと、上記第１および第２スキャンデータに各々同期さ
れる第１クロック信号および第２クロック信号を発生す
るスキャンデコーダと；上記第１および第２クロック信
号により上記第１および第２スキャンデータをラッチ出
力する第１および第２ラッチ回路と；上記第１および第
２ラッチ回路による第１および第２ラッチ出力データを
上記スキャンデコーダによって発生されたモード選択信
号により第１および第２スキャン変換データを発生する
モード選択加算器を具備して、上記キーマトリックスス
イッチに具備されたモード選択スイッチのスイッチング
状態により、他のモードのスキャンデータを発生するこ
とを特徴とする。
ると、改良されたスキャンデータ変換回路は：多数のキ
ーと、多数のモード選択スイッチを具備して上記多数の
キーの中のいずれかの一つが活性化されたとき、それに
該当するスキャンデータを発生するキーマトリックスス
イッチと；上記キーマトリックススイッチによって発生
されたスキャンデータをデコーディングして、モード選
択信号と、第１スキャンデータおよび第２スキャンデー
タと、上記第１および第２スキャンデータに各々同期さ
れる第１クロック信号および第２クロック信号を発生す
るスキャンデコーダと；上記第１および第２クロック信
号により上記第１および第２スキャンデータをラッチ出
力する第１および第２ラッチ回路と；上記第１および第
２ラッチ回路による第１および第２ラッチ出力データを
上記スキャンデコーダによって発生されたモード選択信
号により第１および第２スキャン変換データを発生する
モード選択加算器を具備して、上記キーマトリックスス
イッチに具備されたモード選択スイッチのスイッチング
状態により、他のモードのスキャンデータを発生するこ
とを特徴とする。
【０００７】
【実施例】以下、説明される本考案のスキャンデータ変
換回路において、従来のスキャンデータ変換回路に開示
されたものと同一な部分および対等物は同一な参照番号
を引用する。以下、本考案による最善の実施例を添付図
面を参照して詳細に説明する。
換回路において、従来のスキャンデータ変換回路に開示
されたものと同一な部分および対等物は同一な参照番号
を引用する。以下、本考案による最善の実施例を添付図
面を参照して詳細に説明する。
【０００８】図２は本考案によるスキャンデータ変換回
路の実施例を図示するブロック部であって、多数の行と
列をもっており、各々の行と列のクロスポイント毎に一
つのキーをもっており、また、所定個数のオプションス
イッチをもって上記のキーの中の任意のキーが活性化さ
れたとき、それに該当するスキャンデータ（ＳＤ）を出
力するキーマトリックス１２と、上記スキャンデータ
（ＳＤ）をデコーディングして第１データ（Ｍａ）およ
び第２データ（Ｍｂ）とモード選択データ（ＤＤ）を出
力し、上記第１データ（Ｍａ）と第２データ（Ｍｂ）の
出力と同期される第１および第２クロック（ＬＣＫａ，
ＬＣＫｂ）を出力するスキャンデコーダ１４と、上記ス
キャンデコーダ１４の第１データ（Ｍａ）と第２データ
（Ｍｂ）を各々入力し上記第１および第２クロック（Ｌ
ＣＫａ，ＬＣＫｂ）によりラッチされたデータを出力す
る第１および第２ラッチ回路１６，１８と、上記第１お
よび第２ラッチ回路１６，１８の第１および第２ラッチ
出力データ（Ｍａ′，Ｍｂ′）を入力して上記スキャン
デコーダ１４から供給されるモード選択データ（ＤＤ）
の入力状態により該当モードの第１および第２スキャン
変換データ（Ｎａ′，Ｎｂ′）を出力するモード選択加
算器（２０）とから構成される。
路の実施例を図示するブロック部であって、多数の行と
列をもっており、各々の行と列のクロスポイント毎に一
つのキーをもっており、また、所定個数のオプションス
イッチをもって上記のキーの中の任意のキーが活性化さ
れたとき、それに該当するスキャンデータ（ＳＤ）を出
力するキーマトリックス１２と、上記スキャンデータ
（ＳＤ）をデコーディングして第１データ（Ｍａ）およ
び第２データ（Ｍｂ）とモード選択データ（ＤＤ）を出
力し、上記第１データ（Ｍａ）と第２データ（Ｍｂ）の
出力と同期される第１および第２クロック（ＬＣＫａ，
ＬＣＫｂ）を出力するスキャンデコーダ１４と、上記ス
キャンデコーダ１４の第１データ（Ｍａ）と第２データ
（Ｍｂ）を各々入力し上記第１および第２クロック（Ｌ
ＣＫａ，ＬＣＫｂ）によりラッチされたデータを出力す
る第１および第２ラッチ回路１６，１８と、上記第１お
よび第２ラッチ回路１６，１８の第１および第２ラッチ
出力データ（Ｍａ′，Ｍｂ′）を入力して上記スキャン
デコーダ１４から供給されるモード選択データ（ＤＤ）
の入力状態により該当モードの第１および第２スキャン
変換データ（Ｎａ′，Ｎｂ′）を出力するモード選択加
算器（２０）とから構成される。
【０００９】上記の構成中の第１および第２データ（Ｍ
ａ，Ｍｂ）はｎビットの２進データであり、モード選択
データ（ＤＤ）は本考案のスキャンデータ変換モードの
状態を制御するためのデータ（以下、オプションデータ
と称する）であって、（ＯＰ１），（ＯＰ２），（ＯＰ
３）とアップ／ダウン（Ｕ／ＤＡ，Ｕ／ＤＢ）の状態ビ
ットをもつ、図３は図２のモード選択加算器（２０）の
詳細図であって、インバーター（Ｇ１，Ｇ９，Ｇ１０）
とＡＮＤゲート（Ｇ２，Ｇ３，Ｇ１３）とＯＲゲート
（Ｇ１１）とから構成されたオプション状態判別部と、
ＡＮＤゲート（Ｇ４，Ｇ６，Ｇ７，Ｇ８）とＯＲゲート
（Ｇ５）とから構成される第１データ（Ｍａ）変換部
と、ＡＮＤゲート（Ｇ１２，Ｇ１４，Ｇ１５）とＯＲゲ
ート（Ｇ１６）とから構成される第２データ（Ｍｂ）変
換部で構成される。
ａ，Ｍｂ）はｎビットの２進データであり、モード選択
データ（ＤＤ）は本考案のスキャンデータ変換モードの
状態を制御するためのデータ（以下、オプションデータ
と称する）であって、（ＯＰ１），（ＯＰ２），（ＯＰ
３）とアップ／ダウン（Ｕ／ＤＡ，Ｕ／ＤＢ）の状態ビ
ットをもつ、図３は図２のモード選択加算器（２０）の
詳細図であって、インバーター（Ｇ１，Ｇ９，Ｇ１０）
とＡＮＤゲート（Ｇ２，Ｇ３，Ｇ１３）とＯＲゲート
（Ｇ１１）とから構成されたオプション状態判別部と、
ＡＮＤゲート（Ｇ４，Ｇ６，Ｇ７，Ｇ８）とＯＲゲート
（Ｇ５）とから構成される第１データ（Ｍａ）変換部
と、ＡＮＤゲート（Ｇ１２，Ｇ１４，Ｇ１５）とＯＲゲ
ート（Ｇ１６）とから構成される第２データ（Ｍｂ）変
換部で構成される。
【００１０】以下、本考案の動作例を詳細に説明する。
先ず、本考案の動作を説明する前にキーマトリックス
（１２）が７×６マトリックス構造をもっており、表１
のようなキー配列をもつと仮定する。
先ず、本考案の動作を説明する前にキーマトリックス
（１２）が７×６マトリックス構造をもっており、表１
のようなキー配列をもつと仮定する。
【００１１】
【表１】
【００１２】即ち、上記キーマトリックススイッチ１２
は表１に示したようにＡグループスイッチ（Ａ０−Ａ１
５）とＢグループスイッチ（Ｂ０−Ｂ１５）およびＡグ
ループアップ／ダウンスイッチ（Ｕ／ＤＡ）とＢグルー
プアップ／ダウンスイッチ（Ｕ／ＤＢ）、そしてオプシ
ョンスイッチであるＯＰ１，ＯＰ２，ＯＰ３を具備する
との仮定の下に説明する。キーマトリックス１２が上記
のように構成された場合スキャンデコーダ１４で出力さ
れるオプションデータ（ＤＤ）はＵ／ＤＡ，Ｕ／ＤＢ，
ＯＰ１，ＯＰ２，ＯＰ３）の情報を包含する５ビットデ
ータであり、このデータは各々“１”または“０”の一
定論理レベルをもつ、そして下記の表２はオプションデ
ータＯＰ１，ＯＰ２，ＯＰ３の状態による選択可能なモ
ードの状態を示す。
は表１に示したようにＡグループスイッチ（Ａ０−Ａ１
５）とＢグループスイッチ（Ｂ０−Ｂ１５）およびＡグ
ループアップ／ダウンスイッチ（Ｕ／ＤＡ）とＢグルー
プアップ／ダウンスイッチ（Ｕ／ＤＢ）、そしてオプシ
ョンスイッチであるＯＰ１，ＯＰ２，ＯＰ３を具備する
との仮定の下に説明する。キーマトリックス１２が上記
のように構成された場合スキャンデコーダ１４で出力さ
れるオプションデータ（ＤＤ）はＵ／ＤＡ，Ｕ／ＤＢ，
ＯＰ１，ＯＰ２，ＯＰ３）の情報を包含する５ビットデ
ータであり、このデータは各々“１”または“０”の一
定論理レベルをもつ、そして下記の表２はオプションデ
ータＯＰ１，ＯＰ２，ＯＰ３の状態による選択可能なモ
ードの状態を示す。
【００１３】
【表２】
【００１４】また、各スイッチンググループのスイッチ
ング状態は４ビットのデータで構成された第１および第
２データ（Ｍａ，Ｍｂ）に示されるが、このデータのフ
ォーマットは表３のように第１データ（Ｍａ）はＤＡ
３，ＤＡ２，ＤＡ１，ＤＡ０のデータに、第２データＭ
ｂはＤＢ３，ＤＢ２，ＤＢ１，ＤＢ０のデータに表現さ
れる。
ング状態は４ビットのデータで構成された第１および第
２データ（Ｍａ，Ｍｂ）に示されるが、このデータのフ
ォーマットは表３のように第１データ（Ｍａ）はＤＡ
３，ＤＡ２，ＤＡ１，ＤＡ０のデータに、第２データＭ
ｂはＤＢ３，ＤＢ２，ＤＢ１，ＤＢ０のデータに表現さ
れる。
【００１５】したがって、このＡグループとＢグループ
スイッチをアップ／ダウンキー操作ないしそのまま１６
個のスイッチに使用するとデータフォーマットが表３と
同一になり、各１６個のグループデータに対してアップ
／ダウンキーを使用すると表４のようなデータフォーマ
ットをもち、各８個のグループデータに対してアップ／
ダウンキーを使用すると表５のようなデータフォーマッ
トをもつ。下記表３−表５で入力データ（Ｍａ′，Ｍ
ｂ′）はモード選択加算器（２０）に供給される入力デ
ータであり、出力データ（Ｎａ′，Ｎｂ′）はモード選
択加算器（２０）から発生されたスキャン変換出力デー
タである。
スイッチをアップ／ダウンキー操作ないしそのまま１６
個のスイッチに使用するとデータフォーマットが表３と
同一になり、各１６個のグループデータに対してアップ
／ダウンキーを使用すると表４のようなデータフォーマ
ットをもち、各８個のグループデータに対してアップ／
ダウンキーを使用すると表５のようなデータフォーマッ
トをもつ。下記表３−表５で入力データ（Ｍａ′，Ｍ
ｂ′）はモード選択加算器（２０）に供給される入力デ
ータであり、出力データ（Ｎａ′，Ｎｂ′）はモード選
択加算器（２０）から発生されたスキャン変換出力デー
タである。
【００１６】
【表３】
【００１７】
【表４】
【００１８】
【表５】
【００１９】上記表２はオプションスイッチによるオプ
ションデータ（ＯＰ１，ＯＰ２，ＯＰ３）の状態による
スイッチの使用モード状態を表す。また、アップ／ダウ
ンキーの機能に対する理解を容易にするためその使用例
を図４に図示する。即ち、アップ／ダウンキーをオンと
させておいて左側から二番目のスイッチを押すとＣＨ１
が選択され、アップ／ダウンスイッチをオフとさせてお
いて一番右側のスイッチを押すとＣＨ３２が選択される
ようにする構成である。
ションデータ（ＯＰ１，ＯＰ２，ＯＰ３）の状態による
スイッチの使用モード状態を表す。また、アップ／ダウ
ンキーの機能に対する理解を容易にするためその使用例
を図４に図示する。即ち、アップ／ダウンキーをオンと
させておいて左側から二番目のスイッチを押すとＣＨ１
が選択され、アップ／ダウンスイッチをオフとさせてお
いて一番右側のスイッチを押すとＣＨ３２が選択される
ようにする構成である。
【００２０】上記表２によれば、第１データ（Ｍａ）が
１６Ｕ／Ｄ，１６，８Ｕ／Ｄの動作モードになるために
必要なオプションデータ（ＯＰ１，ＯＰ２，ＯＰ３）の
状態は上記表２に示したようにならなければならない。
即ち、１６Ｕ／Ｄに対しては
１６Ｕ／Ｄ，１６，８Ｕ／Ｄの動作モードになるために
必要なオプションデータ（ＯＰ１，ＯＰ２，ＯＰ３）の
状態は上記表２に示したようにならなければならない。
即ち、１６Ｕ／Ｄに対しては
【００２１】
【外１】
【００２２】，１６に対しては
【００２３】
【外２】
【００２４】，８Ｕ／Ｄに対してはＯＰ１◎ＯＰ２が各
々論理“１”になるとなり、第２データ（Ｍｂ）が１６
Ｕ／Ｄ，１６，８Ｕ／Ｄになるために必要なＯＰ１，Ｏ
Ｐ２，ＯＰ３の状態は上記表２に示したようにならなけ
ればならない。即ち、１６Ｕ／Ｄに対しては
々論理“１”になるとなり、第２データ（Ｍｂ）が１６
Ｕ／Ｄ，１６，８Ｕ／Ｄになるために必要なＯＰ１，Ｏ
Ｐ２，ＯＰ３の状態は上記表２に示したようにならなけ
ればならない。即ち、１６Ｕ／Ｄに対しては
【００２５】
【外３】
【００２６】，１６に対しては
【００２７】
【外４】
【００２８】，８Ｕ／Ｄに対してはＯＰ１◎ＯＰ２◎Ｏ
Ｐ３が各々論理“１”になるのを理解しうる。
Ｐ３が各々論理“１”になるのを理解しうる。
【００２９】
【外５】
【００３０】はインバータ（Ｇ９）に、
【００３１】
【外６】
【００３２】はインバータ（Ｇ１）とＡＮＤゲート（Ｇ
２）の組合でＯＰ１◎ＯＰ２はＡＮＤゲート（Ｇ３）に
２）の組合でＯＰ１◎ＯＰ２はＡＮＤゲート（Ｇ３）に
【００３３】
【外７】
【００３４】はインバータ（Ｇ９，Ｇ１０）ＯＲゲート
（Ｇ１１）の組合で、
（Ｇ１１）の組合で、
【００３５】
【外８】
【００３６】はインバータ（Ｇ１），ＡＮＤゲート（Ｇ
２，Ｇ１５）の組合で、ＯＰ１◎ＯＰ２◎ＯＰ３はＡＮ
Ｄゲート（Ｇ３），ＡＮＤゲート（Ｇ１３）の組合で得
る。
２，Ｇ１５）の組合で、ＯＰ１◎ＯＰ２◎ＯＰ３はＡＮ
Ｄゲート（Ｇ３），ＡＮＤゲート（Ｇ１３）の組合で得
る。
【００３７】キーマトリックススイッチ１２上のＡグル
ープスイッチ（Ａ０−Ａ１５）とＢグループスイッチ
（Ｂ０−Ｂ１５）中の所望機能のスイッチを押した後オ
プションスイッチ（ＯＰ１，ＯＰ２，ＯＰ３）と特定グ
ループのアップ／ダウンスイッチを活性化すると、上記
マトリックススイッチ１２からはそれに該当するスキャ
ンデータ（ＳＤ）が出力される。上記スキャンデータの
出力過程は通常のマトリックススイッチにおいてと同一
である。上記スキャンデータ（ＳＤ）はスキャンデコー
ダ１４によってデコーディングされて第１データ（Ｍ
ａ）と第２データ（Ｍｂ）に出力され、このとき第１ク
ロック（ＬＣＫａ）および第２クロック（ＬＣＫｂ）
と、オプションデータ（ＤＤ）を同時に発生する。上記
スキャンデコーダ１４で発生された第１および第２デー
タ（Ｍａ，Ｍｂ）は第１および第２ラッチ回路１６，１
８によってラッチされてモード選択加算器２０に供給さ
れる。このとき、上記モード選択加算器２０には上記ス
キャンデコーダ１４で出力される５ビットのオプション
データであるアップ／ダウンデータ（Ｕ／ＤＡ，Ｕ／Ｄ
Ｂ）と表２に示したようなオプションデータＯＰ１，Ｏ
Ｐ２，ＯＰ３が印加される。
ープスイッチ（Ａ０−Ａ１５）とＢグループスイッチ
（Ｂ０−Ｂ１５）中の所望機能のスイッチを押した後オ
プションスイッチ（ＯＰ１，ＯＰ２，ＯＰ３）と特定グ
ループのアップ／ダウンスイッチを活性化すると、上記
マトリックススイッチ１２からはそれに該当するスキャ
ンデータ（ＳＤ）が出力される。上記スキャンデータの
出力過程は通常のマトリックススイッチにおいてと同一
である。上記スキャンデータ（ＳＤ）はスキャンデコー
ダ１４によってデコーディングされて第１データ（Ｍ
ａ）と第２データ（Ｍｂ）に出力され、このとき第１ク
ロック（ＬＣＫａ）および第２クロック（ＬＣＫｂ）
と、オプションデータ（ＤＤ）を同時に発生する。上記
スキャンデコーダ１４で発生された第１および第２デー
タ（Ｍａ，Ｍｂ）は第１および第２ラッチ回路１６，１
８によってラッチされてモード選択加算器２０に供給さ
れる。このとき、上記モード選択加算器２０には上記ス
キャンデコーダ１４で出力される５ビットのオプション
データであるアップ／ダウンデータ（Ｕ／ＤＡ，Ｕ／Ｄ
Ｂ）と表２に示したようなオプションデータＯＰ１，Ｏ
Ｐ２，ＯＰ３が印加される。
【００３８】まず、第１データ（Ｍａ）が１６Ｕ／Ｄを
使用するときを考察すると、表２に示したようにスキャ
ンデコーダ１４の出力であるオプションデータ（ＤＤ）
の中のＯＰ１データは論理“０”になり、ＯＰ２，ＯＰ
３はＤｏｎ’ｔ Ｃａｒｅになる。したがってインバー
タ（Ｇ９）の出力は１になり、ＡＮＤゲート（Ｇ６）の
出力であるＯＰ１◎Ｕ／ＤＡ論理組合データＤＡ４′デ
ータになる。また、ＯＲゲート（Ｇ５）の出力データは
ＯＰ１◎ＯＰ２◎Ｕ／ＤＡ＋ＯＰ１◎ＤＡ３＋ＯＰ１◎
ＯＰ２◎ＯＰ３であるので０＋ＤＡ３＋０になってＤＡ
３になり、ＤＡ２′はＤＡ２、ＤＡ１′はＤＡ１，ＤＡ
０′はＤＡ０になって表４のデータフォーマットをも
つ。
使用するときを考察すると、表２に示したようにスキャ
ンデコーダ１４の出力であるオプションデータ（ＤＤ）
の中のＯＰ１データは論理“０”になり、ＯＰ２，ＯＰ
３はＤｏｎ’ｔ Ｃａｒｅになる。したがってインバー
タ（Ｇ９）の出力は１になり、ＡＮＤゲート（Ｇ６）の
出力であるＯＰ１◎Ｕ／ＤＡ論理組合データＤＡ４′デ
ータになる。また、ＯＲゲート（Ｇ５）の出力データは
ＯＰ１◎ＯＰ２◎Ｕ／ＤＡ＋ＯＰ１◎ＤＡ３＋ＯＰ１◎
ＯＰ２◎ＯＰ３であるので０＋ＤＡ３＋０になってＤＡ
３になり、ＤＡ２′はＤＡ２、ＤＡ１′はＤＡ１，ＤＡ
０′はＤＡ０になって表４のデータフォーマットをも
つ。
【００３９】次の第１データ（Ｍａ）が１６を使用する
ときを見るとＯＰ１が論理“１”，ＯＰ２が論理
“０”，ＯＰ３はＤｏｎ’ｔ Ｃａｒｅになる。したが
って、ＤＡ４′はＵ／ＤＡ◎ＯＰ１であるので論理
“０”になり、ＤＡ３′はＯＰ１◎ＯＰ２◎Ｕ／ＤＡ＋
ＯＰ１◎ＤＡ３＋ＯＰ１◎ＯＰ２◎ＤＡ３であるのでＤ
Ａ３になり、ＤＡ２′はＤＡ２，ＤＡ１′はＤＡ１，Ｄ
Ａ０′はＤＡ０になって表３のデータフォーマットをも
つ。
ときを見るとＯＰ１が論理“１”，ＯＰ２が論理
“０”，ＯＰ３はＤｏｎ’ｔ Ｃａｒｅになる。したが
って、ＤＡ４′はＵ／ＤＡ◎ＯＰ１であるので論理
“０”になり、ＤＡ３′はＯＰ１◎ＯＰ２◎Ｕ／ＤＡ＋
ＯＰ１◎ＤＡ３＋ＯＰ１◎ＯＰ２◎ＤＡ３であるのでＤ
Ａ３になり、ＤＡ２′はＤＡ２，ＤＡ１′はＤＡ１，Ｄ
Ａ０′はＤＡ０になって表３のデータフォーマットをも
つ。
【００４０】次の第１データ（Ｍａ）が８Ｕ／Ｄを使用
するときを見るとＯＰ１が論理“１”，ＯＰ２が論理
“１”，ＯＰ３がＤｏｎ’ｔ Ｃａｒｅになる。したが
って、ＤＡ４′は
するときを見るとＯＰ１が論理“１”，ＯＰ２が論理
“１”，ＯＰ３がＤｏｎ’ｔ Ｃａｒｅになる。したが
って、ＤＡ４′は
【００４１】
【外９】
【００４２】であるので“０”になり、ＤＡ３′は
【００４３】
【外１０】
【００４４】であるのでＵ／ＤＡになり、ＤＡ２′はＤ
Ａ２，ＤＡ１′はＤＡ１，ＤＡ０′はＤＡ０になって表
４のデータフォーマットをもつ、次の第２データ（Ｍ
ｂ）の１６Ｕ／Ｄを使用するを見るとＯＰ１が論理
“０”になるとかＯＰ３が論理“０”になり、ＯＰ２は
Ｄｏｎ’ｔ Ｃａｒｅになる。
Ａ２，ＤＡ１′はＤＡ１，ＤＡ０′はＤＡ０になって表
４のデータフォーマットをもつ、次の第２データ（Ｍ
ｂ）の１６Ｕ／Ｄを使用するを見るとＯＰ１が論理
“０”になるとかＯＰ３が論理“０”になり、ＯＰ２は
Ｄｏｎ’ｔ Ｃａｒｅになる。
【００４５】したがって、ＡＮＤゲート（Ｇ１２）の出
力はＤＢ４′になるが、このとき
力はＤＢ４′になるが、このとき
【００４６】
【外１１】
【００４７】であるのでＤＢ４′＝Ｕ／ＤＢになる。Ｄ
Ｂ３′はＯＲゲート（Ｇ１６）の出力になり、このと
き、
Ｂ３′はＯＲゲート（Ｇ１６）の出力になり、このと
き、
【００４８】
【外１２】
【００４９】になり、ＤＢ２′はＤＢ２，ＤＢ１′はＤ
Ｂ１，ＤＢ０′はＤＢ０になって表４のデータフォーマ
ットをもつ。
Ｂ１，ＤＢ０′はＤＢ０になって表４のデータフォーマ
ットをもつ。
【００５０】次の表２データ（Ｍｂ）が１６であるとき
を見るとＯＰ１が論理“１”，ＯＰ２が論理“０”，Ｏ
Ｐ３が論理“１”になる。したがって、ＤＢ４′はＵ／
ＤＢ◎ＯＰ１＋ＯＰ３であるので０になり、ＤＢ３′は
を見るとＯＰ１が論理“１”，ＯＰ２が論理“０”，Ｏ
Ｐ３が論理“１”になる。したがって、ＤＢ４′はＵ／
ＤＢ◎ＯＰ１＋ＯＰ３であるので０になり、ＤＢ３′は
【００５１】
【外１３】
【００５２】であるのでＤＢ３になり、ＤＢ′はＤＢ
２，ＤＢ１′はＤＢ１，ＤＢ０′はＤＢ０になって図６
のデータフォーマットをもつ。
２，ＤＢ１′はＤＢ１，ＤＢ０′はＤＢ０になって図６
のデータフォーマットをもつ。
【００５３】次の第２データ（Ｍｂ）が８Ｕ／Ｄである
ときを見るとＯＰ１−ＯＰ３がすべて論理“１”にな
る。したがって、ＤＢ４′は
ときを見るとＯＰ１−ＯＰ３がすべて論理“１”にな
る。したがって、ＤＢ４′は
【００５４】
【外１４】
【００５５】であるので論理“０”になり、ＤＢ３′は
【００５６】
【外１５】
【００５７】であるのでＵ／ＤＢになり、ＤＢ２′はＤ
Ｂ２，ＤＢ１′はＤＢ１，ＤＢ０′はＤＢ０になり、表
５のデータフォーマットをもつ。したがって、スキャン
デコーダ１４から出力される所定ビットの第１および第
２データ（Ｍａ，Ｍｂ）の状態がオプションデータ（Ｕ
／ＤＡ，Ｕ／ＤＢ，ＯＰ１，ＯＰ２，ＯＰ３）によって
変換出力されることを理解しうる。
Ｂ２，ＤＢ１′はＤＢ１，ＤＢ０′はＤＢ０になり、表
５のデータフォーマットをもつ。したがって、スキャン
デコーダ１４から出力される所定ビットの第１および第
２データ（Ｍａ，Ｍｂ）の状態がオプションデータ（Ｕ
／ＤＡ，Ｕ／ＤＢ，ＯＰ１，ＯＰ２，ＯＰ３）によって
変換出力されることを理解しうる。
【００５８】本考案においては４ビットの二つのデータ
入力に対してオプションを五つに選択したが、この分野
の通常の知識をもつものならデータビット数および入力
が増加されてもオプションをもっと附加して多様性を期
することができることが分かる。
入力に対してオプションを五つに選択したが、この分野
の通常の知識をもつものならデータビット数および入力
が増加されてもオプションをもっと附加して多様性を期
することができることが分かる。
【００５９】
【考案の効果】上述のように本考案はモード選択スイッ
チの操作によって入力データを所定の他のデータフォー
マットに変換してキーデータのモードを多様化しうる回
路を供給することによってキーマトリックススイッチを
拡張しないで多様なモードのキーデータを発生させうる
利点がある。
チの操作によって入力データを所定の他のデータフォー
マットに変換してキーデータのモードを多様化しうる回
路を供給することによってキーマトリックススイッチを
拡張しないで多様なモードのキーデータを発生させうる
利点がある。
【図１】従来のスキャンデータ変換回路図である。
【図２】本考案によるスキャンデータ変換回路図であ
る。
る。
【図３】図２の選択加算器の詳細図である。
【図４】本考案によるアップ／ダウンスイッチの動作モ
ードを説明するためのスイッチ配列状態図である。
ードを説明するためのスイッチ配列状態図である。
１２ キーマトリックス １４ スキャンデコーダ １６ 第１ラッチ回路 １８ 第２ラッチ回路 ２０ モード選択加算器 Ｇ１，Ｇ９，Ｇ１０ インバータ Ｇ２，Ｇ３，Ｇ４，Ｇ６，Ｇ７，Ｇ８，Ｇ１２，Ｇ１
３，Ｇ１４，Ｇ１５ ＡＮＤゲート、 Ｇ５，Ｇ１１，Ｇ１６ ＯＲゲート
３，Ｇ１４，Ｇ１５ ＡＮＤゲート、 Ｇ５，Ｇ１１，Ｇ１６ ＯＲゲート
Claims (1)
- 【請求項１】 多数の行ラインと、上記多数の行ライン
と実質的に直角に交差する多数の列ラインと、上記多数
の列ラインと上記多数の列ラインが交差する各交差点上
に各一個設けられた多数のキーとを具備するとともに多
数のモード選択スイッチを具備して上記多数のキーの中
の何れかの一つが活性化されたとき、それに該当するス
キャンデータを発生するキーマトリックススイッチと、 上記キーマトリックススイッチによって発生されたスキ
ャンデータをデコーディングして、モード選択信号と、
第１スキャンデータおよび第２スキャンデータと、上記
第１および第２スキャンデータに各々同期される第１ク
ロック信号および第２クロック信号とを発生するスキャ
ンデコーダと、 上記第１および第２クロック信号により上記第１および
第２スキャンデータをラッチ出力する第１および第２ラ
ッチ回路と、 上記第１および第２ラッチ回路で出力される第１および
第２ラッチ出力信号と上記スキャンデコーダーによって
発生されたモード選択信号とを入力して動作モードを判
別し、上記第１ラッチ回路で出力される第１ラッチ出力
信号を上記動作モードの判別に応じた内容の第１スキャ
ン変換データに変換して出力し、上記第２ラッチ回路で
出力される第２ラッチ出力信号を上記動作モードの判別
に応じた内容の第２スキャン変換データに変換して出力
するモード判別データ出力手段とを具備し、 上記キーマトリクススイッチは上記第１スキャンデータ
に対応する複数の第１のグループスイッチと上記第２ス
キャンデータに対応する複数の第２のグループスイッチ
と第１グループアップ／ダウンスイッチと第２グループ
アップ／ダウンスイッチとオプションスイッチとよりな
り、上記モード選択データ出力手段では、上記オプショ
ンスイッチの操作によって決定される上記モード選択信
号に応じた動作モードの判別によって、少なくとも上記
第１及び第２のアップ／ダウンスイッチを使用せずに上
記第１及び第２のグループスイッチによって表現される
グループデータを全て使用しその内容に応じた内容の上
記第１のスキャン変換データ及び上記第１のスキャン変
換データを発生する第１のモードと、上記第１及び第２
のアップ／ダウンスイッチを使用しかつ上記第１及び第
２のグループスイッ チによって表現される上記グループ
データを全て使用しその内容に応じた内容の上記第１の
スキャン変換データ及び上記第１のスキャン変換データ
を発生する第２のモードと、上記第１及び第２のアップ
／ダウンスイッチを使用しかつ上記第１及び第２のグル
ープスイッチによって表現される上記グループデータの
内の一部分のみを使用しその内容に応じた内容の上記第
１のスキャン変換データ及び上記第１のスキャン変換デ
ータを発生する第３のモードとよりなる３種類のモード
の内の１種類が選択される スキャンデータ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1994008916U JP2534736Y2 (ja) | 1994-07-22 | 1994-07-22 | スキャンデータ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1994008916U JP2534736Y2 (ja) | 1994-07-22 | 1994-07-22 | スキャンデータ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0720621U JPH0720621U (ja) | 1995-04-11 |
| JP2534736Y2 true JP2534736Y2 (ja) | 1997-05-07 |
Family
ID=18528799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1994008916U Expired - Lifetime JP2534736Y2 (ja) | 1994-07-22 | 1994-07-22 | スキャンデータ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534736Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5450231A (en) * | 1977-09-29 | 1979-04-20 | Fujitsu Ltd | Encode circuit for contactless switch |
-
1994
- 1994-07-22 JP JP1994008916U patent/JP2534736Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720621U (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0428180B2 (ja) | ||
| KR19980050045A (ko) | 역이산 코사인 변환기의 데이타 포멧 변환 회로 | |
| JP2865676B2 (ja) | 画像表示装置 | |
| JP2534736Y2 (ja) | スキャンデータ変換回路 | |
| KR960004571B1 (ko) | 스캔데이터 변환회로 | |
| US4074262A (en) | Key input circuit | |
| US5062125A (en) | Statistic coding arrangement for producing code words comprising a variable number of bits | |
| EP0039802A1 (en) | Electronic musical instrument | |
| JP3584047B2 (ja) | 画像合成装置 | |
| JPS5941036A (ja) | キ−シフト状態識別方式 | |
| JP2689735B2 (ja) | シリアル信号切替制御回路 | |
| JP2589707B2 (ja) | キーボード装置 | |
| KR880000422B1 (ko) | 매트릭스 키와 데이터선별기의 조합방법 | |
| JPS599314Y2 (ja) | キ−コ−ド発生回路 | |
| JPH0154723B2 (ja) | ||
| JPH07261981A (ja) | Ｆｉｆｏ制御回路 | |
| JPH0118455B2 (ja) | ||
| RU2020744C1 (ru) | Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде | |
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| JPH05189116A (ja) | キースキャン回路 | |
| JPS63151223A (ja) | デコ−ド回路 | |
| JPH0247121B2 (ja) | Hyojunshingohatsuseisochi | |
| JPH0682352B2 (ja) | 小型電子式計算機 | |
| JPS6038728B2 (ja) | キ−入力判定装置 | |
| JPS5816331A (ja) | キ−エンコ−ダ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |