JP2530679B2 - 通信回線におけるポ―リング方式 - Google Patents
通信回線におけるポ―リング方式Info
- Publication number
- JP2530679B2 JP2530679B2 JP63015758A JP1575888A JP2530679B2 JP 2530679 B2 JP2530679 B2 JP 2530679B2 JP 63015758 A JP63015758 A JP 63015758A JP 1575888 A JP1575888 A JP 1575888A JP 2530679 B2 JP2530679 B2 JP 2530679B2
- Authority
- JP
- Japan
- Prior art keywords
- polling
- timer
- slave station
- communication
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 親局から複数の子局をポーリングを用いてマルチポイ
ント制御する通信回線におけるポーリング方式に関し、 子局の処理速度に応じた適正なポーリングスケジュー
ルの実行を可能とし、通信時間の短縮ができ、通信回線
の効率よい使用が可能なようにすることを目的とし、 親局からポーリングを用いて複数のノードにそれぞれ
属する子局の制御を行う通信回線におけるポーリング方
式において、任意の時間に設定できるポーリングタイマ
を各ノードごとに設け、該ポーリングタイマがタイムア
ウトした時、該親局から当該ノードの子局をポーリング
できるようにし、複数の子局のポーリングが競合した時
は、あらかじめ定められた優先順位に従ってポーリング
されるように構成する。
ント制御する通信回線におけるポーリング方式に関し、 子局の処理速度に応じた適正なポーリングスケジュー
ルの実行を可能とし、通信時間の短縮ができ、通信回線
の効率よい使用が可能なようにすることを目的とし、 親局からポーリングを用いて複数のノードにそれぞれ
属する子局の制御を行う通信回線におけるポーリング方
式において、任意の時間に設定できるポーリングタイマ
を各ノードごとに設け、該ポーリングタイマがタイムア
ウトした時、該親局から当該ノードの子局をポーリング
できるようにし、複数の子局のポーリングが競合した時
は、あらかじめ定められた優先順位に従ってポーリング
されるように構成する。
本発明は、親局から複数の子局をポーリングを用いて
マルチポイント制御する通信回線におけるポーリング方
式に関し、特に各子局の接続されたノードごとにポーリ
ングタイマを設けたポーリング方式に関する。
マルチポイント制御する通信回線におけるポーリング方
式に関し、特に各子局の接続されたノードごとにポーリ
ングタイマを設けたポーリング方式に関する。
第６図は従来例としてのマルチポイント制御における
通信回線を説明する図である。マルチポイント制御にお
けるポーリングのスケジュールはポーリングタイマを利
用して行われる。ポーリングタイマは親局（Ｐ）（例え
ば東京に設置）と子局（Ｓ）（例えば名古屋、大阪に設
置）に送信データがない場合に、両局の負荷軽減のため
に使用され、一親局（Ｐ）に対し１個設定されている。
ここに負荷軽減のためとは、もしポーリングタイマを使
用しないと、送信データがない場合に連続して間断なく
ポーリングを行うことになるためこれを防止することで
ある。
通信回線を説明する図である。マルチポイント制御にお
けるポーリングのスケジュールはポーリングタイマを利
用して行われる。ポーリングタイマは親局（Ｐ）（例え
ば東京に設置）と子局（Ｓ）（例えば名古屋、大阪に設
置）に送信データがない場合に、両局の負荷軽減のため
に使用され、一親局（Ｐ）に対し１個設定されている。
ここに負荷軽減のためとは、もしポーリングタイマを使
用しないと、送信データがない場合に連続して間断なく
ポーリングを行うことになるためこれを防止することで
ある。
親局（Ｐ）は第７図に示すように、ポーリングタイム
アウトが発生すると、通信中、全子局（Ｓ）に順次ポー
リングを与え、最終子局（ここではS3）に対するポーリ
ングが完了するとタイムアウト待ち状態となる。ポーリ
ングによって伝送すべきデータが存在する時は次の子局
のポーリングを行う前にこれが伝送される。
アウトが発生すると、通信中、全子局（Ｓ）に順次ポー
リングを与え、最終子局（ここではS3）に対するポーリ
ングが完了するとタイムアウト待ち状態となる。ポーリ
ングによって伝送すべきデータが存在する時は次の子局
のポーリングを行う前にこれが伝送される。
しかしながら、第６図に示された従来の方式では、ポ
ーリングタイマ１個のため、子局（Ｓ）の性能に応じた
負荷の軽減を行うことができないという弱点を持ってい
る。すなわち子局によって必要なポーリングの頻度が異
なる場合の対策については何等なされていない。また処
理能力の異なる子局（Ｓ）を接続しても処理速度の最も
遅い子局（Ｓ）にポーリングタイマ値が設定され通信時
間の短縮化ができない、という問題点がある。
ーリングタイマ１個のため、子局（Ｓ）の性能に応じた
負荷の軽減を行うことができないという弱点を持ってい
る。すなわち子局によって必要なポーリングの頻度が異
なる場合の対策については何等なされていない。また処
理能力の異なる子局（Ｓ）を接続しても処理速度の最も
遅い子局（Ｓ）にポーリングタイマ値が設定され通信時
間の短縮化ができない、という問題点がある。
本発明の目的は、子局の処理速度に応じた適正なポー
リングのスケジュールの実行を可能とし、通信時間の短
縮ができ、通信回線の効率よい使用が可能なようにする
ことにある。
リングのスケジュールの実行を可能とし、通信時間の短
縮ができ、通信回線の効率よい使用が可能なようにする
ことにある。
本発明の方式は、第１図および第２図に例示されるよ
うに、親局で計数するタイマとして任意の時間に設定で
きるポーリングタイマ47を子局（Ｓ）の接続された各ノ
ードごとに設け、タイマ47が時間を計時し、任意のあら
かじめ設定された時間に達してタイムアウトした時（第
１図工程S12,S22,S32のイエスの時）、親局から当該ノ
ードの子局をポーリングできる。もし、複数の子局のポ
ーリングが競合した時は、あらかじめ定められた優先順
位に従ってポーリングされる。
うに、親局で計数するタイマとして任意の時間に設定で
きるポーリングタイマ47を子局（Ｓ）の接続された各ノ
ードごとに設け、タイマ47が時間を計時し、任意のあら
かじめ設定された時間に達してタイムアウトした時（第
１図工程S12,S22,S32のイエスの時）、親局から当該ノ
ードの子局をポーリングできる。もし、複数の子局のポ
ーリングが競合した時は、あらかじめ定められた優先順
位に従ってポーリングされる。
本発明の方式を用いれば、子局に対応してあるあらか
じめ設定された時間ごとにタイムアウトするポーリング
タイマを備えており、該タイマがタイムアウトするごと
に親局から子局をポーリングできる。従って子局ごとに
ポーリングの頻度を変えることが可能となる。もし複数
の子局が同時にポーリングされる条件に達した時には、
あらかじめ定められた優先順位に従ってポーリングされ
る。
じめ設定された時間ごとにタイムアウトするポーリング
タイマを備えており、該タイマがタイムアウトするごと
に親局から子局をポーリングできる。従って子局ごとに
ポーリングの頻度を変えることが可能となる。もし複数
の子局が同時にポーリングされる条件に達した時には、
あらかじめ定められた優先順位に従ってポーリングされ
る。
実施例の説明に先立って関連技術の説明を補足する。
第４図はマルチポイント接続の親局（Ｐ）を構成する
処理装置の一例である。本処理装置は本体処理装置71と
通信制御アダプタ75から成る。第５図には両者の制御の
機能分担が示される。すなわち、本体処理装置ではOS
（オペレーティングシステム）配下で、アプリケーショ
ンソフト73、通信制御ソフト74が動作し、ネットワーク
制御層以上を受け持ち、通信制御アダプタではデータリ
ンク制御層および物理層を受け持つ。本発明の内容はデ
ータリンク制御層に係るものであり、このハードウェア
構成では通信制御アダプタ内で処理が行われる。
処理装置の一例である。本処理装置は本体処理装置71と
通信制御アダプタ75から成る。第５図には両者の制御の
機能分担が示される。すなわち、本体処理装置ではOS
（オペレーティングシステム）配下で、アプリケーショ
ンソフト73、通信制御ソフト74が動作し、ネットワーク
制御層以上を受け持ち、通信制御アダプタではデータリ
ンク制御層および物理層を受け持つ。本発明の内容はデ
ータリンク制御層に係るものであり、このハードウェア
構成では通信制御アダプタ内で処理が行われる。
第１図には本発明の一実施例としての通信回線におけ
るポーリング方式を行う処理工程図が示される。親局
（Ｐ）は子局（S1,S2,S3）とのデータ通信を実行するに
当たり、各子局に対応するノードの属するポーリングタ
イマに、各子局の処理速度に応じたポーリングタイマ値
を設定して、タイマをスタートさせる。ポーリングタイ
マが設定時間を計時し、ポーリングタイムアウトが発生
すると、ポーリング制御部４にポーリング要求が与えら
れる。ポーリング制御部４はポーリング要求を受付ける
と、ポーリングを子局に与え、子局からの応答待ち状態
となる。応答待ち状態におけるポーリング要求はポーリ
ング制御部内でキューイングされ応答待ち状態の解除と
共に起動される。
るポーリング方式を行う処理工程図が示される。親局
（Ｐ）は子局（S1,S2,S3）とのデータ通信を実行するに
当たり、各子局に対応するノードの属するポーリングタ
イマに、各子局の処理速度に応じたポーリングタイマ値
を設定して、タイマをスタートさせる。ポーリングタイ
マが設定時間を計時し、ポーリングタイムアウトが発生
すると、ポーリング制御部４にポーリング要求が与えら
れる。ポーリング制御部４はポーリング要求を受付ける
と、ポーリングを子局に与え、子局からの応答待ち状態
となる。応答待ち状態におけるポーリング要求はポーリ
ング制御部内でキューイングされ応答待ち状態の解除と
共に起動される。
第２図には、本発明の実施例を行う通信制御アダプタ
の内部構成が示される。通信制御アダプタ75は本体処理
装置に複数個搭載可能であり、１個の通信制御アダプタ
で複数回線を制御できる。図示のように、通信制御アダ
プタ75は、マイクロプロセッサ43、制御プログラム，制
御テーブル，データバッファ等を格納するメモリ44、各
回線に対応して備えられた直並列交換、ビット同期、フ
レーム同期等の同期制御、モデム信号制御等を行う回線
対応制御部45、各回線に対応して設けられ、各回線ごと
に設定可能であって、タイムアウト時に割込み制御線48
を介してプロセッサに割込みタイムアウトを通知するポ
ーリングタイマ回路47、上記各制御部を接続するアドレ
スバス49およびデータバス50、上記回線対応制御部45お
よびタイマ回路47の内部のレジスタをプロセッサ43のア
ドレス空間に割付けるアドレスデコーダ46、および本体
処理装置71と通信制御アダプタ75を接続するための本体
インタフェース制御部42を具備する。本体インタフェー
ス制御部42は本体処理装置71に設けられた通信アダプタ
インタフェース制御部41と接続される。割込み制御線48
には各タイマ回路47、マイクロプロセッサ43、および本
体インタフェース制御部42が接続される。アドレスバス
49には、各アドレスデコーダ46、メモリ44、マイクロプ
ロセッサ43、および本体インタフェース制御部42が接続
される。データバス50には回線対応制御部45、メモリ4
4、マイクロプロセッサ43、および本体インタフェース
制御部42が接続される。アドレスデコーダ46の出力は回
線対応制御部45およびタイマ回路47へ供給される。回路
対応制御部45の出力は外部へ出力される。
の内部構成が示される。通信制御アダプタ75は本体処理
装置に複数個搭載可能であり、１個の通信制御アダプタ
で複数回線を制御できる。図示のように、通信制御アダ
プタ75は、マイクロプロセッサ43、制御プログラム，制
御テーブル，データバッファ等を格納するメモリ44、各
回線に対応して備えられた直並列交換、ビット同期、フ
レーム同期等の同期制御、モデム信号制御等を行う回線
対応制御部45、各回線に対応して設けられ、各回線ごと
に設定可能であって、タイムアウト時に割込み制御線48
を介してプロセッサに割込みタイムアウトを通知するポ
ーリングタイマ回路47、上記各制御部を接続するアドレ
スバス49およびデータバス50、上記回線対応制御部45お
よびタイマ回路47の内部のレジスタをプロセッサ43のア
ドレス空間に割付けるアドレスデコーダ46、および本体
処理装置71と通信制御アダプタ75を接続するための本体
インタフェース制御部42を具備する。本体インタフェー
ス制御部42は本体処理装置71に設けられた通信アダプタ
インタフェース制御部41と接続される。割込み制御線48
には各タイマ回路47、マイクロプロセッサ43、および本
体インタフェース制御部42が接続される。アドレスバス
49には、各アドレスデコーダ46、メモリ44、マイクロプ
ロセッサ43、および本体インタフェース制御部42が接続
される。データバス50には回線対応制御部45、メモリ4
4、マイクロプロセッサ43、および本体インタフェース
制御部42が接続される。アドレスデコーダ46の出力は回
線対応制御部45およびタイマ回路47へ供給される。回路
対応制御部45の出力は外部へ出力される。
第３図は実施例におけるポーリングおよびデータ伝送
のタイムチャートを示す図である。第８図および第９図
には比較のため従来方式における同様な図が示される。
のタイムチャートを示す図である。第８図および第９図
には比較のため従来方式における同様な図が示される。
図において横軸は時間（ｔ）であって破線の箇所でポ
ーリングが行われる。○印はタイマのタイムアウト時点
を示し、×印はポーリング時点を示す。子局（S1）は頻
繁にポーリングする必要があるとして0.2秒でタイムア
ウトし、子局（S2）は0.5秒、子局（S3）は１秒でタイ
ムアウトすると仮定している。各子局はタイムアウト後
にポーリングされることができ、第３図の例では破線で
示された箇所でポーリングされる。データ伝送中は他局
のポーリングは入ることができない。また２つ以上の子
局のポーリングが競合する時すなわち同時にタイムアウ
トになっている時、は例えば子局S1,S2,S3の順に優先順
位を付して、競合を避けるようにしている。
ーリングが行われる。○印はタイマのタイムアウト時点
を示し、×印はポーリング時点を示す。子局（S1）は頻
繁にポーリングする必要があるとして0.2秒でタイムア
ウトし、子局（S2）は0.5秒、子局（S3）は１秒でタイ
ムアウトすると仮定している。各子局はタイムアウト後
にポーリングされることができ、第３図の例では破線で
示された箇所でポーリングされる。データ伝送中は他局
のポーリングは入ることができない。また２つ以上の子
局のポーリングが競合する時すなわち同時にタイムアウ
トになっている時、は例えば子局S1,S2,S3の順に優先順
位を付して、競合を避けるようにしている。
一方、従来方式では、例えば第８図に示すように、１
つのポーリングタイマ値の間に３つの子局のポーリング
を次々に行うようになっており、レスポンスの短いこと
が要求される子局と、その他の子局とで特に異なる取扱
いがなされておらず、子局（S1）へのポーリング81、子
局（S2）へのポーリング82、子局（S3）へのポーリング
83のいずれも、１つのポーリングタイマ値によって決め
られる周期でポーリングされる。データ伝送工程84が含
まれるときは、その必要な時間だけ処理時間が延長され
る。第９図に示すようにデータ伝送工程84のための処理
時間がタイマ値を超えた時は、従来方式ではポーリング
一巡を待って次工程すなわち子局（S1）のポーリングに
進む。
つのポーリングタイマ値の間に３つの子局のポーリング
を次々に行うようになっており、レスポンスの短いこと
が要求される子局と、その他の子局とで特に異なる取扱
いがなされておらず、子局（S1）へのポーリング81、子
局（S2）へのポーリング82、子局（S3）へのポーリング
83のいずれも、１つのポーリングタイマ値によって決め
られる周期でポーリングされる。データ伝送工程84が含
まれるときは、その必要な時間だけ処理時間が延長され
る。第９図に示すようにデータ伝送工程84のための処理
時間がタイマ値を超えた時は、従来方式ではポーリング
一巡を待って次工程すなわち子局（S1）のポーリングに
進む。
第３図，第８図，第９図からわかるように、本実施例
によれば子局ごとにタイマを有するので、一律に全部の
子局に対して同じ周期でポーリングする無駄を省き、頻
繁にポーリングが必要な子局のみタイマ値を短く設定す
ることによって効率よいポーリングが可能となる。この
発明は特に分岐数が多い場合に効果が大きい。
によれば子局ごとにタイマを有するので、一律に全部の
子局に対して同じ周期でポーリングする無駄を省き、頻
繁にポーリングが必要な子局のみタイマ値を短く設定す
ることによって効率よいポーリングが可能となる。この
発明は特に分岐数が多い場合に効果が大きい。
本発明によれば、ポーリングタイマがノードごと独立
しているので、子局の処理速度に応じた適正なスケジュ
ールでポーリングを行うことができ、回線の効率よい使
用によって通信時間の短縮を図ることができる。
しているので、子局の処理速度に応じた適正なスケジュ
ールでポーリングを行うことができ、回線の効率よい使
用によって通信時間の短縮を図ることができる。
第１図は本発明の一実施例の処理工程を説明する図、 第２図は実施例の方式を行う通信制御アダプタのブロッ
ク図、 第３図は実施例の方式のタイムチャートを示す図、 第４図は親局を構成する処理装置の一例を示す図、 第５図は第４図の処理装置の機能分担を説明する図、 第６図は従来方式のマルチポイント制御通信回線を説明
する図、 第７図は従来のポーリング方式の処理過程の流れ図、 第８図は従来のポーリング方式であって、すべての子局
の処理がポーリングタイマ値内で終る場合のタイムチャ
ートを示す図、および、 第９図は従来のポーリング方式であって、ポーリングタ
イマ値以上にポーリング一巡時間が延びる場合のタイム
チャートを示す図である。 図において、 ４……ポーリング制御部、 41……通信アダプタインタフェース制御部、 42……本体インタフェース制御部、 43……マイクロプロセッサ、 44……メモリ、 45……回路対応制御部、 46……アドレスデコーダ、 47……ポーリングタイマ回路、 46……割込み制御線、 49……アドレスバス、 50……データバス、 61……本体処理装置親局、 62……通信制御アダプタ、 63,64,65……モデム、 66,67……処理装置子局、 71……本体処理装置、 72……OS、 73……アプリケーションソフト、 74……通信制御ソフト、 75……通信制御アダプタ、 76……モデム。
ク図、 第３図は実施例の方式のタイムチャートを示す図、 第４図は親局を構成する処理装置の一例を示す図、 第５図は第４図の処理装置の機能分担を説明する図、 第６図は従来方式のマルチポイント制御通信回線を説明
する図、 第７図は従来のポーリング方式の処理過程の流れ図、 第８図は従来のポーリング方式であって、すべての子局
の処理がポーリングタイマ値内で終る場合のタイムチャ
ートを示す図、および、 第９図は従来のポーリング方式であって、ポーリングタ
イマ値以上にポーリング一巡時間が延びる場合のタイム
チャートを示す図である。 図において、 ４……ポーリング制御部、 41……通信アダプタインタフェース制御部、 42……本体インタフェース制御部、 43……マイクロプロセッサ、 44……メモリ、 45……回路対応制御部、 46……アドレスデコーダ、 47……ポーリングタイマ回路、 46……割込み制御線、 49……アドレスバス、 50……データバス、 61……本体処理装置親局、 62……通信制御アダプタ、 63,64,65……モデム、 66,67……処理装置子局、 71……本体処理装置、 72……OS、 73……アプリケーションソフト、 74……通信制御ソフト、 75……通信制御アダプタ、 76……モデム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺口 義則 石川県河北郡宇ノ気町字宇野気ヌ98番の ２ 株式会社石川富士通ソフトウエア開 発内 (56)参考文献 特開 昭57−99054（ＪＰ，Ａ) 特開 昭59−168737（ＪＰ，Ａ)
Claims (1)
- 【請求項１】親局からポーリングを用いて複数のノード
にそれぞれ属する子局（S1,S2,S3）の制御を行う通信回
線におけるポーリング方式において、 親局で計数するタイマとして任意の時間に設定できるポ
ーリングタイマ（47）を各ノードごとに設け、 該ポーリングタイマ（47）がタイムアウトした時（S12,
S22,S32）、該親局から当該ノードの子局（S1,S2,S3）
をポーリングできるようにし、 複数の子局のポーリングが競合した時は、あらかじめ定
められた優先順位に従ってポーリングされるようにした
ことを特徴とする通信回線におけるポーリング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015758A JP2530679B2 (ja) | 1988-01-28 | 1988-01-28 | 通信回線におけるポ―リング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015758A JP2530679B2 (ja) | 1988-01-28 | 1988-01-28 | 通信回線におけるポ―リング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01192239A JPH01192239A (ja) | 1989-08-02 |
| JP2530679B2 true JP2530679B2 (ja) | 1996-09-04 |
Family
ID=11897683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015758A Expired - Lifetime JP2530679B2 (ja) | 1988-01-28 | 1988-01-28 | 通信回線におけるポ―リング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530679B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3992967B2 (ja) | 2001-12-05 | 2007-10-17 | 三菱電機株式会社 | パケット通信システム及びパケット通信方法 |
| JP4342961B2 (ja) | 2004-01-16 | 2009-10-14 | パイオニア株式会社 | 情報配信表示システムおよび情報配信方法 |
| CN115208794B (zh) * | 2022-08-12 | 2023-09-15 | 杭州和利时自动化有限公司 | Profibus-DP协议的定时器调整方法、装置、设备及介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799054A (en) * | 1980-12-12 | 1982-06-19 | Oki Electric Ind Co Ltd | Polling system |
| JPS59168737A (ja) * | 1983-03-14 | 1984-09-22 | Meidensha Electric Mfg Co Ltd | マルチ・ドロツプ伝送方式 |
-
1988
- 1988-01-28 JP JP63015758A patent/JP2530679B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01192239A (ja) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596569B2 (ja) | ネットワーク通信方法 | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| JPH0683221B2 (ja) | データ通信方法及び通信システム | |
| CN111090600B (zh) | 一种总线共享的方法 | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| JP2002149212A (ja) | 制御データを等値化する冗長化プログラマブルコントローラ及び等値化方法。 | |
| JP2530679B2 (ja) | 通信回線におけるポ―リング方式 | |
| WO2018146899A1 (ja) | 制御装置および通信装置 | |
| JP2550811B2 (ja) | 通信制御方法 | |
| US20050251601A1 (en) | Method and apparatus for the addition and removal of nodes from a common interconnect | |
| JP2734246B2 (ja) | パイプラインバス | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JPH0675887A (ja) | ポーリング間隔決定方式 | |
| JP3489456B2 (ja) | リアルタイム通信装置及びシステム | |
| JP2018129614A (ja) | 制御装置および通信装置 | |
| JPH09204311A (ja) | 情報処理システム | |
| JP2724572B2 (ja) | トークンパッシング方式のｌａｎ装置 | |
| JP3260515B2 (ja) | 複数ポート記憶装置のインタフェース回路 | |
| JPH04301945A (ja) | 高効率マルチキャスト方式 | |
| JPH027240B2 (ja) | ||
| GB1600755A (en) | Communications processor | |
| JPS63234304A (ja) | マルチｐｃシステムにおけるデ−タリンク方式 | |
| JPH01256248A (ja) | 階層化プロトコル並列処理装置 | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
| JPH01103046A (ja) | 通信制御方式 |