JP2524601B2

JP2524601B2 - 通信制御装置

Info

Publication number: JP2524601B2
Application number: JP62229894A
Authority: JP
Inventors: 護越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-09-16
Filing date: 1987-09-16
Publication date: 1996-08-14
Anticipated expiration: 2011-08-14
Also published as: JPS6474648A

Description

【発明の詳細な説明】〔概要〕複数台のCPUが接続されてこれらと通信するCCPに関
し、 CCPと通信する各CPUが、容易に自CPUとCCP間の通信状
態を知ることができるCCPを実現することを目的とし、複数台のCPUが接続され、CPUからIPLを受けて該CPUと
通信を開始するCCPにおいて、各CPUに対応して設けら
れ、対応するCPUとCCP間の通信状態を対応するCPUから
見える状態で保持する監視レジスタと、１つのCPUからI
PLを受けたとき全監視レジスタを通信不許可状態にセッ
トし、該IPL終了後に前記CPUから通信開始要求を受けた
ときに対応する監視レジスタのみを通信可能状態にリセ
ットする手段を設け、各CPUは対応する監視レジスタの
内容から自CPUとCCP間の通信状態を検知できるように構
成する。

〔産業上の利用分野〕

本発明は、通信制御装置（以下、CCPという）特に、
複数台の計算機（以下、CPUという）が接続され、CPUか
ら初期化プログラムロード（以下、IPL）というを受け
てこのCPUとCCP間の通信を開始するCCPに関する。

〔従来の技術〕

複数台のCPUが遠隔にある複数台の末端装置（以下、D
TEという）と通信して情報処理を行う場合、CCPを介し
て各CPUとDTE間の通信が行われる。

第６図は、CCPを介して複数台のCPUとDTEが通信して
情報処理を行うマルチテール構成の情報処理システムを
示したものてある。

第６図において、30はCCP、41a〜41nはCPU、42a〜42m
はDTEで、CCP30は、各CPU41a〜41nとDTE42a〜42m間の接
続制御、データ転送制御等、情報通信に必要な制御や処
理を行う。

CCP30において、31a〜31nはチャネル・アダプタ（C
A）で、CPU41a〜41nに対応して設けられ、対応するCPU
とCCP30間のデータ転送に関する制御やコマンドの送受
信を行う。32は回線アダプタ（CS）で、各DTE42a〜42m
とCCP30間の回線接続に関する制御やデータ転送に関す
る制御を行う。33は中央処理ユニット（CC）で、CCP30
の運用に関する制御を行う。34は主記憶ユニット（MS）
で、通信制御に必要なプログラムやデータが格納され
る。IPL時にCPUから転送される制御プログラムは、この
MS34に格納される。

この構成において、例えばDTE42aがCPU41aと通信する
ときは、通信を要求するコマンドをCCP30に発行する。C
CP30のCC33は、CS32を介してこのコマンドを受け取る
と、CA31aを介してCPU41aに通知してデータ転送を要求
する。

CPU41aは、DTE42aと通知するときは、通信開始に先立
って、CCP30に対してIPL要求を行い、初期化プログラム
をCCP30にあるMS34にローディングする。

CCP30は１つのCPUと接続されること及びIPLによりCCP
30の状態が変わることから、CPU41aからのIPLが行われ
ると、他のCPU41b〜41nのチャネルとCCP30の間を切断す
る。この場合、現在の規約ではチャネルが切断されたこ
とをCPU41b〜41nに通知することは行わない。

IPLが終了すると、CC33はこのプログラムに従ってCPU
41aとDTE42a間のデータ転送を制御し、両者の間に情報
通信を行わせる。通信が終了すると、DTE42a及びCPU41a
とCCP30との間のチャネルは切断される。

CPU41aが通信中、通信要求を行った他のCPUは、チャ
ネルを接続状態にして待機する。CCP30は、CPU41aとDTE
42a間の通信が終了すると、待機中の他のDTE（例えば42
b）が通信要求するCPU（例えば41b）に対し転送要求を
行う。CPU41bがIPLを完了すると、前述と同様にこのプ
ログラムに従って、CCP30はCPU41bとDTE42b間のデータ
転送を制御する。

〔発明が解決しようとする問題点〕

CCPは１つのCPUと接続されること及びIPLによりCCPの
状態が変わることから、CCPによる従来の通信制御方式
においては、１つのCPUに対するIPL制御を行ったとき
は、他のCPUのチャネルを切断するようにしていた。

現在の規約では、チャネルが切断されたことは他のCP
Uに通知されないが、各DTEとCPUが正常な手順で通信を
行っている場合は、特に不都合は生じない。

しかしながら、CPUの誤った操作やCCPのダウン等によ
り、CCPと接続中のCPUのチャネルが切断されると、次の
ような問題が生じる。

例えば複数台のCPUがCCP30と通信中に、１台のCPU
（例えば41a）が何等かの障害によりダウンしたためにC
CP30とのチャネルが一旦切断されたが、回復したCPU41a
がCCP30と通信を再開するためにCCP30とのチャネルを接
続しようとして、誤ってIPL要求を行ったとする。

このIPL要求があると、CPU30は、改めてCPU41aのIPL
制御を行い、他のCPUのチャネルは切断される。

チャネルを切断されたCPUの状態には、通信中のアイ
ドリング期間において切断された場合と、待合せ中で通
信を行っていない場合がある。前者の場合は、通信中の
CCP30より応答が無いためにCCP30の状態に変化を生じた
事を知ることが可能である。しかしながら、後者の場合
は、CCP30と通信を行わず転送要求待ち状態であったた
めにCCP30の状態の変化を知ることができず、またCCP30
側でも通知しないために、無駄にCCP30からの転送要求
を待ち続けるという不都合な事態が生じる。

また、待ち状態のCPUにとって、正常な待ち状態、す
なわち通信可能を保証された待ち状態であるか、誤って
チャネルが切断されたために通信不可能な待ち状態であ
るか等、CCPとの間の通信状態について明確な情報を得
ることは、そのCPU及びシステム全体の信頼性と処理効
率を向上させる上で効果があるが、従来の通信制御方式
では、待ち状態のCPUがCCPとの間の通信状態を知ること
ができないという不都合があった。

本発明は、CCPに接続された各CPUが容易に自CCPとCCP
間の通信状態を知ることができるようにするCCPを提供
することを目的とする。

〔問題点を解決するための手段〕

本発明が採用した解決手段を、第１図を参照して説明
する。第１図は、本発明の基本構成をブロック図で示し
たものである。

第１図において、10は通信制御装置（CCP）21a〜21n
は計算機（CPU）、22a〜2mは端末装置（DTE）で、CCP10
は、各CPU21a〜21nとDTE22a〜22m間の接続制御、データ
転送制御等、情報通信に必要な制御や処理を行う。

CCP10において、11a〜11nは監視レジスタで、各CPU21
a〜21nに対応して設けられ、対応するCPUとCCP10間の通
信状態を対応するCPUから見える状態で保持する。

12は通信状態設定手段で、１つのCPUからIPL要求を受
けたときに、全監視レジスタ11a〜11nを通信不許可状態
にセットし、該IPL終了後に前記CPUからの通信開始信号
を受けたときに、対応する監視レジスタのみを通信許可
状態にリセットする。

〔作用〕

いま、CPU21aがIPL要求を発行したとすると、CCP10の
通信状態設定手段12は、このIPL要求を受けて全監視レ
ジスタ11a〜11nを非通信状態にセットする。

CPU21aのIPL処理が終了し、CPU21aから通信開始を受
けると、通信状態設定手段12は、CPU21aに対応する監視
レジスタ11aだけを通信状態にリセットする。

一方、CCP10は、CPU21aのIPLが行われると、接続中で
あった他のCPUのチャネルを切断する。

したがって、監視レジスタ11iが非通信状態を指示す
るときは、対応するCPU21iとCCP10間のチャネルは切断
されて通信不可能状態にあることを示し、通信状態を指
示するときは、CPU11iとCCP10間のチャネルが接続され
通信可能状態にあることを示す。

これより、各CPUは、適宜例えば定期的に対応する監
視レジスタの状態をチェックすることにより、CCP10と
の間の通信状態を知ることができる。

以上のようにして、各CPUは、対応する監視レジスタ
の内容を適宜チェックすることにより、各CPUとCCP10間
の通信状態を容易に検知することができる。これによ
り、CCP10のダウン時やCPUの誤った操作による通信不可
能状態を早期に発見することが可能となり、CCP10の保
守管理を容易にし、システム全体の信頼性を向上させる
ことができる。

〔実施例〕

本発明の一実施例を、第２図〜第５図を参照して説明
する。第２図は、本発明の一実施例の構成の説明図、第
３図は、同実施例の各動作段階における監視レジスタの
状態の説明図、第４図は、同実施例の動作タイミングチ
ャート、第５図は、同実施例の処理フローチャートであ
る。

（Ａ）実施例の構成第２図において、CCP10、監視レジスタ11a〜11n、通
信状態設定手段12、CPU21a〜21n、DTE22a〜22mについて
は、第１図で説明した通りである。

CCP10において、13a〜13nはチャネル・アダプタ（C
A）で、CPU21a〜21nに対応して設けられ、対応するCPU
とCCP10間のデータ転送に関する制御やコマンドの送受
信を行う。14は回線アダプタ（CS）で、各DTE22a〜22m
とCCP10間の回線接続に関する制御やデータ転送に関す
る制御を行う。15は中央処理ユニット（CC）で、CCP10
の運用に関する制御を行い、IPLが終了すると、IPL終了
信号を通信状態設定手段12に送る。16は主記憶ユニット
（MS）で、通信制御に必要なプログラムやデータが格納
される。IPL時にCPUから転送される制御プログラムは、
このMS16に格納される。

通信状態設定手段12において、121a〜121nはOR回路
で、CPU21a〜21nに対応して設けられる。各OR回路121a
〜121nの１つの入力端には対応するCPUのIPL要求が入力
され、他方の入力端子は前段のOR回路の出力端子と接続
され、最終段のOR回路121nの出力端子は、初段のOR回路
121aの他方の入力端子と接続される。各OR回路121a〜12
1nの出力端子は、対応する監視レジスタ11a〜11nのセッ
ト端子Ｓに接続される。

122a〜122nはAND回路で、CPU21a〜21nに対応して設け
られる。各AND回路122a〜122nの一方の入力端子には、
対応するCPUの通信開始コマンドが入力され、他方の入
力端子には、CC15からのIPL終了信号が共通に入力さ
れ、出力端子は、対応する監視レジスタ11a〜11nのリセ
ット端子Ｒに接続される。

監視レジスタ11i、OR回路121i及びAND回路122i（ｉ＝
ａ〜ｎ）は、この実施例では、対応するCA13i（ｉ＝ａ
〜ｎ）の中に設けられている。

監視レジスタ11a〜11nは、この実施例ではRS型のフリ
ップ・フロップで構成され、セット時は出力Ｑが論理
“1"となって通信不許可状態を指示し、リセット時は出
力Ｑが論理“0"となって通信許可状態を指示する。

（Ｂ）実施例の動作実施例の動作を、第３図〜第４図を参照し、CPU21aが
IPLを行って通信を開始する場合の動作を例にとり、第
５図の処理フローチャートのステップに従って説明す
る。動作開始時は、各監視レジスタ11a〜11nは、第３図
（Ａ）に示すように、全て“0"状態にある。

（１）ステップS₁ CPU21aと１つのDTE間に通信が行われる場合は、従来
と同様に、CPU21aは通信開始に先立って、制御プログラ
ムをCCP10のMS16にローディングするためにIPL要求をCC
P10に発行する。

（２）ステップS₂ CPU21aより入力されたIPL要求は、OR回路121aを通っ
て更にOR回路121n→121c→・・・121nに順次供給され、
その出力信号で監視レジスタ11a〜11nをすべて“1"にセ
ットする（第３図（Ｂ）及び第４図のタイミングT₁参
照）。

（３）ステップS₃ CC15はIPL制御を行って、CPU21aより転送された制御
プログラムをMS16に格納する。IPLが終了すると、IPL終
了信号をAND回路122a〜122nに供給する。

（４）ステップS₄ CPU21aは、IPL動作が終了すると、通信開始要求をCA1
3aに発行する。

（５）ステップS₅ CA13aのAND回路122aは、この通信開始要求を受ける
と、既にIPL終了信号が供給されていることから、そのA
ND出力で監視レジスタ11aを“0"にリセットする。しか
し、他の監視レジスタは“1"状態を保持する（第３図
（Ｃ）及び第４図のタイミングT₂参照）。

（６）他のCPUは定期的に対応する監視レジスタの内
容をチェックし、“1"であるときは、CCPの状態が変わ
ったと判断して、通信を一時停止するか、改めて通信を
再開処理を行う。

CPU21bがT₂より後のタイミングT₃（第４図参照）にお
いて、IPL要求を行うと前述の（１）〜（５）の処理が
行われ、CPU21bとCCP10間の通信が再開される。他のCPU
21iも、同様にしてタイミングTi（第４図参照）におい
てTPL要求を行って通信を開始することができる。

以上本発明の一実施例について説明したが、本発明の
実施例はこの実施例に限定されるものではない。例え
ば、監視レジスタ11a〜11n及び通信状態設定手段12は、
CA13a〜13n以外の場所に独立して設けるようにしてもよ
い。

〔発明の効果〕

以上説明したように、本発明によれば次の諸効果が得
られる。

（イ）各CPUは、CCP内の対応する監視レジスタの内容を
適宜チェックすることにより、各CPUとCCP間の通話状態
を容易に検知することができる。

（ロ）CCPのダウン時やCPUの誤った操作による通信不可
能状態を早期に発見することが可能となり、CCPの保守
管理を容易にし、システム全体の信頼性を向上させるこ
とができる。

【図面の簡単な説明】

第１図は、本発明の基本構成の説明図、第２図は、本発明の一実施例の構成の説明図、第３図は、同実施例の各動作段階における監視レジスタ
の状態の説明図、第４図は、同実施例の動作タイミングチャート、第５図は、同実施例の処理フローチャート、第６図は、マルチテール構成の情報処理システムの説明
図である。第１図及び第２図において、 10……通信制御装置（CCP）、11a〜11n……監視レジス
タ、12……通信状態設定手段、13a〜13n……チャネル・
アダプタ（CA）、14……回線アダプタ（CS）、15……中
央処理ユニット（CC）、16……主記憶ユニット（MS）、
21a〜21n……計算機（CPU）、22a〜22m……端末装置（D
TE）。

Claims

(57)【特許請求の範囲】

【請求項１】複数台の計算機（21a〜21n）が接続され、
計算機からの初期化プログラムロードを受けて該計算機
と通信を開始する通信制御装置（10）において、（ａ）各計算機（21a〜21n）に対応して設けられ、対
応する計算機と通信制御装置（10）間の通信状態を対応
する計算機から見える状態で保持する監視レジスタ（11
a〜11n）と、（ｂ）１つの計算機から初期化プログラムロード要求
を受けたときに、全監視レジスタ（11a〜11n）を通信不
許可状態にセットし、該初期化プログラムロード終了後
に前記計算機から通信開始要求を受けたときに、対応す
る監視レジスタのみを通信許可状態にリセットする通信
状態設定手段（12）、を設けたことを特徴とする通信制御装置。