JPH07253960A

JPH07253960A - マルチプロセッサシステムにおけるｉｐｌ方式

Info

Publication number: JPH07253960A
Application number: JP6045424A
Authority: JP
Inventors: Kuniyuki Kishimoto; 邦之岸本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-16
Filing date: 1994-03-16
Publication date: 1995-10-03
Also published as: US5687073A

Abstract

(57)【要約】【目的】本発明はマルチプロセッサシステムにおけるＩ
ＰＬ方式に関し，通信路で相互に接続したマルチプロセ
ッサシステムにおいてＩＰＬ処理による一つのプロセッ
サへの負荷の増加を無くすと共にＩＰＬ時間を短縮する
ことを目的とする。【構成】ＩＰＬ要求プロセッサはＩＰＬ通知を通信路に
発生すると他の全てのプロセッサでこれを検出し，負荷
分散対象プロセッサ情報やＩＰＬのデータ情報を含むＩ
ＰＬ管理情報を保持するプロセッサとＩＰＬ要求プロセ
ッサとのパスが確立するとＩＰＬ管理情報がＩＰＬ要求
プロセッサに転送される。ＩＰＬ要求プロセッサは負荷
分散対象のプロセッサから状態情報を取得し，ＩＰＬ管
理情報を元にＩＰＬ情報を各プロセッサに分割して割り
振り，割り振られた各プロセッサに対し分割されたＩＰ
Ｌ情報の転送を指示して各プロセッサから転送された各
ＩＰＬ情報を格納することにより必要なＩＰＬ情報を得
るよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はリングバスにより接続さ
れたマルチプロセッサシステムのＩＰＬ（イニシャルプ
ログラムローディング）方式に関する。

【０００２】近年，電子交換機システム等の情報処理技
術において，複数のプロセッサをリングバスにより接続
したマルチプロセッサシステムが採用される場合があ
る。このようなマルチプロセッサシステムでは，各プロ
セッサでＩＰＬを行う必要があるが，従来はシステムの
運用・管理を担当するプロセッサがＩＰＬの処理を行っ
ているため，ＩＰＬのための負荷が過大となり，本来の
運用・管理の処理に悪影響を与えるのでその改善が望ま
れている。

【０００３】

【従来の技術】図１４は従来例の説明図であり，この例
は電子交換機システムを構成するマルチプロセッサシス
テムの例である。

【０００４】図１４において，ＲＢは光リングバス，Ｍ
ＰＲは電子交換機システムの運用・管理を行う運用管理
プロセッサ，ＣＰＲａ〜ＣＰＲｅはそれぞれ分散して呼
処理を行う呼処理プロセッサ，ＦＭ，ＤＫ，ＭＴは外部
記憶装置であり，ＦＭはファイルメモリ，ＤＫは磁気デ
ィスク，ＭＴは磁気テープを表す。

【０００５】従来のプロセッサ（ＣＰＲ）のＩＰＬの動
作を呼処理プロセッサＣＰＲｄを例として動作順に説明
する。ＣＰＲｄでＩＰＬの必要が生じると，ＭＰＲへＩＰＬ
発生を通知する。

【０００６】ＭＰＲはＩＰＬの通知を受信すると，Ｉ
ＰＬデータ受信プログラム（ブート（ＢＯＯＴ）プログ
ラム）をＣＰＲｄへ転送し，ＭＰＲの外部記憶装置（Ｆ
Ｍ，ＤＫ，ＭＴ）からＣＰＲｄへプログラム及びデータ
をＣＰＲｄへ転送する。

【０００７】ＣＰＲｄはブートプログラムにより，Ｍ
ＰＲから転送されたＩＰＬデータを受信し，ＣＰＲｄの
ＦＭへ書き込みを行う。この時ＭＰＲはＣＰＲａ〜ＣＰＲｃと運用のための通
信を中断することなく継続する。

【０００８】

【発明が解決しようとする課題】近年の情報処理システ
ムや電子交換機システムの機能の発達及び利用者の需要
の増加に伴い，システムの規模は拡大の一途をたどって
おり，システムに収容されるプログラムやデータ量は年
々増加する一方である。それに伴い，ＩＰＬにより転送
すべきプログラムやデータが大量となるため，ＭＰＲは
一時的に負荷が増加し，その状態が長く継続することに
なる。このため，運用状態にある他のＣＰＲの正常な動
作に対して影響を与えるおそれがある。

【０００９】本発明は通信路で相互に接続されたマルチ
プロセッサシステムにおいてＩＰＬ処理による一つのプ
ロセッサへの負荷の増加を無くすと共にＩＰＬ時間を短
縮することができるマルチプロセッサシステムのＩＰＬ
方式を提供することを目的とする。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１において，１はＩＰＬ情報（データ）の
個数や負荷分散の対象となるプロセッサ情報等のＩＰＬ
管理情報を保持するプロセッサ（ＭＰＲで表示），１ａ
は外部記憶装置，２はＭＰＲ内でＩＰＬの通知を受け取
ると起動して処理を行うＩＰＬ処理部，３はＩＰＬ要求
を発生したＩＰＬ要求プロセッサ，３ａは外部記憶装
置，４はＩＰＬ要求プロセッサ３においてＩＰＬが発生
するとＩＰＬの処理を行うＩＰＬ発生処理部，５はＩＰ
Ｌ要求プロセッサ３からＩＰＬの通知を受け取ると共に
ＩＰＬ情報を保持する他のプロセッサ（ＣＰＲで表
示），５ａは外部記憶装置，６は他のＣＰＲ５において
ＩＰＬの通知を受け取って対応する処理を行うＩＰＬ受
付処理部，７は多数のプロセッサを接続し相互に通信を
行うための通信路である。

【００１１】なお，図１では，ＩＰＬ管理情報を持つプ
ロセッサがＭＰＲ１の１個だけ示されているが複数個存
在してもよいことは明らかであり，他のプロセッサ（Ｃ
ＰＲ）５も１台だけ示すが任意の個数を設けることがで
きる。

【００１２】本発明はマルチプロセッサシステムにおい
てＩＰＬ要求が発生したプロセッサからＩＰＬ発生を通
知すると，ＩＰＬ管理情報を備えるプロセッサでこれに
応答してＩＰＬ管理情報を転送し，ＩＰＬ発生プロセッ
サがこれを受け取ってＩＰＬすべき情報を持つプロセッ
サを識別し，それらのプロセッサからシステム状態を取
得して，負荷に余裕のあるプロセッサを選択し，ＩＰＬ
情報を分割して各プロセッサに割り振った上で，それぞ
れのプロセッサからＩＰＬ情報を転送するものである。

【００１３】

【作用】ＩＰＬ要求プロセッサ３でＩＰＬが発生する
と，ＩＰＬ発生処理部４が起動してＩＰＬ通知手段４ａ
から通信路７にＩＰＬ通知が発生する。ＭＰＲ１のＩＰ
Ｌ処理部２や他のプロセッサＣＰＲ５のＩＰＬ受付処理
部６でこれを検出する。ＭＰＲ１のＩＰＬ処理部２にお
いて，ＩＰＬ通知検出手段２ａがＩＰＬ通知を検出する
と，ブートプログラム転送手段２ｂが駆動され外部記憶
装置１ａからブートプログラム（ＩＰＬ情報受信プログ
ラム）を取り出し，通信路７を介してＩＰＬ要求プロセ
ッサ３へ転送する。ＩＰＬ要求プロセッサ３ではブート
プログラム受信手段４ｂでこれを受け取って保持する。
ＭＰＲ１は更にＩＰＬ管理情報転送手段２ｃが動作し
て，外部記憶装置１ａからＩＰＬすべき情報や負荷分散
の対象となるプロセッサ（ＩＰＬ情報を保持してＩＰＬ
動作が可能な全てＣＰＲ，ＭＰＲ等）の情報等ＩＰＬ管
理情報を読み出して通信路７から転送する。

【００１４】ＩＰＬ要求プロセッサ３ではＩＰＬ管理情
報受信手段４ｃでこれを受信すると，ＩＰＬ管理情報か
ら負荷分散の対象となる複数のプロセッサを識別し，そ
れらのプロセッサと通信路７を介してパスを設定する。
パスが設定されると，それぞれのプロセッサ（図１の例
ではＭＰＲ１，他のＣＰＲ５）からシステムの負荷の状
態等を含むシステム状態が，各システム状態通知手段
（ＭＰＲ１の２ｄ，他のＣＰＲ５の６ｂ）から通知され
るので，システム状態受信手段４ｄでこれを受け取る。

【００１５】ＩＰＬ要求プロセッサ３では保持している
ＩＰＬ管理情報と受け取った各プロセッサからのシステ
ム状態に基づいて，負荷分散割り振り手段４ｅにおい
て，当該ＩＰＬ要求プロセッサ３で必要なＩＰＬ情報を
識別し，ＩＰＬ情報を負荷に余裕のある複数のプロセッ
サに分割して割り振る処理を行う。続いて，転送指示手
段４ｆが，この割り振りの結果に基づいて，割り振られ
た各プロセッサに対し通信路７を介して分割されたＩＰ
Ｌ情報の部分を指定して転送するよう通信路７を介して
指示する。

【００１６】割り振りの対象となった各プロセッサ，こ
の例ではＭＰＲ１と他のＣＰＲ５では，それぞれ転送指
示検出手段２ｅ，６ｃでこれを検出すると，それぞれ指
示情報転送手段２ｆ，６ｄが，それぞれの外部記憶装置
１ａ，５ａから指定されたＩＰＬ情報の一部を読み出し
て，通信路７を介して転送する。ＩＰＬ要求プロセッサ
３はこれらの各ＩＰＬ情報の一部を各負荷分散された各
プロセッサから受信すると，受信格納手段４ｇにより外
部記憶装置３ａに格納する。こうして，ＩＰＬ要求プロ
セッサ３は複数のプロセッサから分割したＩＰＬ情報を
受け取って必要な全ての情報を外部記憶装置３ａに格納
する。

【００１７】このように，ＩＰＬを要求したプロセッサ
はその時点で負荷が重くない複数の他のプロセッサから
分割したＩＰＬ情報を得ることにより，運用管理プロセ
ッサだけに負担をかけることなく迅速にＩＰＬを実現す
ることができる。

【００１８】

【実施例】図２は本発明が実施されるシステムを構成す
るプロセッサの構成例である。図２に示すプロセッサは
管理運用プロセッサ（ＭＰＲ）及びＣＰＲ（呼処理プロ
セッサ）に共通する構成が示されている。

【００１９】図２において，２０はプロセッサ（ＭＰＲ
またはＣＰＲ），２１は制御装置（ＣＣ），２２は主記
憶装置（ＭＭ），２３はチャネル制御装置（ＣＨＣ），
２４はファイルメモリ（ＦＭ），２５は磁気ディスク装
置（ＤＫ），２６は磁気テープ装置（ＭＴ），２７はバ
ス，２８はプロセッサ２０のバス２７と外部とのインタ
フェースをとるバスインタフェースユニット（ＢＵ），
２９はリングバスとプロセッサとのインタフェースをと
るリングバスユニット（ＲＢＵ），３０は管理運用プロ
セッサ（ＭＰＲ）に設けられ，保守者が監視を行った
り，データを設定するためのキーボード，ディスプレイ
を備えた操作装置，３１は複数のプロセッサを順次接続
するリングバス（図１の通信路７に対応）である。な
お，システムによってはＣＰＲには外部記憶装置として
ＦＭ２４だけ備える場合もある。

【００２０】プロセッサ２０は他のプロセッサとＢＵ２
８，ＲＢＵ２９を介してリングバス３１により順次リン
グ状に接続され，他のプロセッサとの間で必要なデータ
の送受信を行う。プロセッサ２０はＣＣ２１によりＭＭ
２２及び外部記憶装置であるＦＭ２４，ＤＫ２５，ＭＴ
２６のプログラム及びデータを用いて処理が行われ，呼
処理プロセッサ（ＣＰＲ）は，ＩＰＬされてない場合は
ＭＰＲまたは他のＣＰＲからプログラム及びデータをＩ
ＰＬ動作により転送してもらう。

【００２１】図３はＩＰＬの処理が行われるマルチプロ
セッサシステムの例を示し，図４，図５は各プロセッサ
による正常時のＩＰＬの処理シーケンス（その１），
（その２），図６は障害発生時のＩＰＬの処理シーケン
スである。

【００２２】図４，図５のＩＰＬの処理シーケンスは，
図３に示すようにリングバスによりＭＰＲ，ＣＰＲａ，
ＣＰＲｂ，ＣＰＲｃ，ＣＰＲｄ及びＣＰＲｅが相互に接
続されているマルチプロセッサシステムに適用した場合
で，この中のＣＰＲｄでＩＰＬ要求が発生した時にＭＰ
Ｒ，ＣＰＲｄ及びＣＰＲａ〜ＣＰＲｅの各プロセッサの
処理及び相互の動作が示されている。

【００２３】ＩＰＬ要求プロセッサであるＣＰＲｄでＩ
ＰＬが発生して，ＩＰＬを開始すると（図４のＳ１），
リングバスを介して各プロセッサに一斉同報によりＩＰ
Ｌ通知が送られる（同ａ，(1) ）。この通知はＭＰＲ及
び各ＣＰＲで受け取られ，ＭＰＲではＩＰＬ通知である
ことを識別するとＩＰＬ要求元のＣＰＲｄへブート（Ｂ
ＯＯＴ）プログラムを転送すると（同ｂ），ＣＰＲｄは
受信して保持する（同Ｓ２）。その後ＣＰＲｄとＭＰＲ
との通信パスの確立が完了すると（同ｃ），ＩＰＬすべ
きプログラム及びデータのセグメント情報及び負荷分散
対象プロセッサ情報をＣＰＲｄへ送信する（同ｄ）。

【００２４】なお，この実施例ではセグメント情報及び
負荷分散対象プロセッサ情報はブートプログラムを転送
するＭＰＲが保持しているものとして説明するが，他の
プロセッサ（ＣＰＲａ〜ＣＰＲｅの全てまたは，その中
の１または複数のプロセッサ）にも保持させることもで
きる。その場合，ブートプログラム転送後にパス確立を
行ったプロセッサがＣＰＲｄに対し転送を行う。

【００２５】セグメント情報について説明すると，この
例では，ＩＰＬの対象となるプログラム及びデータがセ
グメント（機能モジュール）という単位で区別される。
ＣＰＲのＩＰＬ時には複数種のセグメントが転送される
がＣＰＲの処理機能に応じてセグメントの種類の組み合
わせが異なる。

【００２６】ＭＰＲは動作中の各プロセッサが現在保持
しているセグメントに関する情報（セグメント情報）を
ＣＰＲｄへ送る。ＣＰＲｄは送られてきたセグメント情
報をセグメント収容表として格納する。

【００２７】図７はセグメント収容表の構成例である。
セグメント収容表は，ＩＰＬを要求したプロセッサが自
プロセッサが受信すべきセグメント及び他プロセッサに
対して要求できるセグメントを判断するために用いる。
この表は，プロセッサ番号（ＭＰＲを０，ＣＰＲａを
１，ＣＰＲｂを２・・とする）をアドレスとし，各プロ
セッサ毎に備えるセグメントの情報が格納される。すな
わち，各プロセッサに割り当てられた位置を先頭とし，
そのプロセッサが備えるセグメントについてセグメント
１，セグメント２・・とセグメント番号順に情報が格納
されている。この場合，各セグメント番号毎に３ワード
（１ワードが３２ビットとする）分のデータが格納され
ており，３ワードの内容は，セグメント先頭アドレス
（外部記憶装置上のアドレス），セグメントサイズ，セ
グメント収容プロセッサ（ＭＰＲのみ収容，ＣＰＲのみ
収容，ＭＰＲ／ＣＰＲ共通に収容の区別）等である。

【００２８】また，セグメント情報と共にＭＰＲから送
られる負荷分散対象プロセッサ情報はＣＰＲｄにおいて
負荷分散対象プロセッサ表として格納される。図８は負
荷分散対象プロセッサ表の構成例である。この例では，
１ワード（３２ビット）の各ビット位置（０ビット，１
ビット・・・３１ビット）を各プロセッサの番号に対応
付けて，各ビット位置が“０”の場合，そのプロセッサ
は負荷分散の対象であり，“１”の場合は対象外である
ことを表す。図３のシステム構成の例では，ＭＰＲ，Ｃ
ＰＲａ〜ｃを負荷分散の対象とし，ＣＰＲｅは対象外
（ＣＰＲｅが重要な処理を行っているような場合）であ
る。

【００２９】図４において，ＣＰＲｄは負荷分散対象プ
ロセッサ表を解析し（図４のＳ３），負荷分散の対象と
なっている各プロセッサＣＰＲａ〜ＣＰＲｃ（ＭＰＲを
除く）とパスを確立しシステム状態情報の受信を待つ
（同(2))。この時，負荷分散対象外のプロセッサに対し
てはパス確立等の処理が何もされない。また，通信パス
の確立不可またはシステム状態情報を一定時間内に受信
できない相手プロセッサは，システム異常と判断し，デ
ータ転送の対象外とする。

【００３０】既にパスを確立したＭＰＲ及びＣＰＲａ〜
ＣＰＲｃは，それぞれがシステム情報として保持する現
在のＣＣ使用率（図２の中央制御装置ＣＣ２１の使用
率）及び呼規制情報（現在の規制レベル）の読み出しを
行い（図４のｅ，(4)), これらの情報をシステム状態情
報としてまとめてＣＰＲｄへ転送する（同ｆ，(3))。

【００３１】各プロセッサからシステム情報を受け取る
とプロセッサ毎のＣＣ使用率及び呼規制情報により，状
態を解析する（同Ｓ４）。これにより，転送データ規制
制御表（後述する）に従ってそのプロセッサから受信で
きるセグメント量を決定して，転送セグメントの割り振
りを行う（同Ｓ５）。この場合，負荷分散対象外のプロ
セッサ及び障害が検出されたプロセッサを除いてセグメ
ント量の決定と割り振りを行う。

【００３２】図９に転送データ規制制御表の構成を示
す。この転送データ規制制御表は，他プロセッサから受
信したシステム状態情報から負荷状態を判断し，転送可
能なセグメントを決定するために用いられる。この転送
データ規制制御表は，ＣＣ使用率レベル（１０％，２０
％・・９０％等）に応じた各位置毎に，各呼規制レベル
（例えばレベル１，２・・５）と転送可能データ長が格
納されている。この制御表を用いて，プロセッサから通
知されたシステム状態の中のＣＣ使用率と呼規制情報に
対応する転送可能データ長を検出することができる。例
えば，５０％のＣＣ使用率で，呼規制情報が規制レベル
３ならそれに対応する転送データ規制制御表から転送可
能データ長が得られる。

【００３３】全ての負荷分散対象プロセッサについて転
送可能データ長を最大として，セグメント収容表から自
プロセッサ（ＣＰＲｄ）で受信する必要のあるセグメン
トをチェックし，各プロセッサから受信するセグメント
量の合計が各プロセッサの転送可能データ長になるまで
各プロセッサにセグメントの割り振りを行う。この場
合，均等に割り振りを行うため，各プロセッサに専用と
なるセグメントから割り振り，次に共通データ部分の割
り振りを行う。この割り振りと同時にそのプロセッサか
ら受信すべきセグメントを表す送信セグメント表に生成
する（図４のＳ６）。

【００３４】図１０に送信セグメント表の構成例を示
す。この送信セグメント表は，プロセッサ番号に対応す
るアドレス位置に，そのプロセッサに割り振られたセグ
メント番号が格納される。セグメント番号は３２ビット
で表示され，上位の３１ビット〜５ビット（合計２７ビ
ット）で表すアドレス位置に格納された３２ビットによ
り，下位５ビット（４ビット〜０ビット位置）で表す３
２個の各セグメント番号の割り振りの状態が設定され
る。すなわち，下位５ビットで表すセグメント番号とし
て「00001 」（１０進の１）から「00011 」（１０進の
３）までが割り振られた場合，セグメント番号（下位の
番号）は「１」から「３」（１０進）が割り振られたこ
とを表し，この場合，送信セグメント表のプロセッサ番
号に対応する位置のセグメント番号の上位の２７ビット
で表す位置のワード（３２ビット）には，下位の１ビッ
トから３ビットまでにセグメント要求を表す“１”とさ
れた「000 …001110」が設定される。

【００３５】このように送信セグメント表に各プロセッ
サに割り振られたセグメント番号が設定されると，送信
セグメント表から各ＩＰＬ情報の転送元プロセッサ（割
り振られたプロセッサ）に要求するセグメント番号を取
り出し，各転送元プロセッサに対しセグメント番号を指
示して転送要求を行う（図５のＳ７，ｇ，(5))。

【００３６】これを受け取った各プロセッサは，指示さ
れたセグメントに対応した外部記憶装置の先頭アドレス
及びサイズを取り出し，転送可能なブロック単位に分割
し，外部記憶装置から読み出す（図５のｈ，(6) ）。こ
の場合，セグメントのサイズが小さいと１つのブロック
だけで収まる。読み出されたセグメントデータは，ＣＰ
Ｒｄへブロック単位で転送される（図５のｉ及び(7)
）。

【００３７】図１１にセグメントの構成例を示す。この
例では，１つのセグメントの情報（プログラム及びデー
タ）はセクションＡ〜セクションＥとで構成されるが，
転送する場合には一回の転送単位であるブロックにより
分割され，ブロック１〜ブロック４の４回の転送により
送信される。各プロセッサは外部記憶装置からセグメン
トの最終データ（ブロックの最後）を読み出してＣＰＲ
ｄへ転送する場合は最終データ指示を表示して転送を行
う（図５のｊ，(8) ）。

【００３８】ＣＰＲｄでは各プロセッサから受信した受
信セグメント情報を外部記憶装置に格納し（同Ｓ８），
一つのセグメントの最終データ指示を受信すると，送信
セグメント表（図１０参照）に従って次のセグメントの
転送を指示し（同 (9)) ，受信セグメント表にセグメン
ト受信を設定しながら表を生成する（同Ｓ９）。

【００３９】図１２に受信セグメント表の構成例を示
す。この受信セグメント表は，ＩＰＬにより受信したセ
グメントを登録するために用いられ，障害時にはこの表
を参照することにより未受信のセグメントが識別でき
る。この表の構成は上記図９に示す送信セグメント表と
同様であり，各プロセッサ番号に対応するアドレス位置
にそのプロセッサからセグメントを受信するとそのセグ
メント番号に対応するビット位置に受信，未受信に応じ
て“１”または“０”がセットされる。

【００４０】全プロセッサから必要な全セグメントの受
信を完了すると（図５のＳ１０），ＭＰＲに対して局デ
ータ（機器の実装情報等）の転送要求を行い（同ｋ），
ＭＰＲで外部記憶装置から局データを読み出してＣＰＲ
ｄへ転送すると（同ｌ），ＩＰＬが終了する。

【００４１】上記のＩＰＬデータ転送中に任意のプロセ
ッサ間で障害が発生した場合の制御シーケンスを図６に
示す。図６の例では，ＣＰＲｄ（ＩＰＬ要求プロセッ
サ）とＭＰＲ，ＣＰＲａ，ＣＰＲｂとの間の通信が正常
で，ＣＰＲｃとの通信路に障害が発生するものとする。

【００４２】ＣＰＲｄ（ＩＰＬ要求プロセッサ）とＭＰ
Ｒ，ＣＰＲａ及びＣＰＲｂとの間で図６のａ〜ｃで示す
ようにセグメント情報を転送中（図６のＳ１）である時
に，ＣＰＲｃとの間でもセグメント情報の転送を行って
いる（同 (1)〜(3))。この時，ＣＰＲｃからのセグメン
ト情報が転送不可になると（同(4))，ＣＰＲｄは一定時
間内に要求を行ったデータが受信できなかったことによ
りハード的またはソフトによりＣＰＲｃの通信路に障害
が発生したことを検出する（同Ｓ２）。

【００４３】この場合，ＣＰＲｄは，送信セグメント表
（図１０参照）及び受信セグメント表（図１２参照）か
ら未転送セグメントを算出する（同Ｓ３）。次いで，デ
ータ転送中のプロセッサのシステム状態（上記図４のｆ
及び(3) で取得済）を解析し（同Ｓ４），データ転送中
のプロセッサ（ＭＰＲ，ＣＰＲａ，ＣＰＲｂ）に対し未
転送であるセグメントを送信するよう負荷のバランスを
取りながら再割り振りを行う（同Ｓ５）。この再割り振
りの結果は送信セグメント表に登録され（同Ｓ６），新
たに登録されたセグメントは現在実施中のセグメントの
転送が完了し，次のセグメントを要求する時以降に転送
が行われ，その制御シーケンスは上記図６に示すよう
に，正常時の処理と同様に実行される。

【００４４】ここで，負荷分散対象プロセッサ情報（図
８参照）は，ＭＰＲからＩＰＬ要求プロセッサに送られ
るが，この情報は保守者により操作装置（図２の３０）
からの操作により設定または変更される。この設定は以
下のようにして行う。

【００４５】保守者により，ＭＰＲで対象・非対象の
指定及びプロセッサ番号をコマンドパラメータとして入
力する。ＭＰＲにおいてコマンド解析処理が起動して入力パラ
メータを解析する。

【００４６】入力されたプロセッサ番号に対応する負
荷分散対象プロセッサ表を取り出す。入力された対象・非対象の指示により負荷分散対象プ
ロセッサ表の書き換えを行う。

【００４７】書き換え後の負荷分散対象プロセッサ表
の処理結果をメッセージにより保守者に通知する。次に図１３に示すマルチプロセッサシステムにおけるＩ
ＰＬの具体例を説明する。

【００４８】図１３は上記図３と同様にＭＰＲ，ＣＰＲ
ａ〜ＣＰＲｅにより構成されるマルチプロセッサシステ
ムであり，ＩＰＬが発生するＣＰＲｄを除く各プロセッ
サには図に示すようにそれぞれの外部記憶装置にプログ
ラムまたはデータがセグメント単位で格納されている。
ＣＰＲｄからＩＰＬ発生通知が各プロセッサに送られ，
上記図４，図５に示す動作により，ＭＰＲからセグメン
ト情報，負荷分散対象プロセッサ情報が送られた後，各
プロセッサからシステム状態情報がＣＰＲｄへ送られ
る。なお，ＣＰＲｅは負荷分散対象プロセッサに含まれ
てない。

【００４９】この図１３の場合，図に示すようにシステ
ム状態情報によりＭＰＲが低負荷，ＣＰＲａは高負荷，
ＣＰＲｂが低負荷，ＣＰＲｃが中負荷であることが分か
る。一方，ＣＰＲｄにおいて必要とするＩＰＬデータ
は，他のＣＰＲａ〜ＣＰＲｃと同様にセグメントＧ１，
Ｇ２，Ｇ３，Ｃ１，Ｃ２の５個である。この場合，シス
テム状態に基づいて，セグメントをプロセッサに割り振
ると，図に示すようにＭＰＲにセグメントＧ１，Ｇ２を
割り振り，ＣＰＲａは除外し，ＣＰＲｂはセグメントＣ
１，Ｃ２，ＣＰＲｃはセグメントＧ３と，バランスをよ
く割り振られる。この割り振りに従って，セグメント要
求を各プロセッサに指示することによりＣＰＲｄの外部
記憶装置に必要なＩＰＬデータが格納される。

【００５０】

【発明の効果】本発明によればＩＰＬ再開等のように大
量のデータ転送を行う場合に，一つのプロセッサでデー
タ転送を行うのではなく，全プロセッサをＩＰＬデータ
の転送を分担させることにより負荷が一つのプロセッサ
に集中せず，且つその時点のシステム状態に応じて負荷
のバランスをとることにより一つのプロセッサ当たりの
転送量を減少させ，ＩＰＬ時間の短縮及び負荷の軽減を
実現することができる。

【００５１】これにより，システムの運用に対してＩＰ
Ｌによる負荷の変動を最小限にすることができると共に
ＩＰＬプロセッサの早急な運用状態への組み込みが可能
となる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明が実施されるシステムを構成するプロセ
ッサの構成例を示す図である。

【図３】ＩＰＬの処理が行われるマルチプロセッサシス
テムの例を示す図である。

【図４】正常時のＩＰＬの処理シーケンス（その１）を
示す図である。

【図５】正常時のＩＰＬの処理シーケンス（その２）を
示す図である。

【図６】障害発生時のＩＰＬの処理シーケンスを示す図
である。

【図７】セグメント収容表の構成例を示す図である。

【図８】負荷分散対象プロセッサ表の構成例を示す図で
ある。

【図９】転送データ規制制御表の構成例を示す図であ
る。

【図１０】送信セグメント表の構成例を示す図である。

【図１１】セグメントの構成例を示す図である。

【図１２】受信セグメント表の構成例を示す図である。

【図１３】マルチプロセッサシステムにおけるＩＰＬの
具体例を示す図である。

【図１４】従来例の説明図である。

【符号の説明】

１ＩＰＬ管理情報を保持するプロセッサ（ＭＰ
Ｒ）１ａ外部記憶装置２ＩＰＬ処理部３ＩＰＬ要求プロセッサ３ａ外部記憶装置４ＩＰＬ発生処理部５他のプロセッサ（ＣＰＲ）５ａ外部記憶装置６ＩＰＬ受付処理部７通信路

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサが相互に通信を行う通
信路を備えると共に各プロセッサが自プロセッサ以外の
プロセッサのプログラムとデータを共有するマルチプロ
セッサシステムにおいて，ＩＰＬを要求するＩＰＬ要求
プロセッサがＩＰＬ通知を通信路に発生すると，他の全
てのプロセッサは前記ＩＰＬ通知を検出し，ＩＰＬ情報
を転送できる負荷分散対象プロセッサ情報を含むＩＰＬ
管理情報を保持するプロセッサは前記ＩＰＬ要求プロセ
ッサと通信路が確立すると該ＩＰＬ管理情報をＩＰＬ要
求プロセッサに転送し，前記ＩＰＬ要求プロセッサは，
前記負荷分散対象プロセッサ情報と各プロセッサの状態
に応じてＩＰＬ情報を分割して割り振り，割り振られた
各プロセッサに対し分割されたＩＰＬ情報の転送指示手
段により指示を行い，前記割り振られた各プロセッサが
前記指示に応じて指示されたＩＰＬ情報を転送すると，
前記ＩＰＬ要求プロセッサは転送された各ＩＰＬ情報を
受信手段により受信して記憶装置に格納することを特徴
とするマルチプロセッサシステムにおけるＩＰＬ方式。
【請求項２】請求項１において，前記ＩＰＬ要求プロ
セッサ以外のプロセッサは，ＩＰＬ管理情報を受け取っ
た前記ＩＰＬ要求プロセッサと通信路が確立すると自プ
ロセッサの負荷率を含むシステム状態を転送する手段を
備え，前記ＩＰＬ要求プロセッサのＩＰＬ情報割り振り
手段は，前記転送された各プロセッサのシステム状態と
前記ＩＰＬ管理情報とに基づいて，ＩＰＬ動作が実施可
能なプロセッサを選択して，選択した各プロセッサにＩ
ＰＬ情報を分割して割り振ってＩＰＬ情報のデータ量を
調整することを特徴とするマルチプロセッサシステムに
おけるＩＰＬ方式。
【請求項３】請求項１または２において，前記ＩＰＬ
要求プロセッサは前記各ＩＰＬ情報が複数のセグメント
により構成されると，負荷分散対象プロセッサにセグメ
ント単位で分割してバランスをとって割り振ると，各プ
ロセッサ毎に割り振られたセグメントを表す送信セグメ
ント表を生成し，各負荷分散対象プロセッサから前記送
信セグメント表に基づいてセグメント毎に受信されたこ
とを表す受信セグメント表を生成することを特徴とする
マルチプロセッサシステムにおけるＩＰＬ方式。
【請求項４】請求項３において，前記ＩＰＬ要求プロ
セッサ以外のプロセッサがＩＰＬ情報転送中に，ＩＰＬ
情報が転送不可となる異常状態になると前記ＩＰＬ要求
プロセッサにおいて異常を検出すると，前記ＩＰＬ要求
プロセッサは前記送信セグメント表および受信セグメン
ト表を用いて，未転送のＩＰＬ情報を別のプロセッサに
割り振って再度割り振られたプロセッサに対し当該未転
送のＩＰＬ情報の転送を指示することを特徴とするマル
チプロセッサシステムにおけるＩＰＬ方式。
【請求項５】請求項１において，前記ＩＰＬ管理情報
を保持するプロセッサは，ＩＰＬ管理情報の負荷分散対
象プロセッサの情報をコマンド入力に応じて書き換える
手段を備え，前記ＩＰＬ通知の検出に応じて，前記ＩＰ
Ｌ要求プロセッサに対しブートプログラムを転送した後
に前記負荷分散対象プロセッサ情報とＩＰＬ情報を構成
するセグメントの情報を含むＩＰＬ管理情報を送信する
ことにより，ＩＰＬ実行時のＩＰＬ情報を転送するプロ
セッサまたは転送しないプロセッサを制御することを特
徴とするマルチプロセッサシステムにおけるＩＰＬ方
式。