JP2016115371A - マルチプロセッサシステムにおけるプロセッサ間プロトコル - Google Patents
マルチプロセッサシステムにおけるプロセッサ間プロトコル Download PDFInfo
- Publication number
- JP2016115371A JP2016115371A JP2016027736A JP2016027736A JP2016115371A JP 2016115371 A JP2016115371 A JP 2016115371A JP 2016027736 A JP2016027736 A JP 2016027736A JP 2016027736 A JP2016027736 A JP 2016027736A JP 2016115371 A JP2016115371 A JP 2016115371A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- image
- data
- primary processor
- secondary processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims abstract description 70
- 238000004891 communication Methods 0.000 claims abstract description 51
- 230000015654 memory Effects 0.000 claims description 174
- 239000000872 buffer Substances 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 17
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 30
- 230000004044 response Effects 0.000 description 27
- 230000007246 mechanism Effects 0.000 description 13
- 238000012545 processing Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- RMFAWIUWXUCNQL-UHFFFAOYSA-N 1-[2-[[2-hydroxy-3-(3-methoxyphenoxy)propyl]amino]ethylamino]-3-(3-methoxyphenoxy)propan-2-ol;dihydrochloride Chemical compound Cl.Cl.COC1=CC=CC(OCC(O)CNCCNCC(O)COC=2C=C(OC)C=CC=2)=C1 RMFAWIUWXUCNQL-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Information Transfer Between Computers (AREA)
- Information Transfer Systems (AREA)
- Facsimiles In General (AREA)
- Communication Control (AREA)
- Image Processing (AREA)
Abstract
Description
本出願は、それらの開示が全体として参照により明白に本明細書に組み込まれる、MALAMANTらの名前で2010年3月22日に出願された米国仮特許出願第61/316,369号、GUPTAらの名前で2010年4月14日に出願された米国仮特許出願第61/324,035号、GUPTAらの名前で2010年4月14日に出願された米国仮特許出願第61/324,122号、GUPTAらの名前で2010年4月19日に出願された米国仮特許出願第61/325,519号の利益を主張する、GUPTAらの名前で2011年3月21日に出願された米国特許出願第13/052,516号の一部継続出願である。
ファイルシステム用の集中型不揮発性メモリを有し、縮小された局在化不揮発性メモリを有する、例示的なマルチプロセッサアーキテクチャ
ファイルシステム用の集中型不揮発性メモリを有し、局在化不揮発性メモリを有していない、例示的なマルチプロセッサアーキテクチャ
ゼロコピー移送フロー
プロセッサ間通信プロトコル
この以下の説明は、データをメモリに/から転送するために使用され得る、例示的なプロセッサ間通信プロトコルに関する情報を提供する。説明は、プロトコルのパケット構造、パケットフロー、および例示的な使用法に関する情報を含む。下記に記載される例示的なプロトコルの特定の実装形態は、プロトコルを使用して送られたデータを認証/検証するための機構を提供しない。そのような機構は、本明細書で提供される例示的なプロトコルの説明の範囲外であるが、所与の適用例に望まれる場合があるように、データが転送されているこのプロトコルと連携して、任意の適切な認証および/または検証の機構を実装することができる。
下記に記載されるプロセッサ間通信プロトコルの例示的な態様は、主に、ホスト(たとえば、「1次プロセッサ」)からターゲット(たとえば、「2次プロセッサ」)にソフトウェアイメージを転送するために設計される。プロトコルは、任意の物理リンクを介して転送されるべきデータを要求するための簡単な機構を提供する。
・転送するデータイメージ
・読取りを開始するイメージ内のオフセット
・データ転送の長さ
・所与のコマンドID用の予想パケット長
・パケット自体に含まれている長さフィールド
概要。このプロトコルの例示的な態様は、2つのタイプのパケットを定義する。
・コマンドパケット
・データパケット
・ホストが実行しているプロトコルバージョン
・ホストがサポートする最小プロトコルバージョン
・無効またはサポートされていないイメージID
・無効データオフセット
・無効データ長
・すべてのイメージが転送された場合、ターゲットは「完了」ステータスを送ってホストがプロトコルを終了することを可能にする。
・すべてのイメージが転送されなかった場合、ターゲットは「保留」ステータスを送る。ターゲットは、ホストがプロトコルの実行を続け、別のハローパケットが届くのを待つと見なす。
概要。下記の説明は以下の話題をカバーする。
・ホストからターゲットにイメージを転送するために、このプロトコルの例示的な態様をどのように使用することができるか
・プロトコルを実装し、イメージ転送中に発生するエラーにどのように対処するかを示す例示的な状態機械
・システムがプロトコルをどのように使用してイメージ転送要求を並列化することができるか
・単独のバイナリ
・実行可能およびリンク可能フォーマット(ELF)
・各ターゲットはそれ自体の状態機械を実行して、ターゲットが転送したいイメージを転送する
・ホストはスレッドマネージャを実行して、プロトコルのパケットを送受信し、それらを対応する状態機械にルーティングする
104 アプリケーションプロセッサ
106 1次不揮発性メモリ
108 アプリケーションプロセッサ揮発性メモリ
110 モデムプロセッサ
112 モデムプロセッサ揮発性メモリ
114 2次不揮発性メモリ
116 APファイルシステム
118 AP実行可能イメージ
120 モデム実行可能イメージ
122 AP実行可能イメージ
124 AP実行時データ
126 ハードウェアブートROM
128 モデムファイルシステム
130 モデム実行時データ
132 モデム実行可能イメージ
134 プロセッサ間通信バス
202 第2のマルチプロセッサアーキテクチャ
204 アプリケーションプロセッサ
206 1次不揮発性メモリ
208 アプリケーションプロセッサ揮発性メモリ
210 モデムプロセッサ
212 モデムプロセッサ揮発性メモリ
214 モデム実行可能イメージ
216 APファイルシステム
218 AP実行可能イメージ
220 モデムファイルシステム
222 AP実行可能イメージ
224 AP実行時データ
226 モデムブートROMコード
228 ファイルシステムミラー
230 モデム実行時データ
234 プロセッサ間通信バス
236 モデム実行可能イメージ
301 1次プロセッサ
302 2次プロセッサ
303 ソフトウェアイメージ
304 分散ローダ/直接メモリアクセスコントローラ
305 2次プロセッサのシステムメモリ
306 1次プロセッサの不揮発性メモリ
307 1次プロセッサのシステムメモリ
308 1次プロセッサのハードウェア移送機構
309 2次プロセッサのハードウェア移送機構
310 プロセッサ間通信バス
400 ホスト
402 ハロー
404 ハロー応答
406 READ_DATA(イメージID、オフセット、イメージヘッダのサイズ)
408 RAW_DATA(イメージヘッダ)
410 READ_DATA(イメージID、セグメント0のオフセット、セグメント0のサイズ)
412 RAW_DATA(セグメント0)
414 READ_DATA(イメージID、セグメント1のオフセット、セグメント1のサイズ)
416 RAW_DATA(セグメント1)
418 READ_DATA(イメージID、セグメントNのオフセット、セグメントNのサイズ)
420 RAW_DATA(セグメントN)
422 END_IMG_TX
424 DONE
426 DONE_RESP
450 ターゲット
500 ワイヤレス通信システム
520 リモートユニット
525A ICデバイス
525B ICデバイス
525C ICデバイス
530 リモートユニット
540 基地局
550 リモートユニット
580 順方向リンク信号
590 逆方向リンク信号
602 1次プロセッサとの通信を開始する
604 実行可能ソフトウェアイメージ用のイメージヘッダを転送するように、1次プロセッサに命令する
606 イメージヘッダおよびデータセグメントを受信する
608 イメージヘッダおよびデータセグメントの成功した受信を示す
610 転送終了の指示を受信する
610 転送終了の指示の受信を確認応答する
702 実行可能ソフトウェアイメージ用のイメージヘッダを転送する命令を受信する 704 イメージヘッダおよびデータセグメントを2次プロセッサに送る
706 イメージヘッダおよびデータセグメントの成功した受信の指示を受信する
708 実行可能イメージの転送終了の指示を送る
710 転送終了の指示の受信の確認応答を受信する
Claims (30)
- マルチプロセッサシステム内の2つのプロセッサ間の通信方法であって、
2次プロセッサにより、1次プロセッサとの通信を開始するステップと、
前記2次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送するように、前記1次プロセッサに命令するステップと、
前記2次プロセッサにより、前記1次プロセッサから、前記イメージヘッダおよび少なくとも1つのデータセグメントを受信するステップと、
前記2次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信を、前記1次プロセッサに示すステップと、
前記2次プロセッサにより、前記2次プロセッサのシステムメモリのターゲットロケーション内に前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントを直接記憶するステップであって、前記ターゲットロケーションは、前記イメージヘッダに従って前記2次プロセッサにより割り当てられる、ステップと、
前記2次プロセッサにより、転送終了の指示の受信を、前記1次プロセッサに確認応答するステップと
を含む、方法。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項1に記載の方法。
- 前記2次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサに転送要求を送るステップをさらに含む、請求項1に記載の方法。
- 前記命令するステップが、前記2次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含むメッセージを、前記1次プロセッサに送るステップを含む、請求項1に記載の方法。
- 前記2次プロセッサにより、着信データセグメント用の受信バッファを、前記2次プロセッサの前記システムメモリ内の宛先アドレスになるようにセットするステップをさらに含む、請求項1に記載の方法。
- 2次プロセッサにより、1次プロセッサとの通信を開始するための手段と、
前記2次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送するように、前記1次プロセッサに命令するための手段と、
前記2次プロセッサにより、前記1次プロセッサから、前記イメージヘッダおよび少なくとも1つのデータセグメントを受信するための手段と、
前記2次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信を、前記1次プロセッサに示すための手段と、
前記2次プロセッサにより、前記2次プロセッサのシステムメモリのターゲットロケーション内に前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントを直接記憶するための手段であって、前記ターゲットロケーションは前記イメージヘッダに従って前記2次プロセッサにより割り当てられる、手段と、
前記2次プロセッサにより、転送終了の指示の受信を、前記1次プロセッサに確認応答するための手段と
を備える、マルチプロセッサデバイス。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項6に記載のマルチプロセッサデバイス。
- 前記2次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサに転送要求を送るための手段をさらに備える、請求項6に記載のマルチプロセッサデバイス。
- 前記命令するための手段が、前記2次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含むメッセージを、前記1次プロセッサに送るための手段を備える、請求項6に記載のマルチプロセッサデバイス。
- 前記2次プロセッサにより、着信データセグメント用の受信バッファを、前記2次プロセッサの前記システムメモリ内の宛先アドレスになるようにセットするための手段をさらに備える、請求項6に記載のマルチプロセッサデバイス。
- プロセッサにより実行可能なプログラムコードを含むコンピュータプログラムであって、前記プログラムコードが、
2次プロセッサにより、1次プロセッサとの通信を開始するプログラムコードと、
前記2次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送するように、前記1次プロセッサに命令するプログラムコードと、
前記2次プロセッサにより、前記1次プロセッサから、前記イメージヘッダおよび少なくとも1つのデータセグメントを受信するプログラムコードと、
前記2次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信を、前記1次プロセッサに示すプログラムコードと、
前記2次プロセッサにより、前記2次プロセッサのシステムメモリのターゲットロケーション内に前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントを直接記憶するプログラムコードであって、前記ターゲットロケーションは前記イメージヘッダに従って前記2次プロセッサにより割り当てられる、プログラムコードと、
前記2次プロセッサにより、転送終了の指示の受信を、前記1次プロセッサに確認応答するプログラムコードと
を含む、
コンピュータプログラム。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項11に記載のコンピュータプログラム。
- 前記プログラムコードが、前記2次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサに転送要求を送るプログラムコードをさらに含む、請求項11に記載のコンピュータプログラム。
- 前記命令するプログラムコードが、前記2次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含むメッセージを、前記1次プロセッサに送るプログラムコードを含む、請求項11に記載のコンピュータプログラム。
- 前記プログラムコードが、前記2次プロセッサにより、着信データセグメント用の受信バッファを、前記2次プロセッサの前記システムメモリ内の宛先アドレスになるようにセットするプログラムコードをさらに含む、請求項11に記載のコンピュータプログラム。
- マルチプロセッサシステム内の2つのプロセッサ間の通信方法であって、
1次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送する命令を受信するステップと、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントを前記2次プロセッサに送るステップであって、前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントは、前記2次プロセッサのシステムメモリのターゲットロケーション内に直接記憶され、前記ターゲットロケーションは、前記イメージヘッダに従って割り当てられる、ステップと、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信の前記2次プロセッサからの指示を受信するステップと、
前記1次プロセッサにより、前記実行可能ソフトウェアイメージの転送終了の指示を送るステップと、
前記1次プロセッサにより、前記転送終了の指示の受信の前記2次プロセッサからの確認応答を受信するステップと
を含む、方法。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項16に記載の方法。
- 前記1次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサへの転送要求を受信するステップをさらに含む、請求項16に記載の方法。
- 前記1次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含む前記2次プロセッサからのメッセージを受信するステップをさらに含む、請求項16に記載の方法。
- 前記メッセージに基づいてデータを送るステップをさらに含む、請求項19に記載の方法。
- 1次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送する命令を受信するための手段と、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントを前記2次プロセッサに送るための手段であって、受信された前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントは、前記2次プロセッサのシステムメモリのターゲットロケーション内に直接記憶され、前記ターゲットロケーションは、前記イメージヘッダに従って割り当てられる、手段と、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信の前記2次プロセッサからの指示を受信するための手段と、
前記1次プロセッサにより、前記実行可能ソフトウェアイメージの転送終了の指示を送るための手段と、
前記1次プロセッサにより、前記転送終了の指示の受信の前記2次プロセッサからの確認応答を受信するための手段と
を備える、マルチプロセッサデバイス。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項21に記載のマルチプロセッサデバイス。
- 前記1次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサへの転送要求を受信するための手段をさらに備える、請求項21に記載のマルチプロセッサデバイス。
- 前記1次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含む前記2次プロセッサからのメッセージを受信するための手段をさらに備える、請求項21に記載のマルチプロセッサデバイス。
- メッセージに基づいてデータを送るための手段をさらに備える、請求項24に記載のマルチプロセッサデバイス。
- プロセッサにより実行可能なプログラムコードを含むコンピュータプログラムであって、前記プログラムコードが、
1次プロセッサにより、イメージヘッダおよび少なくとも1つのデータセグメントを含む実行可能ソフトウェアイメージ用の前記イメージヘッダを転送する命令を受信するプログラムコードと、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントを前記2次プロセッサに送るプログラムコードであって、前記実行可能ソフトウェアイメージの前記少なくとも1つのデータセグメントは、2次プロセッサのシステムメモリのターゲットロケーション内に直接記憶され、前記ターゲットロケーションは、前記イメージヘッダに従って割り当てられる、プログラムコードと、
前記1次プロセッサにより、前記イメージヘッダおよび少なくとも1つのデータセグメントの成功した受信の前記2次プロセッサからの指示を受信するプログラムコードと、
前記1次プロセッサにより、前記実行可能ソフトウェアイメージの転送終了の指示を送るプログラムコードと、
前記1次プロセッサにより、前記転送終了の指示の受信の前記2次プロセッサからの確認応答を受信するプログラムコードと
を含む、
コンピュータプログラム。 - 前記イメージヘッダが、イメージサイズと、イメージデータが位置するメモリ内のロケーションとを含む、請求項26に記載のコンピュータプログラム。
- 前記プログラムコードが、前記1次プロセッサにより、前記少なくとも1つのデータセグメントの各々について、前記1次プロセッサへの転送要求を受信するプログラムコードをさらに含む、請求項26に記載のコンピュータプログラム。
- 前記プログラムコードが、前記1次プロセッサにより、イメージ識別情報、データオフセット、およびデータ長を含む前記2次プロセッサからのメッセージを受信するプログラムコードをさらに含む、請求項26に記載のコンピュータプログラム。
- 前記プログラムコードが、前記メッセージに基づいてデータを送るプログラムコードをさらに含む、請求項29に記載のコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/310,928 | 2011-12-05 | ||
US13/310,928 US9058191B2 (en) | 2010-03-22 | 2011-12-05 | Direct transfer of executable software image to memory allocated by target processor based on transferred image header |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014546042A Division JP5890038B2 (ja) | 2011-12-05 | 2012-12-05 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017067173A Division JP2017117499A (ja) | 2011-12-05 | 2017-03-30 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
JP2017239644A Division JP2018045718A (ja) | 2011-12-05 | 2017-12-14 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115371A true JP2016115371A (ja) | 2016-06-23 |
JP6336498B2 JP6336498B2 (ja) | 2018-06-06 |
Family
ID=47472020
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014546042A Active JP5890038B2 (ja) | 2011-12-05 | 2012-12-05 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
JP2016027736A Active JP6336498B2 (ja) | 2011-12-05 | 2016-02-17 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
JP2017067173A Pending JP2017117499A (ja) | 2011-12-05 | 2017-03-30 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
JP2017239644A Pending JP2018045718A (ja) | 2011-12-05 | 2017-12-14 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014546042A Active JP5890038B2 (ja) | 2011-12-05 | 2012-12-05 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017067173A Pending JP2017117499A (ja) | 2011-12-05 | 2017-03-30 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
JP2017239644A Pending JP2018045718A (ja) | 2011-12-05 | 2017-12-14 | マルチプロセッサシステムにおけるプロセッサ間プロトコル |
Country Status (6)
Country | Link |
---|---|
US (1) | US9058191B2 (ja) |
EP (1) | EP2788870A1 (ja) |
JP (4) | JP5890038B2 (ja) |
KR (1) | KR101627097B1 (ja) |
CN (1) | CN103975305B (ja) |
WO (1) | WO2013086062A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8838949B2 (en) | 2010-03-22 | 2014-09-16 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
KR102011137B1 (ko) | 2012-12-07 | 2019-08-14 | 삼성전자주식회사 | 데이터 처리 장치와 회로 |
US9594718B2 (en) | 2013-01-24 | 2017-03-14 | Qualcomm Innovation Center, Inc. | Hardware accelerated communications over a chip-to-chip interface |
US8954992B2 (en) * | 2013-03-15 | 2015-02-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Distributed and scaled-out network switch and packet processing |
JP6089349B2 (ja) * | 2013-05-28 | 2017-03-08 | ▲ホア▼▲ウェイ▼技術有限公司Huawei Technologies Co.,Ltd. | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム |
KR102116096B1 (ko) * | 2013-12-20 | 2020-05-27 | 한화테크윈 주식회사 | 다중시스템 및 이의 부팅 방법 |
KR102083931B1 (ko) | 2014-01-21 | 2020-03-03 | 한화테크윈 주식회사 | 광각 렌즈계 |
TWI557644B (zh) * | 2014-11-12 | 2016-11-11 | 鴻海精密工業股份有限公司 | 雙處理器電子裝置及其快速開機啓動的方法 |
CN105704749A (zh) * | 2016-01-11 | 2016-06-22 | 努比亚技术有限公司 | 网络参数恢复装置及方法 |
US10564983B2 (en) * | 2016-06-15 | 2020-02-18 | Vmware, Inc. | Multiprocessor initialization via firmware configuration |
US11449479B2 (en) * | 2018-08-06 | 2022-09-20 | Accelario Software Ltd. | Data migration methods and system |
US11824009B2 (en) | 2018-12-10 | 2023-11-21 | Preferred Networks, Inc. | Semiconductor device and data transferring method for semiconductor device |
US11853104B2 (en) * | 2019-06-27 | 2023-12-26 | Netapp, Inc. | Virtual machine backup from computing environment to storage environment |
US11201749B2 (en) | 2019-09-11 | 2021-12-14 | International Business Machines Corporation | Establishing a security association and authentication to secure communication between an initiator and a responder |
US11308243B2 (en) | 2019-09-11 | 2022-04-19 | International Business Machines Corporation | Maintenance of access for security enablement in a storage device |
US11206144B2 (en) | 2019-09-11 | 2021-12-21 | International Business Machines Corporation | Establishing a security association and authentication to secure communication between an initiator and a responder |
US11354455B2 (en) | 2019-09-11 | 2022-06-07 | International Business Machines Corporation | Maintenance of access for security enablement on a host system |
US11188658B2 (en) | 2019-09-11 | 2021-11-30 | International Business Machines Corporation | Concurrent enablement of encryption on an operational path at a storage port |
US11188659B2 (en) | 2019-09-11 | 2021-11-30 | International Business Machines Corporation | Concurrent enablement of encryption on an operational path at a host port |
US11303441B2 (en) | 2019-09-25 | 2022-04-12 | International Business Machines Corporation | Reverting from a new security association to a previous security association in response to an error during a rekey operation |
US11245521B2 (en) | 2019-09-25 | 2022-02-08 | International Business Machines Corporation | Reverting from a new security association to a previous security association in response to an error during a rekey operation |
US11570586B2 (en) * | 2020-07-02 | 2023-01-31 | At&T Intellectual Property I, L.P. | Location aware assignment of resources for push to talk (PTT) communication systems in a fifth generation (5G) network or other next generation wireless communication system |
CN113204438B (zh) * | 2021-03-24 | 2023-08-01 | 深圳震有科技股份有限公司 | 一种amp系统核间通讯方法及系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07253960A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | マルチプロセッサシステムにおけるipl方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
JPH11282686A (ja) * | 1998-03-30 | 1999-10-15 | Hitachi Ltd | ネットワークコンピュータシステム |
US5978589A (en) * | 1995-12-30 | 1999-11-02 | Samsung Electronics Co., Ltd. | Loading method of base station system in digital cellular system |
WO2006077068A2 (en) * | 2005-01-22 | 2006-07-27 | Telefonaktiebolaget L M Ericsson (Publ) | Operating-system-friendly bootloader |
JP2007183705A (ja) * | 2006-01-04 | 2007-07-19 | Olympus Corp | マルチプロセッサシステム |
WO2011119648A1 (en) * | 2010-03-22 | 2011-09-29 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3639571A1 (de) | 1986-11-20 | 1988-06-01 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zum urladen eines zweitrechners |
JPH06195310A (ja) | 1992-12-22 | 1994-07-15 | Fujitsu Ltd | マルチcpuに対する制御データ書換え方法 |
JPH09244902A (ja) | 1996-03-12 | 1997-09-19 | Oki Electric Ind Co Ltd | ダウンロード回路 |
KR100265955B1 (ko) * | 1996-12-02 | 2000-09-15 | 김영환 | 주프로세서에대해다수개의부프로세서가존재하는시스템의부프로세서로딩방법 |
JP2000020492A (ja) | 1998-06-29 | 2000-01-21 | Yaskawa Electric Corp | サブcpuへのプログラムダウンロード方法およびそのnc装置 |
US20020138156A1 (en) | 2001-01-25 | 2002-09-26 | Wong Isaac H. | System of connecting multiple processors in cascade |
KR100994003B1 (ko) | 2001-01-31 | 2010-11-11 | 가부시키가이샤 히타치세이사쿠쇼 | 데이터 처리 시스템 및 데이터 프로세서 |
US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
JP2003036251A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 信号処理装置 |
JP2004086447A (ja) | 2002-08-26 | 2004-03-18 | Renesas Technology Corp | マイクロコンピュータ |
CN1595372A (zh) | 2003-09-12 | 2005-03-16 | 翁嘉联 | 一种改进bios执行的方法 |
US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7359919B2 (en) * | 2005-03-08 | 2008-04-15 | Microsoft Corporation | Reliable request-response messaging over a request-response transport |
JP2007157150A (ja) | 2005-12-06 | 2007-06-21 | Samsung Electronics Co Ltd | メモリシステム及びそれを含むメモリ処理方法 |
JP2007213292A (ja) | 2006-02-09 | 2007-08-23 | Nec Electronics Corp | マルチプロセッサシステム及びスレーブシステムの起動方法 |
US7447846B2 (en) | 2006-04-12 | 2008-11-04 | Mediatek Inc. | Non-volatile memory sharing apparatus for multiple processors and method thereof |
EP2034416A4 (en) | 2006-06-27 | 2009-09-09 | Nec Corp | MULTIPROCESSOR SYSTEM AND PORTABLE DEVICE THEREWITH |
US20080235493A1 (en) * | 2007-03-23 | 2008-09-25 | Qualcomm Incorporated | Instruction communication techniques for multi-processor system |
KR20100034415A (ko) | 2008-09-24 | 2010-04-01 | 삼성전자주식회사 | 메모리 링크 아키텍쳐를 활용한 부팅기능을 갖는 멀티 프로세서 시스템 |
CN101387952B (zh) | 2008-09-24 | 2011-12-21 | 上海大学 | 单芯片多处理器任务调度管理方法 |
KR20110013867A (ko) | 2009-08-04 | 2011-02-10 | 삼성전자주식회사 | 메모리 링크 아키텍쳐에서 플래시 레스 부팅 기능을 갖는 멀티 프로세서 시스템 |
JP5999532B2 (ja) * | 2015-09-16 | 2016-09-28 | ヤマハ株式会社 | Pll回路 |
-
2011
- 2011-12-05 US US13/310,928 patent/US9058191B2/en active Active
-
2012
- 2012-12-05 CN CN201280059732.7A patent/CN103975305B/zh active Active
- 2012-12-05 JP JP2014546042A patent/JP5890038B2/ja active Active
- 2012-12-05 WO PCT/US2012/068052 patent/WO2013086062A1/en active Search and Examination
- 2012-12-05 KR KR1020147018511A patent/KR101627097B1/ko not_active Application Discontinuation
- 2012-12-05 EP EP12809417.4A patent/EP2788870A1/en not_active Ceased
-
2016
- 2016-02-17 JP JP2016027736A patent/JP6336498B2/ja active Active
-
2017
- 2017-03-30 JP JP2017067173A patent/JP2017117499A/ja active Pending
- 2017-12-14 JP JP2017239644A patent/JP2018045718A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07253960A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | マルチプロセッサシステムにおけるipl方式 |
JPH08161283A (ja) * | 1994-12-07 | 1996-06-21 | Sony Corp | 複数プロセツサシステム |
US5978589A (en) * | 1995-12-30 | 1999-11-02 | Samsung Electronics Co., Ltd. | Loading method of base station system in digital cellular system |
JPH11282686A (ja) * | 1998-03-30 | 1999-10-15 | Hitachi Ltd | ネットワークコンピュータシステム |
WO2006077068A2 (en) * | 2005-01-22 | 2006-07-27 | Telefonaktiebolaget L M Ericsson (Publ) | Operating-system-friendly bootloader |
JP2007183705A (ja) * | 2006-01-04 | 2007-07-19 | Olympus Corp | マルチプロセッサシステム |
WO2011119648A1 (en) * | 2010-03-22 | 2011-09-29 | Qualcomm Incorporated | Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system |
JP2013522803A (ja) * | 2010-03-22 | 2013-06-13 | クアルコム,インコーポレイテッド | マルチプロセッサシステムにおける1次プロセッサから1つまたは複数の2次プロセッサへの実行可能ソフトウェア画像の直接分散ローディング |
Non-Patent Citations (2)
Title |
---|
浜田 憲一郎, WINDOWS VISTA デバイスドライバプログラミング, vol. 第1版, JPN6016041118, 30 September 2007 (2007-09-30), JP, pages 221頁〜232頁 * |
野崎 原生 他, USB3.0設計のすべて 初版, vol. 第1版, JPN6018010768, 20 October 2011 (2011-10-20), JP, pages 第98頁-第104頁 * |
Also Published As
Publication number | Publication date |
---|---|
JP2015508520A (ja) | 2015-03-19 |
JP2017117499A (ja) | 2017-06-29 |
CN103975305A (zh) | 2014-08-06 |
CN103975305B (zh) | 2017-10-31 |
JP2018045718A (ja) | 2018-03-22 |
US20120089814A1 (en) | 2012-04-12 |
KR101627097B1 (ko) | 2016-06-03 |
JP5890038B2 (ja) | 2016-03-22 |
KR20140098246A (ko) | 2014-08-07 |
EP2788870A1 (en) | 2014-10-15 |
JP6336498B2 (ja) | 2018-06-06 |
WO2013086062A1 (en) | 2013-06-13 |
US9058191B2 (en) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6336498B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間プロトコル | |
EP2550603B1 (en) | Direct scatter loading of executable software image from a primary processor to one or more secondary processors in a multi-processor system | |
JP2013522803A5 (ja) | ||
US11379278B2 (en) | Methods and apparatus for correcting out-of-order data transactions between processors | |
US8626969B2 (en) | Redirection communication | |
CN113709131B (zh) | 一种网络数据传输方法、装置、计算机设备及可读介质 | |
JP5932947B2 (ja) | ホスト及びシステム | |
KR20190088734A (ko) | 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
CN111800488B (zh) | 一种基于udp和ipv6协议的数据传输方法及系统 | |
TWI269978B (en) | Method allowing single host to access plurality of peripheral devices and electronic system thereof | |
US20090064129A1 (en) | Suspend and resume mechanisms on a flash memory | |
WO2023226720A1 (zh) | 资源文件的传输方法、装置、设备及存储介质 | |
KR20150011738A (ko) | 컴퓨터 시스템의 부팅 가속을 위한 시스템 및 방법 | |
KR20040043940A (ko) | 펌웨어 다운로드 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171214 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6336498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |