JP2523712B2 - プラズマド―ピング方法 - Google Patents
プラズマド―ピング方法Info
- Publication number
- JP2523712B2 JP2523712B2 JP62296544A JP29654487A JP2523712B2 JP 2523712 B2 JP2523712 B2 JP 2523712B2 JP 62296544 A JP62296544 A JP 62296544A JP 29654487 A JP29654487 A JP 29654487A JP 2523712 B2 JP2523712 B2 JP 2523712B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- plasma doping
- silicon substrate
- doping method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造プロセスにおける不純物層
を形成するプラズマドーピング方法に関するものであ
る。
を形成するプラズマドーピング方法に関するものであ
る。
従来の技術 近年、デバイスの微細化により、キャパシタの縮少が
進み、シリコン基板に溝（以後トレンチと記す）をほり
そのトレンチ内でキャパシタを作るという新しい技術
（以後トレンチキャパシタと記す）が導入されつつあ
る。このトレンチキャパシタでは、トレンチ側壁に不純
物層を形成することでより多くの電荷を蓄積できる。
進み、シリコン基板に溝（以後トレンチと記す）をほり
そのトレンチ内でキャパシタを作るという新しい技術
（以後トレンチキャパシタと記す）が導入されつつあ
る。このトレンチキャパシタでは、トレンチ側壁に不純
物層を形成することでより多くの電荷を蓄積できる。
以下、従来のトレンチ側壁への不純物ドーピング方法
について第３図を参照しながら説明する。先ず第３図
（ａ）に示すようにシリコン基板２をエッチングする際
のマスク材料１をシリコン基板１の上に堆積させ、次い
で第３図（ｂ）に示すようにそのマスク材料１を所望の
形状にエッチングする。この後第３図（ｃ）に示すよう
にマスクを利用してシリコン基板２を異方性で所望の深
さまでエッチングしトレンチ３を形成する、そして第３
図（ｄ）で示すような斜めイオン注入方法を用いてその
トレンチ側壁に不純物を導入し不順物層４を形成してい
る。
について第３図を参照しながら説明する。先ず第３図
（ａ）に示すようにシリコン基板２をエッチングする際
のマスク材料１をシリコン基板１の上に堆積させ、次い
で第３図（ｂ）に示すようにそのマスク材料１を所望の
形状にエッチングする。この後第３図（ｃ）に示すよう
にマスクを利用してシリコン基板２を異方性で所望の深
さまでエッチングしトレンチ３を形成する、そして第３
図（ｄ）で示すような斜めイオン注入方法を用いてその
トレンチ側壁に不純物を導入し不順物層４を形成してい
る。
発明が解決しようとする問題点 しかしながら上記のような従来の技術では、トレンチ
開口幅のせまいものに対しては、斜めイオン注入では上
端部がマスクとなって側壁下部に不純物欠乏域ができ
る。また、斜めイオン注入の角度をトレンチ側壁に対し
て浅くすればするほど側壁でのイオンの反射が増大し、
濃度制御が非常に困難となる（例えばG.Fuse「Jeneral
of Electrocchemical Soc。」133,996（1986））。
また、全側壁に均一に注入するために、回転注入を行な
わざるをえなく、工程も数多くなっている。
開口幅のせまいものに対しては、斜めイオン注入では上
端部がマスクとなって側壁下部に不純物欠乏域ができ
る。また、斜めイオン注入の角度をトレンチ側壁に対し
て浅くすればするほど側壁でのイオンの反射が増大し、
濃度制御が非常に困難となる（例えばG.Fuse「Jeneral
of Electrocchemical Soc。」133,996（1986））。
また、全側壁に均一に注入するために、回転注入を行な
わざるをえなく、工程も数多くなっている。
本発明は上記問題点に鑑み、シリコン基板にトレンチ
を形成する際、簡単な工程でその側壁および底面に均一
な深さおよび濃度で不純物層を形成することのできるプ
ラズマドーピング方法を提供することを目的とするもの
である。
を形成する際、簡単な工程でその側壁および底面に均一
な深さおよび濃度で不純物層を形成することのできるプ
ラズマドーピング方法を提供することを目的とするもの
である。
問題点を解決するための手段 本発明は上記目的を達成するために、所望の部分のエ
ッチングマスク材料を除去してシリコン基板表面を露出
する工程と、前記エッチングマスク材料をマスクとして
前記基板に異方性エッチングを行なう工程と、前記異方
性エッチングと同時にそれにより形成されるトレンチの
エッチング面に不純物を導入し、エッチング表面に不純
物層を形成することを特徴とするものである。
ッチングマスク材料を除去してシリコン基板表面を露出
する工程と、前記エッチングマスク材料をマスクとして
前記基板に異方性エッチングを行なう工程と、前記異方
性エッチングと同時にそれにより形成されるトレンチの
エッチング面に不純物を導入し、エッチング表面に不純
物層を形成することを特徴とするものである。
作用 本発明は、上記した方法でプラズマドーピングを行な
うことにより、異方性エッチングンによるトレンチエッ
チングが進行するにしたがって、それと同時に行われる
トレンチのエッチング面への不純物導入によってトレン
チ側壁に不純物層を形成することができる。そのためい
ままでトレンチエッチング後、トレンチ側壁に不純物を
導入する工程をわけで行なっていたが本発明では同時に
行なうことにより工程の簡素化が可能である。またプラ
ズマドーピングに使用する不純物ガスの供給制御により
トレンチ底部をも含めて不純物層を一様に形成すること
が可能である。
うことにより、異方性エッチングンによるトレンチエッ
チングが進行するにしたがって、それと同時に行われる
トレンチのエッチング面への不純物導入によってトレン
チ側壁に不純物層を形成することができる。そのためい
ままでトレンチエッチング後、トレンチ側壁に不純物を
導入する工程をわけで行なっていたが本発明では同時に
行なうことにより工程の簡素化が可能である。またプラ
ズマドーピングに使用する不純物ガスの供給制御により
トレンチ底部をも含めて不純物層を一様に形成すること
が可能である。
実 施 例 以下本発明の第１実施例のプラズマドーピング方法に
ついて、第１図を参照しながら説明する。第１図（ａ）
に示すようにシリコン基板２の上にはフォトレジスト１
が１μｍ堆積させてある。そしてこのシリコン基板２に
トレンチエッチングを施すに当り、第１図（ｂ）に示す
ようにフォトレジスト１をトレンチエッチング用に露光
・現像し、トレンチを形成したいパターン通りにフォト
レジスト１を除去しておく。次いで真空チャンバー内に
Cl2を20Sccm、およびB2H6（５％Heベース）5Sccmを導入
し、真空チャンバー内圧力を1mTorrの一定とした状態で
カソードカップリングでRFパワーを200W6分間印加し、
前記シリコン基板２にエッチングおよびドーピングを同
時に行なう。これにより基板２には第１図（ｃ）のよう
にフォトレジスタ１が除去されていパターン通りにトレ
ンチ３が形成されていき、処理時間の経過とともに第１
図（ｄ）に示すように深くなっていく。このトレンチ３
の形成と共に、ドーピングによる不純物導入の同時進行
によって、トレンチ３の表面には不純物層４が形成され
ていく。第３図（ｄ）はトレンチ深さは３μｍ程度のエ
ッチングしたのちのトレンチ側壁の不純物状態を示した
ものである。なお本実施例ではCl2とB2H6を放電と同時
に停止して行った結果、Ｂ原子は側壁および底面に均一
に導入されていることが確められた。
ついて、第１図を参照しながら説明する。第１図（ａ）
に示すようにシリコン基板２の上にはフォトレジスト１
が１μｍ堆積させてある。そしてこのシリコン基板２に
トレンチエッチングを施すに当り、第１図（ｂ）に示す
ようにフォトレジスト１をトレンチエッチング用に露光
・現像し、トレンチを形成したいパターン通りにフォト
レジスト１を除去しておく。次いで真空チャンバー内に
Cl2を20Sccm、およびB2H6（５％Heベース）5Sccmを導入
し、真空チャンバー内圧力を1mTorrの一定とした状態で
カソードカップリングでRFパワーを200W6分間印加し、
前記シリコン基板２にエッチングおよびドーピングを同
時に行なう。これにより基板２には第１図（ｃ）のよう
にフォトレジスタ１が除去されていパターン通りにトレ
ンチ３が形成されていき、処理時間の経過とともに第１
図（ｄ）に示すように深くなっていく。このトレンチ３
の形成と共に、ドーピングによる不純物導入の同時進行
によって、トレンチ３の表面には不純物層４が形成され
ていく。第３図（ｄ）はトレンチ深さは３μｍ程度のエ
ッチングしたのちのトレンチ側壁の不純物状態を示した
ものである。なお本実施例ではCl2とB2H6を放電と同時
に停止して行った結果、Ｂ原子は側壁および底面に均一
に導入されていることが確められた。
以下に本発明の第２の実施例について第２図を参照し
ながら説明する。第２図（ａ）〜（ｃ）まで第１の実施
例と同様の工程を行う。これによりエッチングとドーピ
ングを同時に行なっていく工程において、所望深さのト
レンチ３を形成し終えて放電を停止する20秒前にドーピ
ング用ガスであるB2H6（５％ Heベース）だけを停止さ
せて所望深さのトレンチ３ば形成されるまでエッチング
をつづける。このようにしたときのトレンチ３とその側
壁の不純物状態は第２図（ｄ）示す通りである。この場
合Ｂ原子は側壁に均一に導入されているが底面には存在
していないことが確認された。
ながら説明する。第２図（ａ）〜（ｃ）まで第１の実施
例と同様の工程を行う。これによりエッチングとドーピ
ングを同時に行なっていく工程において、所望深さのト
レンチ３を形成し終えて放電を停止する20秒前にドーピ
ング用ガスであるB2H6（５％ Heベース）だけを停止さ
せて所望深さのトレンチ３ば形成されるまでエッチング
をつづける。このようにしたときのトレンチ３とその側
壁の不純物状態は第２図（ｄ）示す通りである。この場
合Ｂ原子は側壁に均一に導入されているが底面には存在
していないことが確認された。
なお本実施例ではマスク材料をフォトレジストとした
が酸化膜としても同様の結果が得られた。また不純物ガ
スとしてB2H6を使用したがAsH3、PH3等のガスを使用し
ても同様の結果であった。
が酸化膜としても同様の結果が得られた。また不純物ガ
スとしてB2H6を使用したがAsH3、PH3等のガスを使用し
ても同様の結果であった。
発明の効果 本発明によれば、所望の部分のエッチングマスク材料
を除去してシリコン基板表面を露出する工程と、前記エ
ッチングマスク材料をマスクとして前記基板を異方性エ
ッチングを行なう工程と、前記異方性エッチングと同時
にエッチング面に不純物を導入する工程を有すること
で、エッチングと不純物導入の工程が同時に行なわれ、
従来複雑であった工程が簡素化出来る。また装置も一般
に使用されているエッチング装置でも可能であり費用も
安価となる。さらにエッチング中の不順物導入制御によ
ってトレンチの底部を含めて均一な不純物層を形成する
ことができる。
を除去してシリコン基板表面を露出する工程と、前記エ
ッチングマスク材料をマスクとして前記基板を異方性エ
ッチングを行なう工程と、前記異方性エッチングと同時
にエッチング面に不純物を導入する工程を有すること
で、エッチングと不純物導入の工程が同時に行なわれ、
従来複雑であった工程が簡素化出来る。また装置も一般
に使用されているエッチング装置でも可能であり費用も
安価となる。さらにエッチング中の不順物導入制御によ
ってトレンチの底部を含めて均一な不純物層を形成する
ことができる。
第１図は本発明の第１の実施例におけるプラズマドーピ
ング方法の工程図、第２図は本発明の第２の実施例にお
けるプラズマドーピング方法の工程図、第３図は従来の
トレンチエッチングと不純物導入方法の工程図である。 １……フォトレジスト、２……シリコン基板、３……ト
レンチ、４……不純物導入層。
ング方法の工程図、第２図は本発明の第２の実施例にお
けるプラズマドーピング方法の工程図、第３図は従来の
トレンチエッチングと不純物導入方法の工程図である。 １……フォトレジスト、２……シリコン基板、３……ト
レンチ、４……不純物導入層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−163365（ＪＰ，Ａ) 特開 昭62−163338（ＪＰ，Ａ) 特開 昭62−93955（ＪＰ，Ａ)
Claims (1)
- 【請求項１】所望の部分のエッチングンマスク材料を除
去してシリコン基板表面を露出する工程と、前記エッチ
ングマスク材料をマスクとして前記基板を異方性エッチ
ングを行なう工程と、前記異方性エッチングと同時にそ
れにより形成されるトレンチのエッチング面に不純物を
導入する工程を有することを特徴とするプラズマドーピ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296544A JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296544A JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137625A JPH01137625A (ja) | 1989-05-30 |
| JP2523712B2 true JP2523712B2 (ja) | 1996-08-14 |
Family
ID=17834904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296544A Expired - Lifetime JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523712B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679300A (en) * | 1985-10-07 | 1987-07-14 | Thomson Components-Mostek Corp. | Method of making a trench capacitor and dram memory cell |
| JPS62163338A (ja) * | 1985-10-07 | 1987-07-20 | トムソン コンポーネンツーモステック コーポレーション | トレンチアイソレ−シヨンのための側壁ド−ピング法 |
| JPS6293955A (ja) * | 1985-10-21 | 1987-04-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-11-25 JP JP62296544A patent/JP2523712B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01137625A (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148151B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| US6245684B1 (en) | Method of obtaining a rounded top trench corner for semiconductor trench etch applications | |
| EP0908936B1 (en) | Formation of a bottle shaped trench | |
| TWI226086B (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| JP2884970B2 (ja) | 半導体のドライエッチング方法 | |
| KR100696884B1 (ko) | 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 | |
| US6008131A (en) | Bottom rounding in shallow trench etching using a highly isotropic etching step | |
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| JP2523712B2 (ja) | プラズマド―ピング方法 | |
| US5620930A (en) | Trench etching in an integrated-circuit semiconductor device | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| KR100419872B1 (ko) | 반도체소자 격리방법 | |
| EP0052227A1 (en) | Method for forming a self-aligned contact and a plasma especially applicable in performing said method | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH057863B2 (ja) | ||
| TW200421528A (en) | Fabrication method for shallow trench isolation region | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JP3193853B2 (ja) | 半導体装置の製造方法 | |
| JPH05267255A (ja) | 配線形成法 | |
| TW461027B (en) | Nitride-free manufacturing method of shallow trench isolation | |
| KR980012064A (ko) | 단결성 실리콘 에칭 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |