JPH01137625A - プラズマドーピング方法 - Google Patents
プラズマドーピング方法Info
- Publication number
- JPH01137625A JPH01137625A JP29654487A JP29654487A JPH01137625A JP H01137625 A JPH01137625 A JP H01137625A JP 29654487 A JP29654487 A JP 29654487A JP 29654487 A JP29654487 A JP 29654487A JP H01137625 A JPH01137625 A JP H01137625A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- impurity
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造プロセスにおける不純物層を
形成するプラズマドーピング方法に関するものである。
形成するプラズマドーピング方法に関するものである。
従来の技術
近年、デバイスの微細化によシ、キャパシタの縮少が進
み、シリコン基板に溝（以後トレンチと記す）をはシそ
のトレンチ内でキャパシタを作るという新しい技術（以
後トレンチキャパシタと記す）が導入されつつある。こ
のトレンチキャパシタでは、トレンチ側壁に不純物層を
形成することでより多くの電荷を蓄積できる。
み、シリコン基板に溝（以後トレンチと記す）をはシそ
のトレンチ内でキャパシタを作るという新しい技術（以
後トレンチキャパシタと記す）が導入されつつある。こ
のトレンチキャパシタでは、トレンチ側壁に不純物層を
形成することでより多くの電荷を蓄積できる。
以下、従来のトレンチ側壁への不純物ドーピング方法に
ついて第３図を参照しながら説明する。
ついて第３図を参照しながら説明する。
先ず第３図（ａ）に示すようにシリコン基板２をエツチ
ングする際のマスク材料１をシリコン基板１の上に堆積
させ、次いで第３図中）に示すようにそのマスク材料１
を所望の形状にエツチングする。この後第３図（Ｃ）に
示すようにマスクを利用してシリコン基板２を異方性で
所望の深さまでエツチングしトレンチ３を形成する、そ
して第３図（―で示すように斜めイオン注入方法を用い
てそのトレンチ側壁に不純物を導入し不純物層４を形成
している。
ングする際のマスク材料１をシリコン基板１の上に堆積
させ、次いで第３図中）に示すようにそのマスク材料１
を所望の形状にエツチングする。この後第３図（Ｃ）に
示すようにマスクを利用してシリコン基板２を異方性で
所望の深さまでエツチングしトレンチ３を形成する、そ
して第３図（―で示すように斜めイオン注入方法を用い
てそのトレンチ側壁に不純物を導入し不純物層４を形成
している。
発明が解決しようとする問題点
しかしながら上記のような従来の技術では、トレンチ開
口幅のせまいものに対しては、斜めイオン注入では上端
部がマスクとなって側壁下部に不純物欠乏域ができる。
口幅のせまいものに対しては、斜めイオン注入では上端
部がマスクとなって側壁下部に不純物欠乏域ができる。
また、斜めイオン注入の角度をトレンチ側壁に対して浅
くすればするほど側壁でのイオンの反射が増大し、濃度
制御が非常に困循となる（例えばＧ、Ｆ ｕｓｅ ｒＴ
ｅｎｅｒａｌ ｏｆＥｌｅｃｔｒｏｃｈｅｍｉｃａｌ
Ｓｏｃ、Ｊ １３３ 、９９６ （１９８６））。
くすればするほど側壁でのイオンの反射が増大し、濃度
制御が非常に困循となる（例えばＧ、Ｆ ｕｓｅ ｒＴ
ｅｎｅｒａｌ ｏｆＥｌｅｃｔｒｏｃｈｅｍｉｃａｌ
Ｓｏｃ、Ｊ １３３ 、９９６ （１９８６））。
また、全側壁に均一に注入するために、回転注入を行な
わざるをえなく、工程も多くなっている。
わざるをえなく、工程も多くなっている。
本発明は上記問題点に鑑み、シリコン基板にハレンチを
形成する際、簡単な工程でその側壁および底面に均一な
深さおよび濃度で不純物層を形成することのできるプラ
ズマドーピング方法を提供することを目的とするもので
ある。
形成する際、簡単な工程でその側壁および底面に均一な
深さおよび濃度で不純物層を形成することのできるプラ
ズマドーピング方法を提供することを目的とするもので
ある。
問題点を解決するための手段
本発明は上記目的を達成するために、所望の部分のエツ
チングマスク材料を除去してシリコン基板表面を露出す
る工程と、前記エツチングマスク材料をマスクとして前
記基板に異方性エツチングを行なう工程と、前記異方性
エツチングと同時にそれによシ形成されるトレンチのエ
ツチング面に不純物を導入し、エツチング表面に不純物
層を形成することを特徴とするものである。
チングマスク材料を除去してシリコン基板表面を露出す
る工程と、前記エツチングマスク材料をマスクとして前
記基板に異方性エツチングを行なう工程と、前記異方性
エツチングと同時にそれによシ形成されるトレンチのエ
ツチング面に不純物を導入し、エツチング表面に不純物
層を形成することを特徴とするものである。
作 用
本発明は、上記した方法でプラズマドーピングを行なう
ことＫよシ、異方性エツチングによるトレンチエツチン
グが進行するにしたがって、それと同時に行われるトレ
ンチのエツチング面への不純物導入によってトレンチ側
壁に不純物層を形成することができる。そのためいまま
でトレンチエツチング後、トレンチ側壁に不純物を導入
する工程をわけで行なっていたが本発明では同時に行な
うことにより工程の簡素化が可能である。またプラズマ
ドーピングに使用する不純物ガスの供給制御によシトレ
ンチ底部をも含めて不純物層を一様に形成することが可
能である。
ことＫよシ、異方性エツチングによるトレンチエツチン
グが進行するにしたがって、それと同時に行われるトレ
ンチのエツチング面への不純物導入によってトレンチ側
壁に不純物層を形成することができる。そのためいまま
でトレンチエツチング後、トレンチ側壁に不純物を導入
する工程をわけで行なっていたが本発明では同時に行な
うことにより工程の簡素化が可能である。またプラズマ
ドーピングに使用する不純物ガスの供給制御によシトレ
ンチ底部をも含めて不純物層を一様に形成することが可
能である。
実施例
以下本発明の第１実施例のプラズマドーピング方法につ
いて、第１図を参照しながら説明する。
いて、第１図を参照しながら説明する。
第１図（ａ）に示すようにシリコン基板２の上にはフォ
トレジスト１が１μｍ堆積させである。そしてこのシリ
コン基板２にトレンチエツチングを施すに当シ、第１図
山）Ｋ示すようにフォトレジスト１をトレンチエツチン
グ用に露光・現像し、トレンチを形成したいパターン通
りにフォトレジスト１を除去しておく。次いで真空チャ
ンバー内にＣ１２を２０ Ｓｅａｍ 、およびＢ２Ｈ６
（５％Ｈｅベース）５Ｓｅａｍを導入し、真空チャンバ
ー内圧力を１ｍＴｏｒτの一定とした状態でカソードカ
ップリングでＲＦパワーを２００Ｗ６分間印加し、前記
シリコン基板２にエツチングおよびドーピングを同時に
行なう。これによシ基板２には第１図（Ｃ）のようにフ
ォトレジスト１が除去されていパターン通シにトレンチ
３が形成されていき、処理時間の経過とともに第１図（
山に示すように深くなっていく。このトレンチ３の形成
と共に、ドーピングによる不純物導入の同時進行によっ
て、トレンチ３の表面には不純物層４が形成されていく
。第３図（ｄ）はトレンチ深さは３μｍ程度のエツチン
グしたのちのトレンチ側壁の不純物状態を示したもので
ある。なお本実施例ではＣ１２とＢ２Ｈ６を放電と同時
に停止して行った結果、Ｂ原子は側壁および底面に均一
に導入されていることが確められた。
トレジスト１が１μｍ堆積させである。そしてこのシリ
コン基板２にトレンチエツチングを施すに当シ、第１図
山）Ｋ示すようにフォトレジスト１をトレンチエツチン
グ用に露光・現像し、トレンチを形成したいパターン通
りにフォトレジスト１を除去しておく。次いで真空チャ
ンバー内にＣ１２を２０ Ｓｅａｍ 、およびＢ２Ｈ６
（５％Ｈｅベース）５Ｓｅａｍを導入し、真空チャンバ
ー内圧力を１ｍＴｏｒτの一定とした状態でカソードカ
ップリングでＲＦパワーを２００Ｗ６分間印加し、前記
シリコン基板２にエツチングおよびドーピングを同時に
行なう。これによシ基板２には第１図（Ｃ）のようにフ
ォトレジスト１が除去されていパターン通シにトレンチ
３が形成されていき、処理時間の経過とともに第１図（
山に示すように深くなっていく。このトレンチ３の形成
と共に、ドーピングによる不純物導入の同時進行によっ
て、トレンチ３の表面には不純物層４が形成されていく
。第３図（ｄ）はトレンチ深さは３μｍ程度のエツチン
グしたのちのトレンチ側壁の不純物状態を示したもので
ある。なお本実施例ではＣ１２とＢ２Ｈ６を放電と同時
に停止して行った結果、Ｂ原子は側壁および底面に均一
に導入されていることが確められた。
以下に本発明の第２の実施例について第２図を参照しな
がら説明する。第２図（ａ）〜（Ｃ）まで第１の実施例
と同様の工程を行う。これによシエッチングとドーピン
グを同時に行なっていく工程において、所望深さのトレ
ンチ３を形成し終えて放電を停止する２０秒前にドーピ
ング用ガスであるＢ２Ｈ６（５４Ｈｅベース）だけを停
止させて所望深さのトレンチ３ば形成されるまでエツチ
ングをつツケる。このようにしたときのトレンチ３とそ
の側壁の不純物状態は第２図（ｄ）に示す通夛である。
がら説明する。第２図（ａ）〜（Ｃ）まで第１の実施例
と同様の工程を行う。これによシエッチングとドーピン
グを同時に行なっていく工程において、所望深さのトレ
ンチ３を形成し終えて放電を停止する２０秒前にドーピ
ング用ガスであるＢ２Ｈ６（５４Ｈｅベース）だけを停
止させて所望深さのトレンチ３ば形成されるまでエツチ
ングをつツケる。このようにしたときのトレンチ３とそ
の側壁の不純物状態は第２図（ｄ）に示す通夛である。
この場合Ｂ原子は側壁に均一に導入されているが底面に
は存在していないことが確認された。
は存在していないことが確認された。
なお本実施例ではマスク材料をフォトレジストとしたが
酸化膜としても同様の結果が得られた。
酸化膜としても同様の結果が得られた。
また不純物ガスとしてＢ２Ｈ６を使用したがＡｓＨ３、
ＰＨ３等９ガスを使用しても同様の結果であった。
ＰＨ３等９ガスを使用しても同様の結果であった。
発明の効果
本発明によれば、所望の部分のエツチングマスク材料を
除去してシリコン基板表面を露出する工程と、前記エツ
チングマスク材料をマスクとじて前記基板を異方性エツ
チングを行なう工程と、前記異方性エツチングと同時に
エツチング面に不純物を導入する工程を有することで、
エツチングと不純物導入の工程が同時に行なわれ、従来
複雑であった工程が簡素化出来る。また装置も一般に使
用されているエツチング装置でも可能であり費用も安価
となる。さらにエツチング中の不純物導入制御によって
トレンチの底部を含めて均一な不純物層を形成すること
ができる。
除去してシリコン基板表面を露出する工程と、前記エツ
チングマスク材料をマスクとじて前記基板を異方性エツ
チングを行なう工程と、前記異方性エツチングと同時に
エツチング面に不純物を導入する工程を有することで、
エツチングと不純物導入の工程が同時に行なわれ、従来
複雑であった工程が簡素化出来る。また装置も一般に使
用されているエツチング装置でも可能であり費用も安価
となる。さらにエツチング中の不純物導入制御によって
トレンチの底部を含めて均一な不純物層を形成すること
ができる。
第１図は本発明の第１の実施例におけるプラズマドーピ
ング方法の工程図、第２図は本発明の第２の実施例にお
けるプラズマドーピング方法の工程図、第３図は従来の
トレンチエツチングと不純物導入方法の工程図である。 １・・・・・・フォトレジスト、２・・・・・・シリコ
ン基板、３・・・・・・トレンチ、４・・・・・・不純
物導入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
ング方法の工程図、第２図は本発明の第２の実施例にお
けるプラズマドーピング方法の工程図、第３図は従来の
トレンチエツチングと不純物導入方法の工程図である。 １・・・・・・フォトレジスト、２・・・・・・シリコ
ン基板、３・・・・・・トレンチ、４・・・・・・不純
物導入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (1)
- 所望の部分のエッチングマスク材料を除去してシリコ
ン基板表面を露出する工程と、前記エッチングマスク材
料をマスクとして前記基板を異方性エッチングを行なう
工程と、前記異方性エッチングと同時にそれにより形成
されるトレンチのエッチング面に不純物を導入する工程
を有することを特徴とするプラズマドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296544A JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62296544A JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01137625A true JPH01137625A (ja) | 1989-05-30 |
| JP2523712B2 JP2523712B2 (ja) | 1996-08-14 |
Family
ID=17834904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296544A Expired - Lifetime JP2523712B2 (ja) | 1987-11-25 | 1987-11-25 | プラズマド―ピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523712B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293955A (ja) * | 1985-10-21 | 1987-04-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62163365A (ja) * | 1985-10-07 | 1987-07-20 | エスジーエス―トムソン マイクロエレクトロニクス インク． | トレンチキヤパシタの製造方法及び集積回路メモリセル |
| JPS62163338A (ja) * | 1985-10-07 | 1987-07-20 | トムソン コンポーネンツーモステック コーポレーション | トレンチアイソレ−シヨンのための側壁ド−ピング法 |
-
1987
- 1987-11-25 JP JP62296544A patent/JP2523712B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163365A (ja) * | 1985-10-07 | 1987-07-20 | エスジーエス―トムソン マイクロエレクトロニクス インク． | トレンチキヤパシタの製造方法及び集積回路メモリセル |
| JPS62163338A (ja) * | 1985-10-07 | 1987-07-20 | トムソン コンポーネンツーモステック コーポレーション | トレンチアイソレ−シヨンのための側壁ド−ピング法 |
| JPS6293955A (ja) * | 1985-10-21 | 1987-04-30 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2523712B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1148535B1 (en) | Dry etching method for semiconductor device | |
| US5183775A (en) | Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen | |
| JPS61115336A (ja) | 集積回路構造内にトレンチを製作する改良された方法 | |
| US4187125A (en) | Method for manufacturing semiconductor structures by anisotropic and isotropic etching | |
| EP0405923B1 (en) | Method for forming variable width isolation structures | |
| KR100696884B1 (ko) | 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 | |
| US5234861A (en) | Method for forming variable width isolation structures | |
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| US4155783A (en) | Semiconductor structures and methods for manufacturing such structures | |
| US20040063321A1 (en) | Method for fabricating a semiconductor configuration | |
| JPH08250485A (ja) | シリコンにテーパ状開口を形成する方法 | |
| JPH01137625A (ja) | プラズマドーピング方法 | |
| US7339253B2 (en) | Retrograde trench isolation structures | |
| US5620930A (en) | Trench etching in an integrated-circuit semiconductor device | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| KR100419872B1 (ko) | 반도체소자 격리방법 | |
| US4728606A (en) | Self-aligned transistor method | |
| EP0052227A1 (en) | Method for forming a self-aligned contact and a plasma especially applicable in performing said method | |
| JPH057863B2 (ja) | ||
| JPS63133562A (ja) | 溝形キヤパシタの製造方法 | |
| JPS6293955A (ja) | 半導体装置の製造方法 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JPH05267255A (ja) | 配線形成法 | |
| JP2627317B2 (ja) | 半導体装置の製造方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |