JP2522842Y2 - 多出力スイッチングレギュレータ - Google Patents
多出力スイッチングレギュレータInfo
- Publication number
- JP2522842Y2 JP2522842Y2 JP1990108886U JP10888690U JP2522842Y2 JP 2522842 Y2 JP2522842 Y2 JP 2522842Y2 JP 1990108886 U JP1990108886 U JP 1990108886U JP 10888690 U JP10888690 U JP 10888690U JP 2522842 Y2 JP2522842 Y2 JP 2522842Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- capacitor
- circuit
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は出力電圧の始動時における立ち上りと停止時
における立ち下りの順序を決定するシーケンス回路を備
えた多出力スイッチングレギュレータに関する。
における立ち下りの順序を決定するシーケンス回路を備
えた多出力スイッチングレギュレータに関する。
多出力スイッチングレギュレータではその複数の出力
端に接続される各負荷の動作によっては各出力端の始動
時における立ち上りと停止時における立ち下りの順序を
定めておく必要がある。このようなシーケンス回路を備
えた多出力スイッチングレギュレータの一例を第２図に
示す。
端に接続される各負荷の動作によっては各出力端の始動
時における立ち上りと停止時における立ち下りの順序を
定めておく必要がある。このようなシーケンス回路を備
えた多出力スイッチングレギュレータの一例を第２図に
示す。
ここで変圧器１は一次コイル1a、制御コイル1b、２つ
の出力コイル1c,1dおよびシーケンスコイル1eを有し、
一次コイル1aは電界効果形トランジスタ（以下FETと略
称する）２と直列に接続されて、交流電源を整流し、平
滑化した直流電源３に接続され、このFET2のゲートは制
御回路４に接続されて、始動抵抗５と制御コイル1bの出
力によりFET2をオン・オフして一次コイル1aの電流のデ
ュティサイクルを制御し、各コイル1c〜1eの電圧を所定
値に保つ、また出力コイル1cの電圧はダイオード６によ
り整流され、コンデンサ７で平滑化されてこの出力端子
8,9に出力する電圧V01が第１の負荷に給電される。出力
端子8,9の電圧はさらに電圧検出回路10により検出さ
れ、この出力が変圧器11を介して制御回路４に印加され
て出力端子8,9の電圧V01を負荷の大小にかかわらず所定
値に保つ。また出力端子8,9には発光ダイオード12a、抵
抗13およびダイオード14の直列回路が接続され、シーケ
ンス回路の一部を構成している。出力コイル1dの両端に
はダイオード15とコンデンサ16の直列回路が接続され、
コンデンサ16の＋端にはベース・エミッタ間に抵抗17が
接続されたトランジスタ18のエミッタ・コレクタが接続
されてシーケンス回路の一部を構成しており、トランジ
スタ18のコレクタとコンデンサ16の−端が出力端子19に
接続されコンデンサ16の他端が出力端子20に接続され
て、この出力端子19,20の両端の電圧V02が第２の負荷に
給電される。
の出力コイル1c,1dおよびシーケンスコイル1eを有し、
一次コイル1aは電界効果形トランジスタ（以下FETと略
称する）２と直列に接続されて、交流電源を整流し、平
滑化した直流電源３に接続され、このFET2のゲートは制
御回路４に接続されて、始動抵抗５と制御コイル1bの出
力によりFET2をオン・オフして一次コイル1aの電流のデ
ュティサイクルを制御し、各コイル1c〜1eの電圧を所定
値に保つ、また出力コイル1cの電圧はダイオード６によ
り整流され、コンデンサ７で平滑化されてこの出力端子
8,9に出力する電圧V01が第１の負荷に給電される。出力
端子8,9の電圧はさらに電圧検出回路10により検出さ
れ、この出力が変圧器11を介して制御回路４に印加され
て出力端子8,9の電圧V01を負荷の大小にかかわらず所定
値に保つ。また出力端子8,9には発光ダイオード12a、抵
抗13およびダイオード14の直列回路が接続され、シーケ
ンス回路の一部を構成している。出力コイル1dの両端に
はダイオード15とコンデンサ16の直列回路が接続され、
コンデンサ16の＋端にはベース・エミッタ間に抵抗17が
接続されたトランジスタ18のエミッタ・コレクタが接続
されてシーケンス回路の一部を構成しており、トランジ
スタ18のコレクタとコンデンサ16の−端が出力端子19に
接続されコンデンサ16の他端が出力端子20に接続され
て、この出力端子19,20の両端の電圧V02が第２の負荷に
給電される。
シーケンスコイル1eの両端にはダイオード21とコンデ
ンサ22の直列回路が接続され、このコンデンサ22の両端
に次のようなシーケンス回路が接続されている。すなわ
ちコンデンサ22の両端には発光ダイオード12aとホトカ
プラ12を構成するホトトランジスタ12b、ツェナダイオ
ード23および充電抵抗24と遅延コンデンサ25を直列に接
続してこの遅延コンデンサ25と並列に放電抵抗26を接続
した遅延回路が接続されている。また遅延コンデンサ25
の両端には２つの抵抗27,28の直列回路が接続され、こ
の２つの抵抗27,28の接続点はトランジスタ29のベース
に接続されている。このトランジスタ29のコレクタは抵
抗30を介してトランジスタ18のベースに接続され、エミ
ッタはコンデンサ22の一側に接続されている。
ンサ22の直列回路が接続され、このコンデンサ22の両端
に次のようなシーケンス回路が接続されている。すなわ
ちコンデンサ22の両端には発光ダイオード12aとホトカ
プラ12を構成するホトトランジスタ12b、ツェナダイオ
ード23および充電抵抗24と遅延コンデンサ25を直列に接
続してこの遅延コンデンサ25と並列に放電抵抗26を接続
した遅延回路が接続されている。また遅延コンデンサ25
の両端には２つの抵抗27,28の直列回路が接続され、こ
の２つの抵抗27,28の接続点はトランジスタ29のベース
に接続されている。このトランジスタ29のコレクタは抵
抗30を介してトランジスタ18のベースに接続され、エミ
ッタはコンデンサ22の一側に接続されている。
このシーケンス回路の動作を第３図に示すタイムチャ
ートを参照しながら説明する。ここでＶは直流電源３の
電圧でVcはコンデンサ25の充電電圧である。電源３が投
入されると一次コイル1aに電流が流れ各コイル1b〜1eに
は電圧が発生し、各コンデンサ7,16,22の電圧が上昇
し、まず出力端子8,9に電圧V01が立ち上る。このとき発
光ダイオードが発光するからホトトランジスタ12bがオ
ンし、ツェナダイオード23,充電抵抗24を介してコンデ
ン25を充電する。遅延コンデンサ25の電圧Vcが上昇する
と、トランジスタ29がオンし、トランジスタ18をオンさ
せて出力端子19,20に電圧V02がたち上る。すなわち電圧
V02は電圧V01よりツェナダイオード23と抵抗24を介して
コンデンサ25を充電する時間T1だけ遅れて立ち上る。次
に電源が遮断されるとコンデンサ22の電圧が低下しツェ
ナダイオード23が消孤する。また遅延コンデンサ25の電
圧Vcは放電抵抗26により放電され、この電圧Vcが低下す
るから時間T3後にトランジスタ29がオフし、トランジス
タ18がオフする。したがって出力電圧V02は立ち下る。
出力電圧V01は出力電圧V02が立ち下ってから立ち下るよ
うにコンデンサ７の容量が大きくされ、電源Ｖが遮断さ
れてから時間T2後に立ち下る。
ートを参照しながら説明する。ここでＶは直流電源３の
電圧でVcはコンデンサ25の充電電圧である。電源３が投
入されると一次コイル1aに電流が流れ各コイル1b〜1eに
は電圧が発生し、各コンデンサ7,16,22の電圧が上昇
し、まず出力端子8,9に電圧V01が立ち上る。このとき発
光ダイオードが発光するからホトトランジスタ12bがオ
ンし、ツェナダイオード23,充電抵抗24を介してコンデ
ン25を充電する。遅延コンデンサ25の電圧Vcが上昇する
と、トランジスタ29がオンし、トランジスタ18をオンさ
せて出力端子19,20に電圧V02がたち上る。すなわち電圧
V02は電圧V01よりツェナダイオード23と抵抗24を介して
コンデンサ25を充電する時間T1だけ遅れて立ち上る。次
に電源が遮断されるとコンデンサ22の電圧が低下しツェ
ナダイオード23が消孤する。また遅延コンデンサ25の電
圧Vcは放電抵抗26により放電され、この電圧Vcが低下す
るから時間T3後にトランジスタ29がオフし、トランジス
タ18がオフする。したがって出力電圧V02は立ち下る。
出力電圧V01は出力電圧V02が立ち下ってから立ち下るよ
うにコンデンサ７の容量が大きくされ、電源Ｖが遮断さ
れてから時間T2後に立ち下る。
出力電圧の立ち上りと下りを逆にしたときは出力回路
に接続された部分のシーケンス回路を入れ換えればよ
く、出力回路が２つ以上の場合は遅延時間の異なる複数
のシーケンス回路を設けて、この出力でそれぞれの出力
コイルに接続されたトランジスタをオン・オフすればよ
い。
に接続された部分のシーケンス回路を入れ換えればよ
く、出力回路が２つ以上の場合は遅延時間の異なる複数
のシーケンス回路を設けて、この出力でそれぞれの出力
コイルに接続されたトランジスタをオン・オフすればよ
い。
従来のスイッチングレギュレータは、出力電圧V01，V
02の立ち下がり時にツェナダイオードがオフしても遅延
用コンデンサ25が或る程度放電されるまで両トランジス
タ29,18がオフできず例えば第３図の電圧Vcに示す破線
のように放電時間が長いと電圧V02が立ち下る時間が破
線で示すように時間T4と長くなる。したがって出力電圧
V01の立ち下りは電圧V02の立ち下りよりも長くなるよう
にコンデンサ７の容量を大きくして時間T5のようにせね
ばならず、それだけこのスイッチングレギュレータの形
状が大きく、かつコストが高くなるという問題があっ
た。
02の立ち下がり時にツェナダイオードがオフしても遅延
用コンデンサ25が或る程度放電されるまで両トランジス
タ29,18がオフできず例えば第３図の電圧Vcに示す破線
のように放電時間が長いと電圧V02が立ち下る時間が破
線で示すように時間T4と長くなる。したがって出力電圧
V01の立ち下りは電圧V02の立ち下りよりも長くなるよう
にコンデンサ７の容量を大きくして時間T5のようにせね
ばならず、それだけこのスイッチングレギュレータの形
状が大きく、かつコストが高くなるという問題があっ
た。
本考案の目的は小形で安価なシーケンス回路を備えた
スイッチングレギュレータを提供することにある。
スイッチングレギュレータを提供することにある。
上述の課題を解決するため本考案は、シーケンスコイ
ルと複数の出力コイルとを有する変圧器と：前記シーケ
ンスコイルに接続された遅延回路を含むシーケンス回路
とを備え、前記各出力コイルから得られる直流出力電圧
が始動時における立ち上りと停止時における立ち下りの
順序を定めた多出力スイッチングレギュレータにおい
て、前記遅延回路は出力電圧の立ち上り時のみ動作する
ようにしたことを特徴とし、具体的には遅延回路は遅延
コンデンサと放電抵抗との並列回路に充電抵抗が直列に
接続された回路であり、前記遅延コンデンサと放電抵抗
との並列回路と前記充電抵抗との間にダイオードが接続
されていることを特徴とする。
ルと複数の出力コイルとを有する変圧器と：前記シーケ
ンスコイルに接続された遅延回路を含むシーケンス回路
とを備え、前記各出力コイルから得られる直流出力電圧
が始動時における立ち上りと停止時における立ち下りの
順序を定めた多出力スイッチングレギュレータにおい
て、前記遅延回路は出力電圧の立ち上り時のみ動作する
ようにしたことを特徴とし、具体的には遅延回路は遅延
コンデンサと放電抵抗との並列回路に充電抵抗が直列に
接続された回路であり、前記遅延コンデンサと放電抵抗
との並列回路と前記充電抵抗との間にダイオードが接続
されていることを特徴とする。
出力電圧の立ち上り時に遅延用コンデンサに充電され
た電荷が立ち下り時には遅延コンデンサと充電抵抗との
間に接続されたダイオードによりシーケンス回路は遅延
コンデンサの放電によらずシーケンスコイルの電圧を整
流平滑化した出力電圧の低下だけで動作し、電源がオフ
されると各出力電圧が比較的早く立ち下る。
た電荷が立ち下り時には遅延コンデンサと充電抵抗との
間に接続されたダイオードによりシーケンス回路は遅延
コンデンサの放電によらずシーケンスコイルの電圧を整
流平滑化した出力電圧の低下だけで動作し、電源がオフ
されると各出力電圧が比較的早く立ち下る。
第１図は本考案による多出力スイッチングレギュレー
タの一実施例を示し、第２図と同一のものには同図と同
一の符号を付している。第１図において、変圧器１に巻
かれたシーケンスコイル1eに接続されたシーケンス回路
以外の多出力スイッチングレギュレータとしての構成と
動作は従来のものと全く同様であるからこの構成と動作
の説明は省略する。この実施例が従来のものと異なる点
は、シーケンスコイル1eの両端に接続されたダイオード
21とコンデンサ22からなる従来のものと同じ整流平滑回
路のコンデンサ22の静電容量が必ずコンデンサ７のそれ
より小さくされ、このコンデンサ22の両端に接続された
ホトトランジスタ12b、ツェナダイオード23および充電
抵抗24と遅延コンデンサ25に並列に放電抵抗26を接続し
た遅延回路の充電抵抗24と遅延コンデンサ25との間にダ
イオード31を直列に接続して、ダイオード31を介して遅
延コンデンサ25を充電するように接続されていることに
ある。２つの抵抗27,28の直列回路は充電抵抗24とダイ
オード31の接続点とコンデンサ25のマイナス端に接続さ
れ、この２つの抵抗27,28の接続点がトランジスタ29の
ベースに接続されている。
タの一実施例を示し、第２図と同一のものには同図と同
一の符号を付している。第１図において、変圧器１に巻
かれたシーケンスコイル1eに接続されたシーケンス回路
以外の多出力スイッチングレギュレータとしての構成と
動作は従来のものと全く同様であるからこの構成と動作
の説明は省略する。この実施例が従来のものと異なる点
は、シーケンスコイル1eの両端に接続されたダイオード
21とコンデンサ22からなる従来のものと同じ整流平滑回
路のコンデンサ22の静電容量が必ずコンデンサ７のそれ
より小さくされ、このコンデンサ22の両端に接続された
ホトトランジスタ12b、ツェナダイオード23および充電
抵抗24と遅延コンデンサ25に並列に放電抵抗26を接続し
た遅延回路の充電抵抗24と遅延コンデンサ25との間にダ
イオード31を直列に接続して、ダイオード31を介して遅
延コンデンサ25を充電するように接続されていることに
ある。２つの抵抗27,28の直列回路は充電抵抗24とダイ
オード31の接続点とコンデンサ25のマイナス端に接続さ
れ、この２つの抵抗27,28の接続点がトランジスタ29の
ベースに接続されている。
直流電源３が投入され、一次コイル1aに電流が流れる
と、各コイル1b〜1eに電圧を誘起し、各コインデンサ7,
16,22の電圧が上昇し、まず出力端子8,9に電圧V01が立
ち上る。すると発光ダイオード12aが発光し、ホトトラ
ンジスタ12bがオンする。こうしてツェナダイオード2
3、抵抗24およびダイオード31を介してコンデンサ25が
充電される。この遅延コンデンサ25の電圧が所定値に達
すると２つのトランジスタ29,18がオンし、出力端子19,
20に電圧V02が立ち上る。次に電源が遮断されるとコン
デンサ22の電圧の低下によりトランジスタ29がオフし、
続いてトランジスタ18がオフして出力端子19,20に電圧V
02が立ち下る。ここでコンデンサ22の電圧はコンデンサ
７の電圧よりその静電容量が小さいために早く低下する
から電圧V02が立ち下った後に電圧V01が立ち下る順序に
なる。
と、各コイル1b〜1eに電圧を誘起し、各コインデンサ7,
16,22の電圧が上昇し、まず出力端子8,9に電圧V01が立
ち上る。すると発光ダイオード12aが発光し、ホトトラ
ンジスタ12bがオンする。こうしてツェナダイオード2
3、抵抗24およびダイオード31を介してコンデンサ25が
充電される。この遅延コンデンサ25の電圧が所定値に達
すると２つのトランジスタ29,18がオンし、出力端子19,
20に電圧V02が立ち上る。次に電源が遮断されるとコン
デンサ22の電圧の低下によりトランジスタ29がオフし、
続いてトランジスタ18がオフして出力端子19,20に電圧V
02が立ち下る。ここでコンデンサ22の電圧はコンデンサ
７の電圧よりその静電容量が小さいために早く低下する
から電圧V02が立ち下った後に電圧V01が立ち下る順序に
なる。
本考案によればシーケンス回路の遅延回路は、出力電
圧の立ち上り時のみ動作するようにし、立ち下り時には
遅延回路の遅延コンデンサの放電時間に関係なく、早く
立ち下るから遅く立ち下るべき出力電圧の保持時間が短
くできる。その結果平滑コンデンサの容量を減らすこと
ができるので、形状が小さく安価なスイッチングレギュ
レータを提供することができる。
圧の立ち上り時のみ動作するようにし、立ち下り時には
遅延回路の遅延コンデンサの放電時間に関係なく、早く
立ち下るから遅く立ち下るべき出力電圧の保持時間が短
くできる。その結果平滑コンデンサの容量を減らすこと
ができるので、形状が小さく安価なスイッチングレギュ
レータを提供することができる。
第１図は本考案によるスイッチングレギュレータの一実
施例を示す結線図、第２図および第３図は従来のスイッ
チングレギュレータの一例を示し、第２図は結線図、第
３図は動作を示すタイムチャートである。 1:変圧器、1a:一次コイル、1c,1d:出力コイル、1e:シー
ケンスコイル、24:充電抵抗、25:遅延コンデンサ、26:
放電抵抗、31:ダイオード。
施例を示す結線図、第２図および第３図は従来のスイッ
チングレギュレータの一例を示し、第２図は結線図、第
３図は動作を示すタイムチャートである。 1:変圧器、1a:一次コイル、1c,1d:出力コイル、1e:シー
ケンスコイル、24:充電抵抗、25:遅延コンデンサ、26:
放電抵抗、31:ダイオード。
Claims (2)
- 【請求項１】シーケンスコイルと複数の出力コイルとを
有する変圧器と、前記シーケンスコイルに接続された遅
延回路を含むシーケンス回路とを備え、前記各出力コイ
ルから得られる直流出力電圧が始動時における立ち上り
と停止時における立ち下りの順序を定めた多出力スイッ
チングレギュレータにおいて、前記遅延回路は出力電圧
の立ち上り時のみ動作するようにしたことを特徴とする
多出力スイッチングレギュレータ。 - 【請求項２】請求項１記載の多出力スイッチングレギュ
レータにおいて、遅延回路は遅延コンデンサと放電抵抗
との並列回路に充電抵抗が直列に接続された回路であ
り、前記遅延コンデンサと放電抵抗との並列回路と、前
記充電抵抗との間にダイオードが接続されていることを
特徴とする多出力スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990108886U JP2522842Y2 (ja) | 1990-10-17 | 1990-10-17 | 多出力スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990108886U JP2522842Y2 (ja) | 1990-10-17 | 1990-10-17 | 多出力スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0464989U JPH0464989U (ja) | 1992-06-04 |
| JP2522842Y2 true JP2522842Y2 (ja) | 1997-01-16 |
Family
ID=31856033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990108886U Expired - Lifetime JP2522842Y2 (ja) | 1990-10-17 | 1990-10-17 | 多出力スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522842Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004222485A (ja) * | 2002-12-27 | 2004-08-05 | Sony Corp | スイッチング電源回路 |
| KR100598022B1 (ko) * | 2005-01-27 | 2006-07-13 | 삼성전자주식회사 | 출력전압의 턴온 순서의 제어가 가능한 다출력 스위칭전원장치 |
| CN108494236B (zh) * | 2018-04-13 | 2024-02-13 | 广州金升阳科技有限公司 | 一种多路输出时序启动电路 |
-
1990
- 1990-10-17 JP JP1990108886U patent/JP2522842Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0464989U (ja) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09140144A (ja) | 電源回路 | |
| JPH0582148B2 (ja) | ||
| US5570277A (en) | Switching power supply apparatus | |
| JP3504647B2 (ja) | スイッチング電源及びその制御方法 | |
| CN112928926A (zh) | 一种直流变换器 | |
| JP2522842Y2 (ja) | 多出力スイッチングレギュレータ | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| JPH03872Y2 (ja) | ||
| JP2736059B2 (ja) | インバータ装置 | |
| JPS644307Y2 (ja) | ||
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2003348846A (ja) | 電源回路 | |
| JP4423455B2 (ja) | 自励発振型電力変換器の間欠駆動装置 | |
| JPH0727835Y2 (ja) | スイッチング電源回路 | |
| JP2548186Y2 (ja) | 直流安定化電源装置の制御回路 | |
| JPS6129199Y2 (ja) | ||
| JPS5910948Y2 (ja) | 電源装置 | |
| JPH0549245A (ja) | 電源回路の過電流保護回路 | |
| JPH08191568A (ja) | スイッチング電源 | |
| JPS63107459A (ja) | スイツチングレギユレ−タ電源の突入電流抑制回路 | |
| JPH07106061B2 (ja) | スイツチング電源の不足電圧検出回路 | |
| JPS60241775A (ja) | Ｄｃ−ｄｃコンバ−タ回路 | |
| JPS6220773B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |