JP2522840B2 - プログラマブルコントロ―ラのプログラミング装置 - Google Patents
プログラマブルコントロ―ラのプログラミング装置Info
- Publication number
- JP2522840B2 JP2522840B2 JP1252313A JP25231389A JP2522840B2 JP 2522840 B2 JP2522840 B2 JP 2522840B2 JP 1252313 A JP1252313 A JP 1252313A JP 25231389 A JP25231389 A JP 25231389A JP 2522840 B2 JP2522840 B2 JP 2522840B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- programmable controller
- sequence program
- sequence
- programming device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はプログラマブルコントローラが実行するシー
ケンスプログラムを作成し、プログラマブルコントロー
ラに入力するプログラミング装置に関する。
ケンスプログラムを作成し、プログラマブルコントロー
ラに入力するプログラミング装置に関する。
[従来の技術] 従来、電子機器の動作制御を行うプログラマブルコン
トローラはシーケンスプログラムに従って動作する。こ
のため、このシーケンスプログラムを作成し、入力する
ためのプログラミング装置が第6図に示すようにプログ
ラマブルコントローラに接続されている。第6図におい
て、プログラミング装置10は表示器12,キーボード11を
有し、操作者はシーケンスプログラムを構成するシーケ
ンス命令をキーボード11から入力し、シーケンス回路の
形態で表示器12に図形表示されたシーケンス命令を見な
がらシーケンスプログラムを作成,編集する。
トローラはシーケンスプログラムに従って動作する。こ
のため、このシーケンスプログラムを作成し、入力する
ためのプログラミング装置が第6図に示すようにプログ
ラマブルコントローラに接続されている。第6図におい
て、プログラミング装置10は表示器12,キーボード11を
有し、操作者はシーケンスプログラムを構成するシーケ
ンス命令をキーボード11から入力し、シーケンス回路の
形態で表示器12に図形表示されたシーケンス命令を見な
がらシーケンスプログラムを作成,編集する。
[発明が解決しようとする課題] しかしながら、従来のこの種のプログラミング装置で
は作成済みのシーケンスプログラムについてその中の回
路を交換する処理を行うための操作者の入力操作が煩雑
であるという解決すべき課題があった。
は作成済みのシーケンスプログラムについてその中の回
路を交換する処理を行うための操作者の入力操作が煩雑
であるという解決すべき課題があった。
この点について詳しく説明する。
第7図にプログラマブルコントローラのプログラムメ
モリに記憶されている作成済みのシーケンスプログラム
の一例を示す。
モリに記憶されている作成済みのシーケンスプログラム
の一例を示す。
第7図において、プログラムメモリは1ページ,4ペー
ジ,7ページ,30ページ,31ページの順に5組のページに分
割されている。なお、ページはシーケンス回路の構成単
位を意味する。いま、4ページの回路と30ページの回路
とを交換する場合を例にとる。まず、ユーザはプログラ
ミング装置からプログラマブルコントローラに指示を行
って4ページ情報のみの回路情報をプログラミング装置
のプログラムメモリに対して転送させる。その後、プロ
グラミング装置からの指示でプログラマブルコントロー
ラのプログラムメモリの4ページ情報を削除する。そし
て、プログラミング装置に転送された4ページの回路情
報をプログラマブルコントローラのプログラムメモリ上
の7ページと30ページの情報の間に挿入する。
ジ,7ページ,30ページ,31ページの順に5組のページに分
割されている。なお、ページはシーケンス回路の構成単
位を意味する。いま、4ページの回路と30ページの回路
とを交換する場合を例にとる。まず、ユーザはプログラ
ミング装置からプログラマブルコントローラに指示を行
って4ページ情報のみの回路情報をプログラミング装置
のプログラムメモリに対して転送させる。その後、プロ
グラミング装置からの指示でプログラマブルコントロー
ラのプログラムメモリの4ページ情報を削除する。そし
て、プログラミング装置に転送された4ページの回路情
報をプログラマブルコントローラのプログラムメモリ上
の7ページと30ページの情報の間に挿入する。
次に、ユーザは上述と同様30ページのみの情報をプロ
グラミング装置に転送させた後、30ページの情報のみを
削除する。続いて、プログラミング装置に転送された30
ページの情報をプログラマブルコントローラのプログラ
ムメモリ上で1ページと7ページの情報の間に挿入させ
る。以上のようにして、プログラマブルコントローラの
プログラムメモリ上での4ページと30ページの回路情報
が交換される。なお、作成中のシーケンスプログラムで
はプログラミング装置のプログラムメモリとワークメモ
リ間で上述の処理が実行される。
グラミング装置に転送させた後、30ページの情報のみを
削除する。続いて、プログラミング装置に転送された30
ページの情報をプログラマブルコントローラのプログラ
ムメモリ上で1ページと7ページの情報の間に挿入させ
る。以上のようにして、プログラマブルコントローラの
プログラムメモリ上での4ページと30ページの回路情報
が交換される。なお、作成中のシーケンスプログラムで
はプログラミング装置のプログラムメモリとワークメモ
リ間で上述の処理が実行される。
このようにして、作成済みのシーケンスプログラムの
回路交換を行うために操作者は交換対象の2つの回路情
報について転送,削除,挿入という計6回の指示操作を
行なわなければならない。したがって、シーケンスプロ
グラムの作成時に誤入力を行なった場合や、設計変更の
場合に回路交換を行うときの操作者の入力操作は非常に
煩わしいものであった。
回路交換を行うために操作者は交換対象の2つの回路情
報について転送,削除,挿入という計6回の指示操作を
行なわなければならない。したがって、シーケンスプロ
グラムの作成時に誤入力を行なった場合や、設計変更の
場合に回路交換を行うときの操作者の入力操作は非常に
煩わしいものであった。
そこで、本発明の目的は、上述の点に鑑みて、シーケ
ンス回路の交換に要する操作者の入力操作を簡略化する
ことが可能なプログラマブルコントローラのプログラミ
ング装置を提供することにある。
ンス回路の交換に要する操作者の入力操作を簡略化する
ことが可能なプログラマブルコントローラのプログラミ
ング装置を提供することにある。
[課題を解決するための手段] このような目的を達成するために、本発明は、プログ
ラマブルコントローラが実行するためのシーケンス命令
で構成されるシーケンスプログラムを作成し、当該プロ
グラマブルコントローラに信号入力するプログラミング
装置において、作成済みの前記シーケンスプログラムを
記憶する記憶手段と、交換モードを指示するモード指示
手段と、モード指示手段により交換モードが指示された
ときに記憶手段のシーケンスプログラムの中の交換対象
の2つの回路を指示する回路指示手段と、回路指示手段
により指示された回路のシーケンス命令について、記憶
手段上における記憶位置を相互に入れ換える演算処理を
行う演算処理手段とを具えたことを特徴とする。
ラマブルコントローラが実行するためのシーケンス命令
で構成されるシーケンスプログラムを作成し、当該プロ
グラマブルコントローラに信号入力するプログラミング
装置において、作成済みの前記シーケンスプログラムを
記憶する記憶手段と、交換モードを指示するモード指示
手段と、モード指示手段により交換モードが指示された
ときに記憶手段のシーケンスプログラムの中の交換対象
の2つの回路を指示する回路指示手段と、回路指示手段
により指示された回路のシーケンス命令について、記憶
手段上における記憶位置を相互に入れ換える演算処理を
行う演算処理手段とを具えたことを特徴とする。
[作 用] 本発明では、従来装置において操作者が行なっていた
シーケンス回路の交換のための指示操作、すなわち、交
換対象の回路情報の転送,削除,挿入の指示を演算処理
手段により実行させる。このため、操作者が行う指示操
作は、モー指示手段からのモード指示による回路交換の
指示と、回路指示手段からの交換対象の2つの回路の指
示の計3回の指示操作を行えばよく、従来例の6回の指
示操作と比べると操作労力が半減する。
シーケンス回路の交換のための指示操作、すなわち、交
換対象の回路情報の転送,削除,挿入の指示を演算処理
手段により実行させる。このため、操作者が行う指示操
作は、モー指示手段からのモード指示による回路交換の
指示と、回路指示手段からの交換対象の2つの回路の指
示の計3回の指示操作を行えばよく、従来例の6回の指
示操作と比べると操作労力が半減する。
[実施例] 以下、図面を参照して、本発明の実施例を詳細に説明
する。
する。
第1図は本発明実施例の基本構成を示す。
第1図において、一点鎖線ブロック1000はプログラマ
ブルコントローラが実行するためのシーケンス命令で構
成されるシーケンスプログラムを作成し、当該プログラ
マブルコントローラに信号入力するプログラミング装置
を示す。
ブルコントローラが実行するためのシーケンス命令で構
成されるシーケンスプログラムを作成し、当該プログラ
マブルコントローラに信号入力するプログラミング装置
を示す。
1001は作成済みの前記シーケンスプログラムを記憶す
る記憶手段である。
る記憶手段である。
1002は交換モードを指示するモード指示手段である。
1003は該モード指示手段により前記交換モードが指示
されたときに前記記憶手段の前記シーケンスプログラム
の中の交換対象の2つの回路を指示する回路指示手段で
ある。
されたときに前記記憶手段の前記シーケンスプログラム
の中の交換対象の2つの回路を指示する回路指示手段で
ある。
1004は該回路指示手段により指示された回路のシーケ
ンス命令について、前記記憶手段上における記憶位置を
相互に入れ換える演算処理を行う演算処理手段である。
ンス命令について、前記記憶手段上における記憶位置を
相互に入れ換える演算処理を行う演算処理手段である。
第2図は本発明実施例の具体的な回路構成を示す。
第2図において、中央演算処理装置(CPU)1,リード
オンリメモリ(ROM)2,システム用ランダムアクセスメ
モリ(RAM),ユーザ用RAM4,キーボード入力装置5,表示
装置6および入出力インタフェース7が共通バス8に接
続されている。
オンリメモリ(ROM)2,システム用ランダムアクセスメ
モリ(RAM),ユーザ用RAM4,キーボード入力装置5,表示
装置6および入出力インタフェース7が共通バス8に接
続されている。
CPU1は装置全体の動作制御を行う他、第5図に示す制
御手順を実行することにより作成済みのシーケンスプロ
グラムの回路交換処理を行う。したがって、CPU1が演算
処理手段として動作する。
御手順を実行することにより作成済みのシーケンスプロ
グラムの回路交換処理を行う。したがって、CPU1が演算
処理手段として動作する。
ROM2は第5図に示す制御手順を格納する他、シーケン
スプログラムを作成するための従来から周知の制御手順
を格納している。
スプログラムを作成するための従来から周知の制御手順
を格納している。
システム用ランダムアクセスメモリ(RAM)3はCPU1
により実行する演算処理において用いられる入出力デー
タをワークメモリとして一時的に記憶する。
により実行する演算処理において用いられる入出力デー
タをワークメモリとして一時的に記憶する。
ユーザ用RAM4はキーボード入力装置5からユーザによ
り入力されたシーケンスプログラムを格納する。
り入力されたシーケンスプログラムを格納する。
キーボード入力装置5からは作成、または修正すべき
シーケンスプログラムを入力する他、CPU1に対する動作
指示、たとえば作成したシーケンスプログラムをプログ
ラマブルコントローラに送信するための指示等を入力す
る。また、本発明に関わる作成回路の交換の指示をもキ
ーボード入力装置5から行う。
シーケンスプログラムを入力する他、CPU1に対する動作
指示、たとえば作成したシーケンスプログラムをプログ
ラマブルコントローラに送信するための指示等を入力す
る。また、本発明に関わる作成回路の交換の指示をもキ
ーボード入力装置5から行う。
表示装置6はCPU1の動作指示において、キーボード入
力装置5からの入力情報を表示したり、作成したシーケ
ンスプログラムを図形表示する。
力装置5からの入力情報を表示したり、作成したシーケ
ンスプログラムを図形表示する。
入出力インタフェース(I/O)7はCPU1とプログラマ
ブルコントローラとの間での交信情報を転送する。
ブルコントローラとの間での交信情報を転送する。
シーケンスプログラムは回路を構成する部品およびそ
の識別番号を示す命令(接点命令,出力命令等)と、回
路の区切りを示す命令(回路終了コード,ページコー
ド)から構成されている。第4図に示すシーケンス回路
に対応するシーケンスプログラムを第3図に示す。この
ようなシーケンスプログラムが作成され、ユーザ用RAM4
に格納されているものとする。
の識別番号を示す命令(接点命令,出力命令等)と、回
路の区切りを示す命令(回路終了コード,ページコー
ド)から構成されている。第4図に示すシーケンス回路
に対応するシーケンスプログラムを第3図に示す。この
ようなシーケンスプログラムが作成され、ユーザ用RAM4
に格納されているものとする。
次に、第2図の回路における本発明に関わる動作を第
5図のフローチャートを参照しながら行う。本実施例は
シーケンス回路の交換処理において従来のユーザの行う
指示操作をCPU1が行うことに特徴がある。
5図のフローチャートを参照しながら行う。本実施例は
シーケンス回路の交換処理において従来のユーザの行う
指示操作をCPU1が行うことに特徴がある。
第4図に示すようなシーケンス回路を作成した後、た
とえば第1回路Q1と第2回路Q2の位置を交換する場合、
ユーザは作成済みのシーケンスプログラムを表示装置6
に表示させる。
とえば第1回路Q1と第2回路Q2の位置を交換する場合、
ユーザは作成済みのシーケンスプログラムを表示装置6
に表示させる。
次に、交換モードと指示するキーを押下すると、キー
ボード入力装置から、交換モードを示すコード信号がCP
U1に送信される。CPU1はこのコード信号を受信すると、
第5図に示す制御手順をROM2から順次読出し、割り込み
的に実行する。
ボード入力装置から、交換モードを示すコード信号がCP
U1に送信される。CPU1はこのコード信号を受信すると、
第5図に示す制御手順をROM2から順次読出し、割り込み
的に実行する。
第5図において、ユーザーがカーソルキーを用いて交
換対象の第1回路Q1を指示すると、CPU1はカーソルキー
の押下毎にカーソル位置を計数し、カーソルポインタと
呼ばれるCPU1内のレジスタにカーソルの位置を格納する
(ステップS1)。
換対象の第1回路Q1を指示すると、CPU1はカーソルキー
の押下毎にカーソル位置を計数し、カーソルポインタと
呼ばれるCPU1内のレジスタにカーソルの位置を格納する
(ステップS1)。
交換対象の回路指定が終了すると、CPU1は、その回路
を記憶しているユーザ用RAM4の記憶アドレスの範囲をカ
ーソルポインタの値に基いて算出し、システム用RAM3に
一時記憶する(ステップS2)。
を記憶しているユーザ用RAM4の記憶アドレスの範囲をカ
ーソルポインタの値に基いて算出し、システム用RAM3に
一時記憶する(ステップS2)。
同様に、もう一つの交換対象の回路Q2の位置指示を受
け付け、ユーザ用RAM4の記憶アドレスの範囲を算出し、
システム用RAM3に一時記憶する(ステップS3〜S4)。な
お、アドレス範囲は次の処理により算出する。すなわ
ち、第3図に示すように回路情報は、回路終了コードと
回路終了コードまたは回路終了コードとページコードの
間に挟まれているので、カーソルポインタの示す値と対
応するユーザ用RAM4のアドレスを換算式により算出す
る。次に算出されたアドレスを挟む上記回路終了コード
又はページコードのアドレスを検索抽出する。
け付け、ユーザ用RAM4の記憶アドレスの範囲を算出し、
システム用RAM3に一時記憶する(ステップS3〜S4)。な
お、アドレス範囲は次の処理により算出する。すなわ
ち、第3図に示すように回路情報は、回路終了コードと
回路終了コードまたは回路終了コードとページコードの
間に挟まれているので、カーソルポインタの示す値と対
応するユーザ用RAM4のアドレスを換算式により算出す
る。次に算出されたアドレスを挟む上記回路終了コード
又はページコードのアドレスを検索抽出する。
このようにして得られた交換対象の回路の記憶アドレ
スに基き、以下、従来例と同様、交換対象の第1番目の
回路情報をユーザ用RAM4から読出し、システム用RAM3に
記憶(書き込み)した後、ユーザ用RAM4の上記回路情報
を削除する(ステップS5〜S6)。続いて、システム用RA
M3上の回路情報を、ユーザRAM4上の交換対象の第2番目
回路情報の前または後に挿入する(ステップS7)。
スに基き、以下、従来例と同様、交換対象の第1番目の
回路情報をユーザ用RAM4から読出し、システム用RAM3に
記憶(書き込み)した後、ユーザ用RAM4の上記回路情報
を削除する(ステップS5〜S6)。続いて、システム用RA
M3上の回路情報を、ユーザRAM4上の交換対象の第2番目
回路情報の前または後に挿入する(ステップS7)。
以下、第2番目の交換対象の回路情報についてもシス
テム用RAM3に転送後、第1番目の回路情報が格納されて
いたユーザRAM4の格納位置に挿入する(ステップS8〜S1
0)。
テム用RAM3に転送後、第1番目の回路情報が格納されて
いたユーザRAM4の格納位置に挿入する(ステップS8〜S1
0)。
このような処理手順を実行することによりユーザ用RA
M4の回路情報の格納位置が交換される。
M4の回路情報の格納位置が交換される。
本実施例の他、次の例が挙げられる。
1) 本実施例では回路を交換する例を示したが、複数
回路で構成されるページ単位で交換処理を行ってもよ
い。この場合は回路単位での交換を指示するキーとペー
ジ単位での交換を指示するキーをキーボード入力装置5
上に設ける。また、任意の個数の回路同志を交換する場
合は範囲指定を行うキーを設ければよい。
回路で構成されるページ単位で交換処理を行ってもよ
い。この場合は回路単位での交換を指示するキーとペー
ジ単位での交換を指示するキーをキーボード入力装置5
上に設ける。また、任意の個数の回路同志を交換する場
合は範囲指定を行うキーを設ければよい。
2) 本実施例ではシーケンスプログラム作成中におけ
る回路交換処理を例にしたが、作成済みのシーケンスプ
ログラムがプログラマブルコントローラに転送されいる
場合は、プログラマブルコントローラからシーケンスプ
ログラムをユーザ用RAM4に転送した後、上述の回路交換
処理を施す。しかる後、修正後のシーケンスプログラム
をプログラマブルコントローラに戻す処理を行う。この
場合、従来例の記述で説明したように2つの装置間で交
換対象の回路情報を2装置間で転送する必要がないの
で、情報転送時の雑音影響を受けることが少く、データ
が破壊されることがない。
る回路交換処理を例にしたが、作成済みのシーケンスプ
ログラムがプログラマブルコントローラに転送されいる
場合は、プログラマブルコントローラからシーケンスプ
ログラムをユーザ用RAM4に転送した後、上述の回路交換
処理を施す。しかる後、修正後のシーケンスプログラム
をプログラマブルコントローラに戻す処理を行う。この
場合、従来例の記述で説明したように2つの装置間で交
換対象の回路情報を2装置間で転送する必要がないの
で、情報転送時の雑音影響を受けることが少く、データ
が破壊されることがない。
3) 本実施例では交換対象の回路情報を全てシステム
用RAM3に転送した後、削除,挿入処理を行っているが回
路情報を構成する情報の1つずつについて、転送,削
除,挿入処理を行ってもよい。この場合は、CPU1内のワ
ーク用レジスタを使用することができるので、システム
用RAM4のワーク領域を小さくすることができるという利
点を有するが、交換処理時間が長くなるという欠点を有
する。
用RAM3に転送した後、削除,挿入処理を行っているが回
路情報を構成する情報の1つずつについて、転送,削
除,挿入処理を行ってもよい。この場合は、CPU1内のワ
ーク用レジスタを使用することができるので、システム
用RAM4のワーク領域を小さくすることができるという利
点を有するが、交換処理時間が長くなるという欠点を有
する。
[発明の効果] 以上、説明したように、本発明では、操作者の行う指
示操作は交換対象の2つの回路指定および交換モードの
指定だけでよいので、従来装置に比べると操作回数が半
減し、操作者の操作労力が低減される。また、シーケン
スプログラムの作成中に誤入力を起した場合やプログラ
ム作成後の設計変更を行う場合についても回路交換処理
が容易となるので、修正処理が短時間で達成されるとい
う効果も得られる。
示操作は交換対象の2つの回路指定および交換モードの
指定だけでよいので、従来装置に比べると操作回数が半
減し、操作者の操作労力が低減される。また、シーケン
スプログラムの作成中に誤入力を起した場合やプログラ
ム作成後の設計変更を行う場合についても回路交換処理
が容易となるので、修正処理が短時間で達成されるとい
う効果も得られる。
さらにまた、プログラマブルコントローラに格納され
たシーケンスプログラムを交換修正する場合でもプログ
ラミング装置側内で交換修正することができるので、シ
ーケンスプログラマブルコントローラとプログラミング
装置間の情報の通信回数が減少し、以って雑音影響によ
るデータ破損の発生確率が減少するという効果も得られ
る。
たシーケンスプログラムを交換修正する場合でもプログ
ラミング装置側内で交換修正することができるので、シ
ーケンスプログラマブルコントローラとプログラミング
装置間の情報の通信回数が減少し、以って雑音影響によ
るデータ破損の発生確率が減少するという効果も得られ
る。
第1図は本発明実施例の基本構成を示すブロック図、 第2図は本発明実施例の具体的な回路構成を示すブロッ
ク図、 第3図は本発明実施例のシーケンスプログラムのフォー
マットの一例を示す説明図、 第4図は本発明実施例のシーケンスプログラムの一表示
例を示す説明図、 第5図は本発明実施例のCPU1が実行する制御手順を示す
フローチャート、 第6図は従来例のシステム構成を示す斜視図、 第7図は従来例の回路交換処理手順を示す説明図であ
る。 1……CPU、 2……ROM、 3……システム用RAM、 4……ユーザ用RAM、 5……キーボード入力装置、 6……表示装置。
ク図、 第3図は本発明実施例のシーケンスプログラムのフォー
マットの一例を示す説明図、 第4図は本発明実施例のシーケンスプログラムの一表示
例を示す説明図、 第5図は本発明実施例のCPU1が実行する制御手順を示す
フローチャート、 第6図は従来例のシステム構成を示す斜視図、 第7図は従来例の回路交換処理手順を示す説明図であ
る。 1……CPU、 2……ROM、 3……システム用RAM、 4……ユーザ用RAM、 5……キーボード入力装置、 6……表示装置。
Claims (1)
- 【請求項1】プログラマブルコントローラが実行するた
めのシーケンス命令で構成されるシーケンスプログラム
を作成し、当該プログラマブルコントローラに信号入力
するプログラミング装置において、 作成済みの前記シーケンスプログラムを記憶する記憶手
段と、 交換モードを指示するモード指示手段と、 該モード指示手段により前記交換モードが指示されたと
きに前記記憶手段の前記シーケンスプログラムの中の交
換対象の2つの回路を指示する回路指示手段と、 該回路指示手段により指示された回路のシーケンス命令
について、前記記憶手段上における記憶位置を相互に入
れ換える演算処理を行う演算処理手段と を具えたことを特徴とするプログラマブルコントローラ
のプログラミング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1252313A JP2522840B2 (ja) | 1989-09-29 | 1989-09-29 | プログラマブルコントロ―ラのプログラミング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1252313A JP2522840B2 (ja) | 1989-09-29 | 1989-09-29 | プログラマブルコントロ―ラのプログラミング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03116202A JPH03116202A (ja) | 1991-05-17 |
JP2522840B2 true JP2522840B2 (ja) | 1996-08-07 |
Family
ID=17235515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1252313A Expired - Fee Related JP2522840B2 (ja) | 1989-09-29 | 1989-09-29 | プログラマブルコントロ―ラのプログラミング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2522840B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5169486B2 (ja) * | 2008-05-26 | 2013-03-27 | 富士通株式会社 | Fpgaコンフィグレーション装置及びこれを有する回路基板、電子装置、及びfpgaコンフィグレーション方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5927303A (ja) * | 1982-08-05 | 1984-02-13 | Fuji Electric Co Ltd | プログラム修正装置 |
JPS62259105A (ja) * | 1986-05-06 | 1987-11-11 | Toshiba Corp | シ−ケンサ |
JPH01152506A (ja) * | 1987-12-10 | 1989-06-15 | Fanuc Ltd | ラダープログラムの編集方式 |
-
1989
- 1989-09-29 JP JP1252313A patent/JP2522840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03116202A (ja) | 1991-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
JP2522840B2 (ja) | プログラマブルコントロ―ラのプログラミング装置 | |
JPS63766A (ja) | 文書処理装置 | |
JP2738851B2 (ja) | 複数カーソルによる入力データ処理表示方法 | |
JP2898398B2 (ja) | プログラマブルコントローラのプログラミング装置 | |
JPS58163036A (ja) | 文書作成装置 | |
JP2776443B2 (ja) | プログラマブルコントローラ | |
JPH0755635Y2 (ja) | 小型電子式計算機 | |
JPH063468Y2 (ja) | 小型電子式計算機 | |
JP2580599B2 (ja) | デ−タ編集装置 | |
JP2972570B2 (ja) | 文書作成装置 | |
JPH0720721Y2 (ja) | プログラマブルコントローラのプログラマ | |
JPH06162009A (ja) | 文書編集装置 | |
JPS62298846A (ja) | メモリ管理装置 | |
JPH07234707A (ja) | プログラマブルコントローラのアドレス管理方法 | |
JPH08166948A (ja) | 表処理装置 | |
JPS6151264A (ja) | 文書処理装置 | |
JPS62115579A (ja) | グラフイツク図形表示制御装置 | |
JPH0311476B2 (ja) | ||
JPS6142290B2 (ja) | ||
JPS6263309A (ja) | デ−タ入力方法 | |
JPS61269765A (ja) | グラフ表示機能を備えた小型電子式計算機 | |
JPS5960485A (ja) | Crt表示装置 | |
JPH02297268A (ja) | 文書編集装置 | |
JPS5854416A (ja) | コンピユ−タの運転方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |